CN1320748C - 具有宽频带的dB线性可变增益放大器(VGA)级 - Google Patents

Abstract

本发明涉及一种具有新型电路结构的VGA级，可以放大或衰减经传输线(H)发送的差分输入信号。该VGA级包括用于放大信号的、以并联反馈形式安装的运算放大器(OPV1，OPV2)；用于衰减信号的电阻器串(RO1，RO1’)以及用于转换电阻器串(RO1，RO1’)的控制系统(2)。

Description

具有宽频带的dB线性可变增益放大器(VGA)级

技术领域

本发明涉及一种宽频带的VGA级，特别地，用于放大/衰减具有宽动态范围的差分输入信号。

背景技术

VGA(可变增益放大器)级用于将可变输入信号转换为具有固定幅度的输出信号。现代VGA级必须满足线性特性以及特别在输入信号具有宽动态范围(如从20mV到2V)情况下，会引起问题的带宽的高要求。

为了满足上述标准，问题在于，特别是由于发送依赖于应用的信号要经过发送器和接收器之间不同的电缆长度这一情况，并且接收器的输入放大器必须处理幅度范围在例如-20dB到+20dB之间的信号，同时，放大器必须具有优良的线性、最佳的失调以及噪声特性。除此之外，放大器必须不能明显地给输入信号增加负载。尤其是，放大器的输入阻抗必须不能明显地改变传输电缆的终端阻抗，否则会出现与线路的不匹配以及不希望的反射/失真。

为了放大具有宽动态范围的输入信号，本质上有两种已知的概念一具有电阻网络或跨导可变的的跨导(Gm-over-Gm)级的全差分或准差分运算放大器电路。图11所示为一种全差分运算放大器电路的例子。利用驱动电路3(发送器)经电缆H发送被放大的信号。经终端电阻器R0，该差分信号到VGA级的输入端。VGA级包括分别带有(反馈)电阻器R1-Rn以及R1’-Rn’的运算放大器OPV，经相应的开关S和S’，这些电阻器可以分别被接入电路或者断开。在VGA级的输出端，分别在输出端VOUTP和VOUTN输出差分输出信号。

这些及其他已知的运算放大器和跨导电路具有以下几个缺点，其中：

■运算放大器必须具有宽的带宽；

■在增益可转换的情况下，开关S的信道阻抗与(反馈)电阻器串联。这就导致了放大误差并且只能通过补偿开关来减小此误差。由于通常这些开关为CMOS晶体管，它非常依赖于工作点、温度和制造公差。因此准确的匹配是不可能的；

■反相VGA的输入阻抗作为与之连接的电阻网络的函数而改变。这样，就改变了终端电阻和输入电阻并联电路的阻值。作为增益设置函数的失配引起了额外的反射和失真；

■在输入端不可能进行满摆幅(Rail-to-rail)调制；而且

■串联跨导的失调量根据各个级的增益而增大。在跨导级级联的情况下，这会导致输出端过载。

具有跨导的VGA级提供了利用改变跨导(Gm)来设置增益的可能性。这可以通过对源电流适当地加权、转换负反馈电阻以及在依靠有效工作范围内的晶体管负反馈的情况下改变源电压来实现。这里，也存在着一系列的缺点：

■转换源电流需要更加匹配的电流镜像晶体管。除此之外，会改变电路的工作点并由此改变了对应的动态范围、线性范围以及带宽；

■在依靠可转换负反馈电阻转换增益的情况下，开关排列在信号通路中且这些开关必须是相互补偿的；

■依靠活性范围内晶体管的负反馈跨导依赖于源电压的稳定性。源电压的变化会导致跨导的不同；

■在全部过程和温度变化中，跨导必须保持为恒定量。这需要Gm调整，从而增大了电路复杂度；

■增益误差由跨导级彼此之间(Gm-over-Gm)的匹配决定。

有许多出版物提出了相对高dB线性和宽带宽的VGA级，不过这些均基于上述的电路原理，所以就有着相应缺点。例如，参考文献

-Hassan O.Elwan，Tuna B.Tarim and M Ismail，“用于信号混合应用的数字化可编程线性dB CMOS AGC(Digitaly Programmable dB-LinearCMOS AGC for Mixed-Sigal Applications)”，CIRCUITS & DEVICES，July1998，pages 8ff；

-J.J.F.Rijns：“Cmos低失真高频可变增益放大器(Cmos LowDistortion High-Frequency Variable Gain Amplifier)”，IEEE-Journal ofSolid-State Circuits，卷31，No.7，July 1996，pages 1029ff.；

-M.Moyal，M.Gropl，Th.Blon：“用于多比特率DSL收发器的A25-kft，768-kb/s Cmos模拟前端(A25-kft，768-kb/s Cmos Analog Front End forMultiple-Bit-Rate DSL Transceiver)”，IEEE，December 1999；以及

-S.Otaka，G. Takemura and H.Tanimoto：“一种500MHz带宽的低功率低噪声精确线性dB可变增益放大器(ALow-Power Low-Noise AccurateLinear-in-dB Variable Gain Amplifier with 500MHz Bandwidth)”，IEEE-Joumal of Solid-State Circuits，卷35，No.12，December 2000，pages 1942ff.

及其引用所讨论的。不过，这些已知的VGA级均有前面所讨论的缺点。

国际专利申请WO 99/53613公开了一种VGA级，该VGA级有带有串联电阻器组成的反馈电阻器的运算放大器，用于衰减输入信号Vin；排列于VGA级输入端的串联电阻器用于衰减输入信号；控制装置调整或转换串联电阻器。串联电阻器分别由离散的单个电阻器组成。这种情况的重要缺点在于VGA级的输出特征失真，而且特别地，不是dB线性。

US专利6,198,349 B1公开了一种根据权利要求1导言的VGA级。这里在运算放大器的电路中也使用了离散的独立电阻器R。

发明内容

所以，本发明的目的是创造一种具有更优dB线性、同时宽带宽的VGA级。

本发明的技术方案指定的特性可以实现该目的。本发明其他的实施例是子权利要求的主题。

本发明性能的实质在于受一种完全脱离了常见的电路概念的影响，采用了一种全新的电路概念用于各个差分输入信号的半波，其中本发明提供的技术方案如下：

一种用于放大或衰减输入信号的宽带宽可变增益放大器级，包括：

-运算放大器(OPV1，OPV2)，用于放大上述输入信号；

第一电阻器串(R02，R02’)，具有多个抽头(13)，用于可控制的切换连接至该运算放大器(OPV1，OPV2)的反馈电阻；

-第二电阻器串(R01，R01’)，具有多个抽头(13)，用于可控制的切换连接至可变增益放大器级(1)的输入端的用于衰减输入信号的衰减电阻；以及

-控制装置(2)，用于选择上述第一和第二电阻器串(R02，R02’，R01，R01’)的抽头(13)，其中，每个抽头(13)对应于一个特定的电阻值。

根据本发明的一种实施例，差分信号经过终端接有终端电阻的传输线(同轴电缆或双绞线)发送。用于衰减信号的电阻器串与终端电阻并联连接。

优选的是提供形成运算放大器并联电阻的第二电阻器串，可以通过转换该电阻器串来调节增益。

选择性地，VGA级还可以有一个开关装置，能够让第一电阻串同时用作运算放大器的旁路电阻。

在有多个电阻器串的情况下，优选的是用于衰减信号的第一电阻器串和第二电阻器串的结构相同。

根据优选的实施例，提供了一种用于驱动并联电阻的控制装置。此外，根据本发明的VGA级，优选的是包括一个控制装置用于在“放大”和“衰减”工作模式之间进行转换。

根据优选的实施例，将具有多个抽头的条状电阻器作为电阻器串使用。

在VGA级的输出端，还可以提供用于VGA级输出信号失调补偿的电路。

在用于正半波信号第一电阻器串和用于负半波信号第一电阻器串之间的连接点，优选的是连接一个可提供恒定共模电压的缓冲器。优选的是将电压跟随器作为缓冲器使用。

根据本发明的优选实施例，在并联反馈运算放大器提供了根据增益可变的可调节稳定电容器。其优点在于随着增益的增大，可以明显地增大放大器的带宽。出于此目的，其稳定电容或密勒电容随着增益的增大而减小。

提供了对应的控制装置以控制稳定电容。

附图说明

参考附图，将在下文中利用例子更为详细地说明本发明，其中：

图1所示为一种VGA级实施例的例子，该VGA级具有作为串联/并联反馈连接的运算放大器；

图2所示为图1中的VGA级，该VGA级具有用于失调补偿的附加电路；

图3所示为图1中的VGA级，该VGA级被用作斩波器；

图4所示为由离散的单个电阻器阵列组成的电阻器串；

图5所示为由条状电阻器组成的电阻器串；

图6所示为条状电阻器结构的示意图；

图7所示为用于计算图6中条状电阻器抽头的等效电路。

图8a、b所示为条状电阻器的电流流向和等效电路；

图9所示为用于输入信号半波的VGA级放大器部分；

图10所示为图9中放大器部分的小信号等效电路；

图11所示为一种已知的构造为全差分运算放大器电路的VGA级。

具体实施方式

图1所示为包括信号馈线的VGA级的基本结构。利用驱动电路(发送器)3经电缆H(同轴电缆或双绞线)发送被放大的信号。在发送器/电缆和电缆/接收器之间的接口处，分别给出了各自的变压器4，5。接收器的VGA级1的结构为全差分结构，且具有相同的电路部分分别用于输入信号的正半波和负半波。

所示的VGA级能够高线性地分别放大或衰减波动在例如20mV到2V之间的具有宽动态范围和宽带宽的差分输入信号并能够在差分输出端VOUTP和VOUTN提供实质上幅度恒定的差分输出信号。

依靠终端电阻器，可以非反射地终止传输电缆H。经终端电阻器R0引出VGA级的输入信号。根据实际应用，终端电阻器的值在R0＝50Ω到100Ω之间。作为信号频率和电缆长度的函数，电缆衰减可以达到50dB。根据数据率，必须在输入端利用可变长度的电缆来处理Vsig＝70mV到3V范围内的信号。在输出端VOUTP和VOUTN提供的信号幅度大约为Uampl＝500mA。

VGA级1具有用于信号的衰减的、与终端电阻器R0并联连接的电阻器串R01、R01’；用于信号放大的、互相连接为串联/并联反馈的运算放大器OPV1，OPV2，以及用于电阻器串R01、R01’的控制装置。分别用于处理输入信号的正半波和负半波的上述电路部分具有相同的结构。进一步提供了电阻器串R02、R02’作为并联电阻用于运算放大器OPV1、OPV2。

运算放大器OPV1和OPV2的非反相输入端(+)与连接点X1、X1’相连。连接点X1、X1’分别依次与第一电阻器串R01、R01’的抽头相连。

运算放大器OPV1和OPV2的反相输入端(-)与连接点X2、X2’相连。连接点X2、X2’分别依次与第二电阻器串R02和R02’的抽头相连。

控制装置2控制电阻器串R01、R01’、R02和R02’上抽头的选择。

此外，利用给出的开关S0、S0’，可以在放大模式和衰减模式之间转换。开关SO、S0’也由从AGC接收对应信号的控制装置2来控制。

在两个第一电阻器串R01、R01’之间的中心连接点VCM，提供了可以提供恒定共模电压的缓冲器6作为电压跟随器。将两个第一电阻器串R01、R01’之间的中心连接点VCM与两个第二电阻器串R02、R02’之间的中心连接点VCM’也用连线相连。

忽略失调电压，中心连接点VCM和VCM’的电位是相同的。可以将连接点VCM’用作，例如，后续级的信号地。

此外，第二电阻器串R02、R02’的结构与第一电阻器串R01、R01’的结构相同。这样做的明显优势在于在线路中实现电阻器串R01、R01’、R02、R02’彼此的最优匹配并由此使失调梯度的影响最小化。即使在非对称放大与衰减的情况下，条状电阻器也可以是相同的结构。

如上所述，在VGA级的输出端提供了开关S0、S0’，用于在放大模式和衰减模式之间进行切换。在“衰减”开关位置上，信号电流IR01、IR01’流经第一电阻器串R01、R01’。根据电阻器串R01、R01’的设置，在连接点X1(X1’)引出信号电压并直接从那里分别引到输出端VOUTP和VOUTN。在“放大”开关位置上，在运算放大器OPV1和OPV2的输入端引出信号电压Uin并根据电阻器串R02、R02’的设置放大信号电压Uin。

如图2所示，连接点X2、X2’可用于失调补偿。一种可以实现失调补偿的反馈电路是低通电路，包括第一跨导OTA1、第二跨导OTA2以及两个电容器C1和C2。跨导OTA1和OTA2彼此串联，电容器C1和C2分别从跨导之间的连接点接地。第一跨导OTA1的输出端分别与第二电阻器串R02和R02’的抽头相连。第二跨导OTA2的输入端分别与VGA级1的差分输出端VOUTP和VOUTN相连。如果VGA级1后面跟了一个滤波器电路7，还可以将失调校正电路用于补偿由该滤波器引起的失调。出于此目的，第二跨导OTA2的输入端必须与滤波器电路7的差分输出端相连。则滤波器电路依次与VGA级1的差分输出端VOUTP、VOUTN相连。

失调校正电路根据以下原则进行操作：利用后续的补偿电路测量VGA级1或滤波器级7输出信号的失调并最后利用校正电流进行补偿，设置于失调补偿电路20输出端的跨导将对应的校正电流加入连接点X2和X2’。

当设计电路时，必须注意到所期望的可以被电路补偿的最大失调的情况和由失调补偿产生的附加零点位于信号通路上信号最低谱分量下方的情况。

图3所示为另一个失调补偿电路20的实施例。该失调补偿电路包括位于VGA级1输入端的开关S1-S4以及位于VGA级1输出端的开关S5-S8。开关S1-S8均工作在斩波器频率，每两个开关是对称转换。在这种结构中必须注意到，考虑到抽样原理，斩波器频率要么远高于信号频率，要么远低于信号频率的情况。

在衰减模式中，放大器级OPV1和OPV2被旁路到开关S0和S0’的相应位置。这样做的优点在于这种情况下，放大器级OPV1和OPV2的失调不会落在信号通路上。

电阻器串R01、R01’、R02、R02’是VGA级的重要元件，放大或衰减的线性十分明显地依赖于它的结构。为了尽可能地设置增益的dB线性刻度，必须非常准确地确定电阻器串的尺寸。

如图4所示，由多个离散的单个电阻R组成的电阻器串的基本缺点在于由于制造公差，不可能准确地确定其参数。通常，这种电阻链的单个电阻R通常包括两侧均与金属触点接触的多晶硅。在多晶硅/金属连接点，有由于当前生产技术给出的区别很大的寄生连接电阻。同时，这些连接电阻形成了dB线性刻度精确度的一部分。

所以，将如图5所示的条状电阻器10构成电阻器串具有更多的优势。原则上，条状电阻器为具有多个抽头13的单个电阻。电阻器主体11包括多晶硅的单条，并在侧面附连有对称的抽头13。这些抽头终接了一个高阻抗(纯电压抽头)，因此它们不再处于电流通路中并回避了连接电阻非常不一致的问题，。在本实施例中，连接电阻的影响可以忽略。

图6所示为条状电阻器10详细结构的示意图。条状电阻器10由具有多个抽头13的电阻器主体11组成。抽头13按照特定的距离排列在电阻器主体11的侧面并提供触点12作为电阻器条10的两个末端。

为了得到具有dB线性步进抽头13的电阻分压器，可以利用简单的方式计算单个电阻的值。如果k∈(0，-1，...-n)为放大步长的0dB，-1dB，...，-ndB，且K∈(0，-1，...-n+1)为抽头k＝K和k＝K-1之间的一段电阻，可以得到下一个抽头：

$\frac{u_k}{u_e}=\frac{r_{\mathrm{ges}}-r_k}{r_{\mathrm{ges}}}=\mathrm{kdB}$

$r_k=r_{\mathrm{ges}}(1-{10}^{\frac{k}{20}})$

${\mathrm{\Δr}}_k=r_{\mathrm{ges}}({10}^{\frac{K}{20}}-{10}^{\frac{K-1}{20}})$

可以从表示条状电阻器10等效电路的图7中得到独立量r和u的含义。

必须将得到的电阻值r_k转换为抽头13之间的物理距离。利用薄膜电阻R_□和预定的宽度w，可以按照以下公式计算出抽头之间名义上的距离l：

还必须考虑到抽头在局部上改变了条状电阻每单位长度的电阻。这是因为如图8a所示，流出连接点13周围的电流线路是“弯曲”的。这增大了电阻器条的有效宽度并使总电阻变小。使用下式：

考虑到这种影响，可以为带有抽头13的电阻条的一段计算R_□。必须按照抽头13不会对电流线路I产生明显影响的方式来选择这部分的长度。同样，抽头13的凸起或引脚接线片必须足够长以便于电流线路只流经每个单位长度电阻确定的区域。接着利用下式可以计算抽头之间合适的电阻：

图8b所示为带有抽头13的条状电阻器10的等效电路，其中电阻R_b对应着没有抽头13区域部分的电阻，而电阻R_a对应着有抽头13区域部分的电阻。考虑到计算电阻器条的公式，可以计算理想电阻器条与实际电阻器条之间的相对误差，下式成立：

$\mathrm{\ϵ}\left(k\right)=\frac{1-r\left(k\right)-\frac{(1-n*\mathrm{\ϵR})-(r\left(k\right)+k*\mathrm{\ϵR})}{1-n*\mathrm{\ϵR}}}{\frac{(1-n*\mathrm{\ϵR})-(r\left(k\right)+k*\mathrm{\ϵR})}{1-n*\mathrm{\ϵR}}}$

如上所述，电阻R01和R01’的总体与终端电阻器R0是并行的。如果在连接点RXP和RXN没有信号，就没有电流流经电阻器R0和R01、R01’。在电阻器R01、R01’之间连接点的电位就成为共模电压VCM。

如果在连接点RXP到RXN有差分信号，补偿电流对应地流经R0和R01、R01’。可以选择电阻器R01和R01’的值使并联电路的总电阻由R0确定。

总电阻可以由下式近似计算：

                         R0‖(R01+R01′)            [1.1]

例如，如果从R0的并联电路到R01、R01’的总电阻引起的最大偏离要小于R0的1％，则必须保证下面的关系：

$R0\left|\right|(R01+R01^{\′})\≥(1-1\%)*R0\⇒(R01+R01^{\′})\≥\frac{(1-1\%){R0}^2}{R0-(1-1\%)*R0}---\left[1.2\right]$

这样流经电阻器R01和R01’的电流I_R01和I_R01’就会以因子99的比例小于流经电阻器R0的电流I_R0。电阻器R02和R02’提供的值与R01和R01’相同。确定这些电阻器参数也提供了对共模电压VCM和缓冲器OPV3的要求。

在理想差分驱动情况下，电流I_VCM＝0。在非理想差分驱动情况下，共模电压VCM随着电流I_R01和I_R01’的最大值和对应的信号频率变化。这提供了输出的源阻抗和缓冲器OPV3所需的带宽。

图9所示为用于半波的VGA级1的放大器部分。图10所示为该装置的小信号等效电路。根据等效电路，可以推出输入阻抗、输出阻抗之间的数学关系以及传递函数。可以得到放大器装置的输入阻抗为：

$Z_{\mathrm{in}}=(Z_{\mathrm{IOPV}}+\frac{R_e*R_{\mathrm{fb}}}{R_e+R_{\mathrm{fb}}})*(1+a\left(s\right)*f)---\left[1.3\right]$

$a\left(s\right)=\frac{Z_{\mathrm{IOPV}}}{Z_{\mathrm{IOPV}}+\frac{R_e*R_{\mathrm{fb}}}{R_e+R_{\mathrm{fb}}}}*A_{\mathrm{OPV}}\left(s\right)*\frac{\frac{Z_{\mathrm{LOAD}}*(R_e+R_{\mathrm{fb}})}{Z_{\mathrm{LOAD}}+R_e+R_{\mathrm{fb}}}}{\frac{Z_{\mathrm{LOAD}}*(R_e+R_{\mathrm{fb}})}{Z_{\mathrm{LOAD}}+R_e+R_{\mathrm{fb}}}+Z_0}---\left[1.4\right]$

$f=\frac{R_e}{R_e+R_{\mathrm{fb}}}---\left[1.5\right]$

R_e＝R₀₂*(1-x)                  [1.6]

R_fb＝R₀₂*x                     [1.7]

其中

Z_IN为放大器装置的输入阻抗

Z_IOPV为OPV1/2的输入阻抗

R_e，R_fb为反馈电阻器

A(s)为OPV串联/并联反馈的开环增益

F为反馈因子

Z_LOAD为负载阻抗以及

A_OPV(s)为OPV1和OPV2的开环增益

设该OPV为2级放大器，可以利用两个极点位置、一个零点的函数简化方式得到频率范围内的、用于开环增益的传递函数。使用下式：

$A_{\mathrm{OPV}}\left(s\right)=\frac{A_{\mathrm{vodc}}*(1-s*{\mathrm{\ω}}_{z1})}{(1-s/{\mathrm{\ω}}_{p1})*(1-s/{\mathrm{\ω}}_{p2})}---\left[1.8\right]$

Z₁为在零点的频率

ω_p1，ω_p2为极点频率

A_v0dc为OPV的开环增益。

这使得放大器装置的总传递函数为：

$A_G\left(s\right)=\frac{(\frac{Z_{\mathrm{IOPV}}}{Z_{\mathrm{IOPV}}+\frac{R_e*R_{\mathrm{fb}}}{R_e+R_{\mathrm{fb}}}}*A_{\mathrm{OPV}}\left(s\right)*\frac{\frac{Z_{\mathrm{LOAD}}*(R_e+R_{\mathrm{fb}})}{Z_{\mathrm{LOAD}}+R_e+R_{\mathrm{fb}}}}{\frac{Z_{\mathrm{LOAD}}*(R_e+R_{\mathrm{fb}})}{Z_{\mathrm{LOAD}}+R_e+R_{\mathrm{fb}}}+Z_0})}{1+(\frac{Z_{\mathrm{IOPV}}}{Z_{\mathrm{IOPV}}+\frac{R_e*R_{\mathrm{fb}}}{R_e+R_{\mathrm{fb}}}}*A_{\mathrm{OPV}}\left(s\right)*\frac{\frac{Z_{\mathrm{LOAD}}*(R_e+R_{\mathrm{fb}})}{Z_{\mathrm{LOAD}}+R_e+R_{\mathrm{fb}}}}{\frac{Z_{\mathrm{LOAD}}*(R_e+R_{\mathrm{fb}})}{Z_{\mathrm{LOAD}}+R_e+R_{\mathrm{fb}}}+Z_0})*\left(\frac{R_e}{R_e+R_{\mathrm{fb}}}\right)}---\left[1.9\right]$

考虑到公式1.3，可以由如下公式得到接收器的输入阻抗：

                      Z_IOPV＝Z₀‖(2*R₀₁)‖(2*Z₁)             [1.10]

简化起见，令Rfb＝0Ω且f→0hz，则可以由如下等式得到等式1.3：

        Z_IN＝Z_IPOV*(1+A_ovdc)                                   [1.11]

由于可以假设使用CMOS技术的OPV级的输入阻抗范围为Ziopv＞＞100kΩ，可以发现放大器电路对VGA总输入阻抗的影响很小。因此，没有额外的源负载或有效终端阻抗的变化。这使不匹配以及由此产生的不希望的失真和反射最小化。这是该电路的实质需要。

这样，可以将该结构的输入阻抗表示如下，考虑到公式1.2：

                    Z_inpv＝Z₀‖(2*R₀₁)；Z_in＞＞Z₀，R₀₁     [1.12]

该电路的进一步要求在于由一级实现必要的增益。增益带宽积一般为常量。

$f\≡\frac{\left|A_{\mathrm{ovdc}}\right|*{\mathrm{\ω}}_{p1}}{2*\mathrm{\π}}---\left[1.13\right]$

以公式1.8为基础，零点ω_Z1～Cc以及极点ω_p1、ω_p2也是利用密勒补偿的OPV的～Cc。随着增益的加大，这意味着串联/并联反馈结构带宽的下降。实质上带宽由OPV的零点和极点位置确定。OPV的稳定性由两个极点频率ω_p1、ω_p2之间的距离确定。稳定性由ω_p2＞＞10*ω_p1给出。为了保证在所有增益设置结构的带宽，相应地，控制装置2依据增益来改变密勒或频率响应补偿电容。随着增益的加大，密勒电容反方向地减小。设计时必须注意到，在最大增益及给定负载情况下，必须保证稳定性。

这种类型带宽增加的优点在于并没有增大放大器的电流损耗，并且可以直接地从解码电路对开关-开和-关的补偿标上刻度而无需额外的复杂度。

                      附图标记对照表

1                 VGA级

2                 控制装置

3                 发射器

4，5              转换器

6                 缓冲器

7                 滤波器

10                条状电阻器

11                电阻器主体

12                触点

13                抽头

14                触点

20                失调补偿电路

OPV1，OPV2        串联/并联反馈放大器

R01，R01’                  第一电阻器串

R02，R02’                  第二电阻器串

OPV3              电压跟随器

VOUTN，VOUTP      差分输出端

RXP，RXN          差分输入端

X1，X1’                      连接点

X2，X2’                      连接点

VCM，VCM’                  共模电压

R0                终端电阻器

CLKN，CLKP        时钟

OTA1，OTA2        跨导

S0-S8             开关

C1，C2            电容

Claims (15)

1.一种用于放大或衰减输入信号的宽带宽可变增益放大器级，包括：

—运算放大器(OPV1，OPV2)，用于放大上述输入信号；

第一电阻器串(R02，R02’)，具有多个抽头(13)，用于可控制的切换连接至该运算放大器(OPV1，OPV2)的反馈电阻；

—第二电阻器串(R01，R01’)，具有多个抽头(13)，用于可控制的切换连接至可变增益放大器级(1)的输入端的用于衰减输入信号的衰减电阻；以及

—控制装置(2)，用于选择上述第一和第二电阻器串(R02，R02’，R01，R01’)的抽头(13)，其中，每个抽头(13)对应于一个特定的电阻值。

2.根据权利要求1所述的可变增益放大器级，其特征在于：传输线(H)终结于一个终端电阻器(R0)，并且第二电阻器串(R01，R01’)与上述终端电阻器(R0)并联连接。

3.根据权利要求1或2所述的可变增益放大器级，其特征在于所述可变增益放大器级由差分通路技术构造并且对于差分输入信号的正和负半波，分别利用条状电阻器(R01，R01’)用于信号衰减；具有以条状电阻器作为反馈电阻器(R02，R02’)的运算放大器(OPV1，OPV2)用于放大输入信号且控制装置(2)用于转换条状电阻器(R01，R01’；R02，R02’)。

4.根据权利要求1或2所述的可变增益放大器级，其特征在于：提供一个切换装置，通过此装置用于衰减输入信号的电阻器串(R01，R01’)还可以用作上述运算放大器(OPV1，OPV2)的反馈电阻。

5.根据权利要求1所述的可变增益放大器级，其特征在于两个电阻器串(R01，R01’；R02，R02’)的结构相同。

6.根据前述权利要求之一所述的可变增益放大器级，其特征在于控制装置(2)还用于操作的衰减模式和放大模式之间的转换。

7.根据前述权利要求之一所述的可变增益放大器级，其特征在于提供了用于补偿可变增益放大器级(1)输出信号失调的电路(20)。

8.根据前述权利要求之一所述的可变增益放大器级，其特征在于用于失调补偿的电路(20)还额外地用于补偿可变增益放大器级(1)之后一个或多个滤波器级(7)的失调。

9.根据权利要求3所述的可变增益放大器级，其特征在于在第二条状电阻器(R01，R01’)之间的连接点有一个提供恒定共模电压(VCM)的缓冲器。

10.根据权利要求9所述的可变增益放大器级，其特征在于所述缓冲器是电压跟随(OPV3)。

11.根据前述权利要求之一所述的可变增益放大器级，其特征在于用作并联反馈连接的运算放大器(OPV1，OPV2)有可以随增益函数变化的稳定电容。

12.根据权利要求11所述的可变增益放大器级，其特征在于稳定电容随增益增加而减小。

13.根据权利要求11或12所述的可变增益放大器级，其特征在于控制装置用于控制稳定电容。

14.根据前述权利要求之一所述的可变增益放大器级，其特征在于条状电阻器(10)的抽头(13)终接一个高阻抗。

15.一种用于数字信号传输的、具有根据前述权利要求之一所述可变增益放大器级的接收器。

Images