CN1320613C - 自对准紧凑双极型结式晶体管布局及其制造方法 - Google Patents
自对准紧凑双极型结式晶体管布局及其制造方法 Download PDFInfo
- Publication number
- CN1320613C CN1320613C CNB028128516A CN02812851A CN1320613C CN 1320613 C CN1320613 C CN 1320613C CN B028128516 A CNB028128516 A CN B028128516A CN 02812851 A CN02812851 A CN 02812851A CN 1320613 C CN1320613 C CN 1320613C
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- epitaxial
- ground floor
- topological structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 69
- 125000006850 spacer group Chemical group 0.000 claims abstract description 26
- 230000004888 barrier function Effects 0.000 claims description 27
- 239000002019 doping agent Substances 0.000 claims description 27
- 238000005192 partition Methods 0.000 claims description 19
- 239000013078 crystal Substances 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 13
- 238000011045 prefiltration Methods 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000012808 vapor phase Substances 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims 10
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 62
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000002950 deficient Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000005416 organic matter Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 239000006096 absorbing agent Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- ZCUFMDLYAMJYST-UHFFFAOYSA-N thorium dioxide Chemical compound O=[Th]=O ZCUFMDLYAMJYST-UHFFFAOYSA-N 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
本发明涉及一种包括在衬底上形成拓扑结构的双极型结式晶体管(BJT)的形成工艺。接着，在拓扑结构处形成隔片。外延硅的基极层形成在隔片上方和拓扑结构处。通过从隔片的外扩散，在衬底中形成漏流阻挡结构。接着，完成具有基极层和隔片的BJT。
Description
技术领域
本发明一般涉及集成电路的制造，更具体地，本发明涉及自对准器件设计的制造和实现紧凑双极型结式晶体管布局的工艺流程。
背景技术
外延双极型结式晶体管(BJT)在基极的单晶/多晶边界处存在有缺陷。这些缺陷可能包括错配位错(misfit dislocation)、堆垛层错(stackingfault)、螺旋位错等。这样的缺陷可能在BJT中引起不能接受的漏电流。如果缺陷足够大，则发射极与集电极之间甚至可能发生短路。
图9说明了现有的BJT 10。BJT 10包括衬底12、设置在衬底12中的集电极结构14、埋层16和深沟槽隔离(DTI)结构18。BJT还包括浅沟槽隔离(STI)结构，所述浅沟槽隔离(STI)结构包括近-源极STI(源极STI)20，近-发射极STI(发射极STI)22和近-基极STI(基极STI)24。在衬底12上，形成包括单晶外延基极26和多晶外延基极28的外延层。发射极结构30设置在外延层上。由于结晶缺陷和其他原因，单晶外延基极26和多晶外延基极28之间的界面会出现漏流区32。
减少漏流的一种方法是使用具有电绝缘作用的元素大量地掺杂单晶-多晶边界区域，以便封闭漏流区32。这种注入的、掺杂的封闭(enclosure)34可以减少或显著消除缺陷成为BJT 10中漏流的附加来源的可能性。为了使注入物能够通过，需要在可能出现漏流区32的单晶基极26的边缘和发射极结构30的多晶硅之间保留足量的第一空间36。在结构30的多晶硅边缘和发射极切口(cut)之间需要附加的空间38，以避免高剂量的硼从掺杂封闭34扩散到发射极/基极结。
这种对高掺杂和空间36、38的需要使得BJT 10的单元布局尺寸更大。大的单元布局尺寸增加了寄生电容和电阻，而这二者都与基极和集电极相关联。这种增加降低了BJT 10的性能。图10是根据现有技术形成的BJT布局10的投影周边(perimeter)的俯视平面图，它可以与图9相关。集电极周边40包括BJT布局10的投影周边的整体轮廓。集电极周边40内是基极周边42、发射极切口44或者发射极开口、集电极分接头(tap)46和基极分接头48。此外，填充第一空间36的掺杂图案可以看作是围绕发射极结构30的多晶硅的周边。在现有技术中，基极周边42可以基本包围发射极结构30的多晶硅周边和基极分接头48的投影。
附图说明
为了说明实现本发明实施例的方法，通过参考附图中示出的本发明的具体实施例，对以上已简短描述的本发明将进行更具体的描述。这些图所描绘的仅仅是本发明的代表性的实施例，不必对其按比例绘制，并因而认为不是对它的范围的限制，在理解这点的情况下，结合附图将更加具体和详细地描述和解释本发明，其中：
图1是根据本发明实施例被制造成本发明的双极型结式晶体管(BJT)的半导体结构的正横截面；
图2是图1中描绘的半导体结构进一步处理后的正横截面；
图3是图2中描绘的半导体结构进一步处理后的正横截面；
图4是图3中描绘的半导体结构进一步处理后的正横截面；
图5是图4中描绘的半导体结构进一步处理后的正横截面；
图6是图5中描绘的半导体结构进一步处理后的正横截面；
图7是BJT布局的一个实施例的平面图，其中描绘了各种结构的周边；
图8是根据本发明的实施例的描述本发明的工艺流程的流程图；
图9是根据现有技术的半导体结构的正横截面；和
图10是其中描绘了各种结构的周边的现有技术的BJT布局的平面图。
具体实施方式
本发明涉及一种形成具有紧凑布局并阻止漏流的双极型结式晶体管(BJT)的工艺。图1说明根据一个实施例的工艺流程的开始。双极型结式晶体管110的前体(precursor)是由衬底112制造的，其中包括深沟槽隔离114(DTI)、近-集电极浅沟槽隔离116(STI)、设置在衬底112中的集电极结构118和近-基极STI 120。在BJT 110是NPN结构的示例性实施例中，n-集电极埋层122被嵌入衬底112中。
可选的氧化物前置层(pre-layer)124设置在衬底112上及其上方。在衬底112上，形成抗蚀层，所述抗蚀层包括第一层126以及之后接着形成的第二层128。通过选自热生长、沉积和自然氧化物(native oxide)生长的工艺流程，在衬底112上形成可选的氧化物前置层124。无论第一层126和第二层128是由不同的材料组成的，例如氧化物-氮化物，或者是由相同材料的不同种类组成的，例如氧化物-氧化物，第一层126和第二层128都对刻蚀方法具有不同的响应。类似地，并且是可选的是，第一层126和第二层128对氧化工艺具有不同的响应。
在一个实施例中，第一层126是氧化物层。如果第一层126是氧化物层，则它可以是热氧化物、沉积氧化物或者它们的组合。可以选择的氧化物包括二氧化硅、二氧化钛、二氧化铈、二氧化钍、氧化铝、氧化锆、二氧化铪等。在这个实施例中，第二层128是氮化物层。第二层可以选自氮化硅、氮化钛、氮化铝等。
根据本发明，选出确定第一层126和第二层128的有限的组成选择的工艺流程集成。在一个实施例中，配置第一层126和第二层128，其中第一层126和第二层128分别选自第一氧化物层和第二氮化物层。在另一实施例中，第一层和第二层分别选自第一氮化物层和第二氧化物层。在另一实施例中，第一层和第二层分别选自第一氧化物层和第二氧化物层。在另一实施例中，第一层和第二层分别选自第一氮化物层和第二氮化物层。在另一实施例中，第一层和第二层分别选自第一无机物层和第二有机物层。在另一实施例中，第一层和第二二层分别选自第一有机物层和第二无机物层。在另一实施例中，第一层和第二层分别选自第一有机物层和第二有机物层。在另一实施例中，第一层和第二层分别选自第一无机物层和第二无机物层。
在第一层126、第二层128和可选的氧化物前置层124中形成衬底112上的拓扑结构。拓扑结构理解为在至少一层中的相对于所述衬底的垂直凸起(relief)。通过掩模130完成图案化。掩模130可以是本领域公知的旋涂式抗蚀剂(spin-on resist)，或者它是本领域所理解的硬掩模。
在一个示例性实施例中，在衬底112上形成氧化物前置层124后，形成第一层126的氧化物实施例、第二层128的氮化物实施例和掩模130，并且通过各向异性地干法刻蚀第二层128进行图案化。各向异性干法刻蚀可以是反应离子刻蚀(RIE)，之后进行可选的本领域公知的湿法清洗。
此后，通过各向同性地湿法刻蚀第一层126完成图案化，以暴露上表面132和形成拓扑结构。可选地，氧化物前置层124的刻蚀与第一层126的刻蚀相结合。根据特定的工艺集成，第一层126和第二层128可以选定为氧化物、氮化物、有机物或者其他材料。例如，如果BJT 110是逻辑结构的一部分，则在衬底上的其他处制造嵌入式存储器阵列可能需要氮化物层和氧化物层。在此实例中，在处理BJT 110的过程中，第一层126和第二层128可以分别是起覆盖存储器阵列作用的同一的氮化物和同一的氧化物。
图2说明了根据一个实施例的进一步处理。在拓扑结构上形成掺杂层134。掺杂层134或者是p-掺杂，或者是n-掺杂，取决于双极型结构。在一个实施例中，掺杂为P++。在一个实施例中，掺杂为P+。在另一实施例中，掺杂为P。还在另一实施例中，掺杂为P-。在一个实施例中，掺杂层134是如这里阐述的p-掺杂层。
图3说明根据本发明的实施例的进一步处理。为了在拓扑结构处形成掺杂隔片(spacer)136，在隔片刻蚀中刻蚀掺杂层134(图2)。掺杂隔片136作为掺杂剂源，以实现本发明的实施例。或者，掺杂隔片136可以是未掺杂的，以便足以作为掺杂剂吸收器(getterer)或掺杂剂槽，在掺杂隔片136附近的衬底112中引起掺杂剂梯度，如这里将要阐述的。
图4说明了根据本发明的实施例的进一步处理。如截面中所见的，在衬底112上形成外延基极层138，其在两个掺杂隔片136的所在处之间将最终被图案化。在掺杂隔片136和第二层128上及其上方形成多晶外延基极140。类似地，在衬底112的单晶硅上及其上方形成单晶外延基极142。
根据本领域公知的工艺流程，可以实现用于形成外延基极层138的处理条件。通过选自本领域公知的低压化学气相沉积(LPCVD)、反应等离子体化学气相沉积(RCVD)、等离子体增强化学气相沉积(PECVD)及其它们的组合的化学气相沉积(CVD)工艺流程，可以完成外延基极层138。作为一个非限制性示例，可以在约10-2Torr到约2×10-1Torr的压力范围内进行CVD工艺流程。CVD气体可以是硅烷型气体或者掺杂硅烷型气体。
图5说明了本发明的一个实施例，其中形成包括BJT 110的更多结构。形成发射极-基极介电层144以隔离发射极结构146和单晶外延基极142。为了这个目的，覆层沉积(blanket deposit)并图案化层间介电层，以在单晶外延基极142和将成为发射极结构146的发射极多晶硅150的部分之间制造发射极开口148，也称为发射极切口。结果，如下所述的，发射极开口148将便于形成本征基极。
根据本发明的扩散工艺流程实施例，形成漏流阻挡结构。图6说明为了这一目的的进一步处理。发射极结构146的发射极多晶硅150或者是原位掺杂的，或者是在其形成后再离子注入掺杂的。根据特定应用，掺杂剂形成到给定的浓度。在发射极结构146的发射极多晶硅150和单晶外延基极142之间，利用热处理在单晶外延基极142中形成发射极/基极结区域152。自发射极结构146的发射极多晶硅150的掺杂剂元素扩散有助于形成发射极/基极结区域152。
根据本领域公知的工艺流程，进行进一步处理以形成基极分接头154和集电极分接头156。照此，根据实施例形成BJT 110。发射极结构146、发射极/基极结区域152和集电极结构118对于BJT 110是必不可少的。
应该注意，从掺杂隔片136扩散出的掺杂剂形成漏流阻挡结构158，这允许本发明的BJT 110具有比现有的BJT更小的尺寸。漏流阻挡结构158是在衬底112中掺杂剂具有浓度梯度的区域。换句话说，衬底112是一个整体的晶体结构，其中设置有漏流阻挡结构158，并且漏流阻挡结构158中的浓度梯度出现在掺杂隔片的方向上。
根据本发明的一个实施例，在掺杂隔片136扩散出的掺杂剂，尤其是在外延基极层138的单晶-多晶界面处，形成漏流阻挡结构158的过程中，进行工艺流程。作为非限制性实例，在掺杂隔片136是利用硼的p-掺杂的实施例中，工艺流程在约700℃到约1,200℃的范围内的热条件下进行。在其中掺杂隔片136是p-掺杂的另一非限制性实例中，工艺流程在约800℃到约1,100℃的范围内的热条件下进行。在其中掺杂隔片136是p-掺杂的另一非限制性实例中，工艺流程在约900℃到约1,000℃的范围内的热条件下进行。处理时间可以根据特定实施例和工艺集成而变化。处理时间将根据掺杂隔片136中的掺杂剂浓度和为了阻挡外延基极层138的多晶外延基极140和单晶外延基极142之间的单晶-多晶硅界面所需扩散出的量来选择。因此，漏流阻挡结构158被形成在衬底112中。漏流阻挡结构158可以阻挡电流或电压，或者可以阻挡此二者。
扩散出的掺杂剂可以称为漏流阻挡结构158，它表示单晶硅的整体部分中的掺杂剂梯度，即衬底112的非外延部分或者单晶硅中的掺杂剂梯度。如所示出的，BJT 110形成在两个掺杂隔片136之间。
在可选的实施例中，掺杂隔片136可以基本是未掺杂的，以便其充当衬底112内的掺杂剂的掺杂剂吸收器或者掺杂剂槽。因此，相对于衬底112的其他区域，漏流阻挡结构158是衬底112的一个具有耗尽(depleted)掺杂剂的区域。这样，就以一种与基本未掺杂的漏流阻挡结构158相反的方式使此区域中的电活动性受阻。
在本公开中阐述的几个实施例可以和双极型互补金属氧化物半导体(BiCMOS)工艺流程一起使用。例如，在拓扑结构处形成掺杂隔片136的过程中，利用第一层126和第二层128作为衬底112的CMOS区域(未示出)上的保护层。此后，可以进行CMOS工艺流程，其中第一层126和第二层128的至少一部分被开口。
图7示出了根据本发明的双极型结式晶体管(BJT)布局210。BJT布局210可以是如这里所阐述的BJT 110的布局。图6中描绘的BJT 110与沿着截线A-A’布局的BJT布局210相关。集电极周边212包括BJT布局210的整体轮廓。在集电极周边212内是外延基极周边214、集电极分接头216、基极分接头218、多晶硅发射极220和也称为发射极切口的发射极/基极结区域222。外延基极周边214包括图4中所描绘的所有外延基极层138。此外，可以看到扩散的掺杂剂的漏流阻挡结构224围绕发射极/基极结区域222和基极分接头218。对比图10中所描绘的第一空间32的掺杂图案，可看到扩散的掺杂剂的漏流阻挡结构224与形成多晶硅发射极220的多晶硅的周边相交。照此在BJT布局210中，发射极堆叠周边226和外延基极层周边214共享至少一个边框和其他边框的一部分，并且BJT布局210比图10中描绘的现有BJT布局10更紧凑。
如图7中所示的，BJT布局210可以具有基本对称于外延基极周边214的漏流阻挡结构周边228，并且其中发射极堆叠周边226和漏流阻挡结构周边228相交。对于“基本对称”，应该理解为如果外延基极周边214基本是长方形，则它将包含有同样为长方形的漏流阻挡结构224，虽然它们并不必彼此置于中央。“基本对称”还理解为两个长方形周边具有平行的长边和平行的短边。例如，外延基极周边214和漏流阻挡结构周边228是基本对称的，因为它们具有平行的长边和平行的短边，但是它们并不是彼此置于中央的。作为比较，外延基极周边214和发射极堆叠周边226则不是基本对称的，因为其中一个的长边与其中另一个的短边平行。
漏流阻挡结构周边228是基本对称于外延基极周边214的。发射极堆叠周边226与漏流阻挡结构周边228相交。漏流阻挡结构周边228包围在外延基极周边214以内。鉴于基极分接头218被漏流阻挡结构224所包围，通过比较从图10可以看到，基极分接头44并没有被填充第一空间36(图10)的掺杂封闭34(图9)所包围。
图8是说明本发明的一个实施例的工艺流程图300。本发明的工艺可以开始于310，在衬底上形成拓扑结构。接着工艺流程继续320，在拓扑结构处形成隔片(当在横截面中观察时)。下一步或随后，工艺流程考虑330，在两个隔片之间形成外延基极层。通过在衬底中自两个隔片处形成漏流阻挡结构340，接着处理外延单晶硅和多晶硅界面。因此，在隔片以下的衬底中形成具有掺杂剂梯度的漏流阻挡结构。如果隔片中的掺杂剂梯度大于衬底中的梯度，则可能发生从隔片到衬底的外扩散。如果隔片中的掺杂剂梯度更小，则可能发生从衬底到隔片的内扩散。接着，工艺流程继续形成两个隔片之间的BJT。
本领域的技术人员很容易理解，不脱离所附权利要求表达的本发明的原理和范围，也可以对为了解释本发明的特性而已经描述和说明的部件和方法阶段的细节、材料和结构进行各种其他的变化。
Claims (25)
1.一种方法，包括：
在衬底上方的至少一层中形成拓扑结构；
在所述拓扑结构处形成隔片；
在所述拓扑结构和所述衬底的上方以及在所述隔片上形成外延基极层，其中所述外延基极层包括单晶部分、多晶部分和单晶-多晶界面；
自所述隔片处，在所述衬底中形成漏流阻挡结构来阻挡单晶-多晶界面，从而阻止电流在所述单晶部分和多晶部分之间流动；以及
在所述外延基极层的上方形成双极型结式晶体管(BJT)。
2.如权利要求1所述的方法，其中所述隔片是掺杂隔片。
3.如权利要求1所述的方法，其中所述拓扑结构选自在第一层中、在第一层和第二层中、以及在氧化物前置层和第一层和第二层中形成的垂直凸起。
4.如权利要求1所述的方法，其中在衬底上方的至少一层中形成拓扑结构还包括：
由氧化物形成第一层。
5.如权利要求1所述的方法，其中在衬底上方的至少一层中形成拓扑结构还包括：
形成第一层；以及
由氮化物形成第二层。
6.如权利要求1所述的方法，还包括：
在形成拓扑结构之前，在所述衬底上形成氧化物前置层，其中形成拓扑结构还包括：
由氧化物形成第一层；以及
由氮化物形成第二层。
7.如权利要求1所述的方法，还包括：
在形成拓扑结构之前，通过选自热生长和自然氧化物生长的工艺流程在所述衬底上形成氧化物前置层，其中形成拓扑结构还包括：
由氧化物形成第一层；以及
由氮化物形成第二层。
8.如权利要求1所述的方法，其中形成所述外延基极层包括：
形成单晶硅外延基极和多晶外延基极；并且
其中通过选自低压化学气相沉积(LPCVD)、反应等离子体化学气相沉积(RCVD)、等离子体增强化学气相沉积(PECVD)及它们的组合的化学气相沉积(CVD)工艺流程，形成外延基极层。
9.如权利要求8所述的方法，其中在约10-2Torr到约2×10-1Torr的压力范围内进行所述化学气相沉积工艺流程。
10.如权利要求1所述的方法，还包括根据刻蚀工艺流程刻蚀所述第一层和第二层，其中所述第一层和第二层对所述刻蚀工艺流程具有不同的响应。
11.如权利要求1所述的方法，还包括根据氧化工艺流程氧化所述第一层和第二层，其中所述第一层和第二层对所述氧化工艺流程具有不同的响应。
12.如权利要求1所述的方法，其中形成拓扑结构还包括：
在所述衬底中形成用于所述器件的深沟槽隔离和浅沟槽隔离、埋层以及集电极阱；
在所述衬底上形成一层抗蚀材料；以及
通过去除所述衬底的表面的一部分上的所述抗蚀材料层以暴露衬底的顶部，来暴露衬底的顶部。
13.如权利要求12所述的方法，其中形成隔片还包括：
在所述被暴露的衬底顶部和抗蚀材料层上形成掺杂层；以及
从所述被暴露的衬底顶部和抗蚀材料层上各向异性地去除所述掺杂层，在所述被暴露的衬底顶部的周边处留下邻近所述被暴露的衬底顶部的掺杂层的掺杂隔片。
14.如权利要求13所述的方法，还包括：
在所述抗蚀材料层上沉积外延多晶膜，并且在所述被暴露的衬底顶部上沉积外延晶体膜，其中所述外延多晶膜和外延晶体膜形成晶体/多晶体边界。
15.如权利要求14所述的方法，其中所述方法还包括：
在所述抗蚀材料层上沉积外延多晶膜，并且在所述被暴露的衬底顶部上沉积外延晶体膜，以形成外延基极层，其中所述外延多晶膜和所述外延晶体膜形成晶体/多晶体边界；以及
使掺杂剂从所述掺杂隔片扩散至所述衬底之中，来隔离所述衬底和晶体/多晶体边界，以形成漏流阻挡结构。
16.一种方法，包括：
在衬底上形成氧化物前置层；
在所述衬底上方的至少一层中形成拓扑结构；
在所述拓扑结构处形成隔片其中所述隔片是掺杂剂槽；
在所述拓扑结构和所述衬底上方以及在所述隔片上形成外延基极层；
自所述隔片处，在所述衬底中形成漏流阻挡结构，其中所述漏流阻挡结构是衬底内的一个相对于衬底其它部分的掺杂剂耗尽区域，从而其电活性受阻；以及
在所述外延基极层的上方形成双极型结式晶体管(BJT)。
17.如权利要求16所述的方法，其中所述拓扑结构选自在第一层中、在第一层和第二层中、以及在氧化物前置层和第一层和第二层中所形成的垂直凸起。
18.如权利要求16所述的方法，其中在衬底上方的至少一层中形成拓扑结构还包括：
由氧化物形成第一层。
19.如权利要求16所述的方法，其中在衬底上方的至少一层中形成拓扑结构还包括：
形成第一层；以及
由氮化物形成第二层。
20.如权利要求16所述的方法，其中通过选自热生长和自然氧化物生长的工艺流程在所述衬底上形成氧化物前置层。
21.如权利要求16所述的方法，其中形成所述外延基极层包括形成单晶硅外延基极和多晶外延基极。
22.如权利要求16所述的方法，其中形成所述外延基极层包括：
形成单晶硅外延基极和多晶外延基极；并且
其中通过选自低压化学气相沉积(LPCVD)、反应等离子体化学气相沉积(RCVD)、等离子体增强化学气相沉积(PECVD)及它们的组合的化学气相沉积(CVD)工艺流程，形成外延基极层。
23.如权利要求22所述的方法，其中在约10-2Torr到约2×10-1Torr的压力范围内进行所述化学气相沉积工艺流程。
24.如权利要求16所述的方法，还包括根据刻蚀工艺流程刻蚀所述第一层和所述第二层，其中所述第一层和第二层对所述刻蚀工艺流程具有不同的响应。
25.如权利要求16所述的方法，所述方法还包括：
形成拓扑结构的操作：
在所述衬底中形成深沟槽隔离和浅沟槽隔离、埋层以及集电极阱；
在所述衬底上形成一层抗蚀材料；以及
通过去除所述衬底的表面的一部分上的所述抗蚀材料层以暴露衬底的顶部，来暴露所述衬底的顶部；
形成隔片的操作：
在所述被暴露的衬底顶部和所述抗蚀材料层上形成掺杂层；以及
从所述被暴露的衬底顶部和所述抗蚀材料层上各向异性地去除所述掺杂层，在所述被暴露的衬底顶部的周边处留下邻近所述被暴露的衬底顶部的掺杂层的掺杂隔片。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/013,225 | 2001-12-10 | ||
| US10/013,225 US6579771B1 (en) | 2001-12-10 | 2001-12-10 | Self aligned compact bipolar junction transistor layout, and method of making same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1524290A CN1524290A (zh) | 2004-08-25 |
| CN1320613C true CN1320613C (zh) | 2007-06-06 |
Family
ID=21758880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028128516A Expired - Fee Related CN1320613C (zh) | 2001-12-10 | 2002-12-10 | 自对准紧凑双极型结式晶体管布局及其制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6579771B1 (zh) |
| EP (1) | EP1451864A2 (zh) |
| CN (1) | CN1320613C (zh) |
| AU (1) | AU2002366553A1 (zh) |
| MY (1) | MY122957A (zh) |
| TW (1) | TWI221338B (zh) |
| WO (1) | WO2003050876A2 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7288829B2 (en) * | 2004-11-10 | 2007-10-30 | International Business Machines Corporation | Bipolar transistor with self-aligned retrograde extrinsic base implant profile and self-aligned silicide |
| US20080121932A1 (en) | 2006-09-18 | 2008-05-29 | Pushkar Ranade | Active regions with compatible dielectric layers |
| GB0507157D0 (en) * | 2005-04-08 | 2005-05-18 | Ami Semiconductor Belgium Bvba | Double trench for isolation of semiconductor devices |
| US7329940B2 (en) * | 2005-11-02 | 2008-02-12 | International Business Machines Corporation | Semiconductor structure and method of manufacture |
| US7342293B2 (en) * | 2005-12-05 | 2008-03-11 | International Business Machines Corporation | Bipolar junction transistors (BJTS) with second shallow trench isolation (STI) regions, and methods for forming same |
| US20070132034A1 (en) * | 2005-12-14 | 2007-06-14 | Giuseppe Curello | Isolation body for semiconductor devices and method to form the same |
| US7936041B2 (en) | 2006-09-15 | 2011-05-03 | International Business Machines Corporation | Schottky barrier diodes for millimeter wave SiGe BICMOS applications |
| US8552532B2 (en) * | 2012-01-04 | 2013-10-08 | International Business Machines Corporation | Self aligned structures and design structure thereof |
| US8940637B2 (en) * | 2012-07-05 | 2015-01-27 | Globalfoundries Singapore Pte. Ltd. | Method for forming through silicon via with wafer backside protection |
| US10367083B2 (en) | 2016-03-25 | 2019-07-30 | Globalfoundries Inc. | Compact device structures for a bipolar junction transistor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4830972A (en) * | 1987-02-06 | 1989-05-16 | Kabushiki Kaisha Toshiba | Method of manufacturing bipolar transistor |
| US5523245A (en) * | 1994-05-12 | 1996-06-04 | Nec Corporation | Process for fabricating high-performance facet-free small-sized bipolar transistor |
| US5877540A (en) * | 1995-12-15 | 1999-03-02 | Kabushiki Kaisha Toshiba | Epitaxial-base bipolar transistor |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4142117A (en) * | 1977-04-11 | 1979-02-27 | Precision Monolithics, Inc. | Voltage sensitive supercharger for a sample and hold integrated circuit |
| US4330569A (en) * | 1979-05-25 | 1982-05-18 | Ncr Corporation | Method for conditioning nitride surface |
| JPS61164262A (ja) * | 1985-01-17 | 1986-07-24 | Toshiba Corp | 半導体装置 |
| JPS61170934A (ja) | 1985-01-25 | 1986-08-01 | Hitachi Ltd | 光デイスク記録装置 |
| US5024957A (en) * | 1989-02-13 | 1991-06-18 | International Business Machines Corporation | Method of fabricating a bipolar transistor with ultra-thin epitaxial base |
| US5137840A (en) | 1990-10-24 | 1992-08-11 | International Business Machines Corporation | Vertical bipolar transistor with recessed epitaxially grown intrinsic base region |
| JP2855908B2 (ja) * | 1991-09-05 | 1999-02-10 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5837929A (en) * | 1994-07-05 | 1998-11-17 | Mantron, Inc. | Microelectronic thermoelectric device and systems incorporating such device |
| JPH10326793A (ja) * | 1997-05-23 | 1998-12-08 | Nec Corp | 半導体装置の製造方法 |
| KR100270965B1 (ko) * | 1998-11-07 | 2000-12-01 | 윤종용 | 고속 바이폴라 트랜지스터 및 그 제조방법 |
| FR2794285B1 (fr) * | 1999-05-31 | 2001-08-10 | St Microelectronics Sa | Procede de fabrication de dispositifs bipolaires a jonction base-emetteur autoalignee |
-
2001
- 2001-12-10 US US10/013,225 patent/US6579771B1/en not_active Expired - Lifetime
-
2002
- 2002-11-26 TW TW091134275A patent/TWI221338B/zh not_active IP Right Cessation
- 2002-12-09 MY MYPI20024598A patent/MY122957A/en unknown
- 2002-12-10 EP EP02791402A patent/EP1451864A2/en not_active Withdrawn
- 2002-12-10 CN CNB028128516A patent/CN1320613C/zh not_active Expired - Fee Related
- 2002-12-10 AU AU2002366553A patent/AU2002366553A1/en not_active Abandoned
- 2002-12-10 WO PCT/US2002/039405 patent/WO2003050876A2/en not_active Application Discontinuation
-
2003
- 2003-04-17 US US10/418,395 patent/US7202514B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4830972A (en) * | 1987-02-06 | 1989-05-16 | Kabushiki Kaisha Toshiba | Method of manufacturing bipolar transistor |
| US5523245A (en) * | 1994-05-12 | 1996-06-04 | Nec Corporation | Process for fabricating high-performance facet-free small-sized bipolar transistor |
| US5877540A (en) * | 1995-12-15 | 1999-03-02 | Kabushiki Kaisha Toshiba | Epitaxial-base bipolar transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030219939A1 (en) | 2003-11-27 |
| WO2003050876A3 (en) | 2003-12-18 |
| AU2002366553A1 (en) | 2003-06-23 |
| AU2002366553A8 (en) | 2003-06-23 |
| US6579771B1 (en) | 2003-06-17 |
| US20030109108A1 (en) | 2003-06-12 |
| TWI221338B (en) | 2004-09-21 |
| MY122957A (en) | 2006-05-31 |
| CN1524290A (zh) | 2004-08-25 |
| EP1451864A2 (en) | 2004-09-01 |
| US7202514B2 (en) | 2007-04-10 |
| TW200308086A (en) | 2003-12-16 |
| WO2003050876A2 (en) | 2003-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7915155B2 (en) | Double trench for isolation of semiconductor devices | |
| JP4414895B2 (ja) | 改善されたベースエミッタ接合部を有するバイポーラトランジスタの製造のための方法 | |
| US8067290B2 (en) | Bipolar transistor with base-collector-isolation without dielectric | |
| CN1728385A (zh) | 沟槽应变抬升源/漏结构及其制造方法 | |
| CN100527387C (zh) | 半导体装置的制造方法 | |
| CN1320613C (zh) | 自对准紧凑双极型结式晶体管布局及其制造方法 | |
| US5302535A (en) | Method of manufacturing high speed bipolar transistor | |
| KR0128339B1 (ko) | Cmos 기술을 이용하는 바이폴라 트랜지스터 제조방법 | |
| CN1280916C (zh) | 双极型结式晶体管及其制造方法 | |
| JPH11168186A (ja) | 半導体記憶装置およびその製造方法 | |
| KR950001146B1 (ko) | 폴리실리콘 자체 정렬 바이폴라 장치 및 이의 제조 방법 | |
| CN109309008A (zh) | 一种功率器件及其制作方法 | |
| US20030062589A1 (en) | Method for manufacturing and structure of semiconductor device with shallow trench collector contact region | |
| US7064042B1 (en) | Self aligned compact bipolar junction transistor layout, and method of making same | |
| US20240363740A1 (en) | Electrostatic discharge protection devices for bi-directional current protection | |
| US11824125B2 (en) | Electrostatic discharge protection devices for bi-directional current protection | |
| JP3257523B2 (ja) | 半導体装置の製造方法 | |
| CN118486708A (zh) | 半导体结构及其制备方法 | |
| KR101913215B1 (ko) | 반도체 집적 회로 장치 및 제조 방법 | |
| KR930000294B1 (ko) | 고성능 횡방향 바이폴라 트랜지스터(bipolar transistor)의 제조방법 | |
| KR0175327B1 (ko) | 반도체 장치 및 그 제조방법 | |
| TW202230522A (zh) | 氣體摻雜物摻雜的深溝槽超級結高壓ｍｏｓｆｅｔ元件及製備方法 | |
| CN118866895A (zh) | 用于双向电流保护的静电放电保护器件 | |
| CN109860274A (zh) | 一种vdmos器件及其制作方法 | |
| CN109273522A (zh) | 一种场效应管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070606 Termination date: 20171210 |