CN1320367C - 在半导体测试系统中利用通用操作系统生成具有高时间精度的序列 - Google Patents
在半导体测试系统中利用通用操作系统生成具有高时间精度的序列 Download PDFInfo
- Publication number
- CN1320367C CN1320367C CNB028013573A CN02801357A CN1320367C CN 1320367 C CN1320367 C CN 1320367C CN B028013573 A CNB028013573 A CN B028013573A CN 02801357 A CN02801357 A CN 02801357A CN 1320367 C CN1320367 C CN 1320367C
- Authority
- CN
- China
- Prior art keywords
- test
- hardware
- look
- signal
- device driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
一种半导体测试系统,可以使用通用操作系统产生时间临界顺序,包括一个用于将电源和测试图提供给被测器件的测试仪硬件,一个由通用操作系统操纵的主机计算机,一个用于根据一个测试程序计算配置数据和定时数据的配置软件,一个用于给测试硬件提供电源触发器和信号触发器的的装置驱动器,以及一个用于产生中断信号的硬件定时器。装置驱动器启动测试图并在接收到中断信号时去激活电源。
Description
发明领域
本发明涉及一种用于测试半导体装置,例如IC和LSI,的半导体测试系统,更具体的说,涉及一种可以使用通用操作系统生成时间临界顺序的半导体测试系统。
发明背景
在利用半导体测试系统,例如IC测试仪,测试半导体装置,例如IC和LSI,时,要为待测试的半导体IC装置提供由IC测试仪按照预先确定的定时时间在它的测试仪电极上产生的测试信号(测试图形)。IC测试仪响应该测试信号接收从处在测试状态下的IC装置输出的输出信号。输出信号按照预先确定的定时时间被选通信号选通,与预期的输出数据比较,以确定IC装置的功能是否正常。
在这样的一种半导体测试环境下,作为试验的一部分,该系统必须控制该测试仪上的操作顺序、被测器件(DUT)和相关的设备。例如,作为一个逻辑被测器件(DUT)的功能测试的一部分而出现的一个操作顺序以图1A-1D的定时图的形式被示出。
在这个例子中,测试系统为DUT提供了一个或多个电源。例如,双电源启动事件要求在图1A-1D中所示的时刻S1和S2。该DUT的信号线必须在图1C中的时刻S1初始化。将数字测试图加到DUT上,测试图的起点在图1D上表示为时刻St。实际上,数字测试图可以是长达几百千比特或几百万比特的矢量。
一项预期的测试计划的数字测试图或者是通过检测DUT输出中的错误完成,或者是通过用尽该测试图完成。图1D中的时刻Et示出该测试图(pattern)的末尾。在测试图结束后,从DUT上去掉电源(去激活)。这些结束事件的理想的时刻在图1A和1B中的E1和E2示出。为了进行不同种类的逻辑测试,对于DUT可以重复以上所提到的顺序。
实际上,测试工程师将规定相对于时刻St的测试图的起点的事件时刻S1,S2,Si作为该测试应用程序的一部分。按照类似的方式,相对于测试图结束时刻Et规定关闭DUT电源的结束事件E1和E2。
对于有效的逻辑测试的那些结果,测试系统必须按照精确的和可重复的方式控制测试仪、DUT和相关设备的定时。顺序定时中的重大的错误和偏差可能导致测试无效,测试给出不一致的结果,或者引起DUT损坏。规定事件,例如S1,S2,Si等的所要求的定时分辨度通常为1毫秒,可变化率±0.01微秒。
当今的测试仪系统通常使用通用的操作系统,例如UNIX或MicosoftWindows,结果使得使用者可以运行各种各样的测试应用和工程软件。这些软件可以由测试仪销售商、用户或第三方当事人提供。然而,这些通用操作系统平台一般并不提供软件藉以按照可重复的方式完成时间临界(critical)功能的作用原理。仅仅使用通用操作系统通常导致使用者不能控制的0至10毫秒的定时可变化率。
换句话说,测试时间的定时将不会出现在理想的时刻。在图2A和2B中的定时图中,定时时间S1和S2的出现早于图1A和1B中的预期时刻,而定时时间E1和E2的出现晚于预期时刻。这导致了测试中的误差并且使测试结果不可靠。
为了解决这个问题,一个惯例是增加使用一种专门的“实时”操作系统,以便使测试系统软件支持半导体测试系统(IC测试仪)和DUT的精确的顺序控制(“Advantest T6682 Viewpoint architecture”,Advantest,1998)。这通常在一个(多个)附加处理器上运行。在某些情况下,这样的一种实时操作系统也可以在与通用操作系统相同的处理器上运行。使用实时操作系统通常允许定时分辨度和可重复性在100至1000微秒。
然而,使用这种附加操作系统导致一种具有在多各处理器上运行的非均匀操作系统的结构。这增加了在例如研发测试软件中的总的复杂性,并降低了在例如使用应用软件中的灵活性。因此,这种处理方式提高了总的测试成本。
另一种已有技术使用一种支持该应用程序并使测试仪系统软件满足该程序化要求的单一的实时操作系统(“Advantest T6682 Viewpointarchitecture”,Advantest,1998)。这提供了一种均匀环境的简单性和工作性能,并提供了高分辨率和重复性。不幸的是,由于实时操作系统通常所提供的服务和支持程序库少于通用操作系统,这种解决办法倾向于束缚应用程序的设计和实施。
因此,在改进的半导体测试系统的生产中存在一种克服以上所讨论的缺点的需求。
发明内容
因此,本发明的一个任务是提供一种可以使用通用操作系统建立时间临界顺序的用于测试半导体装置的半导体测试系统。
本发明的另一个任务是提供一种由用户硬件和软件组成部分构成的半导体测试系统,以获得在每一次测试激活和去激活各种参数时的时间临界顺序。
本发明的又一个任务是提供一种用于测试半导体装置的、可以建立电源、参考电压和产生具有高定时分辨率和精度的测试图之间的定时关系的半导体测试系统。
根据本发明的一个方面,提供一种用于测试半导体器件的半导体测试系统,该系统包括:
用于将电源提供给一个待测半导体器件的电源引线和将一个测试图提供给该待测半导体器件的输入引线并评估该待测半导体器件的输出信号的测试仪硬件;
由通用操作系统操纵的用于根据测试程序控制该半导体测试系统的全部操作的主机计算机;
配置软件,用于计算指示该测试图的参考电压和电源的配置的配置数据以及指示电源、参考电压和测试图的激活和去激活的定时的定时数据,其中该配置软件在测试该待测半导体器件之前根据测试程序计算配置数据和定时数据;
装置驱动器,用于向测试仪硬件提供一个功率触发器和一个信号触发器以便触发激活和去激活硬件测试仪中的电源和参考电压的定时;以及
硬件定时器,用于在由该装置驱动器确定的预定的时间之后产生一个中断信号并将该中断信号通过主机计算机发送给该装置驱动器,
其中,该主机计算机将来自该硬件定时器的中断信号传送给该装置驱动器,该装置驱动器在通过该主机计算机从硬件定时器接收到中断信号后启动测试图,并且在从硬件定时器接收到中断信号后去激活供给待测半导体器件的电源。
根据本发明的一个方面,提供一种用于测试半导体器件的半导体测试系统,该系统包括:
用于将电源提供给一个待测半导体器件的电源引线和将一个测试图提供给该待测半导体器件的输入引线并评估该待测半导体器件的输出信号的测试仪硬件;
由通用操作系统操纵的、用于根据测试程序控制该半导体测试系统的全部操作的主机计算机;
配置软件,用于计算指示该测试图的参考电压和电源的配置的配置数据以及指示电源、参考电压和测试图的激活和去激活的定时的定时数据,其中该配置数据和定时数据是测试待测半导体器件之前根据该测试程序确定的;
装置驱动器,用于向测试仪硬件提供一个功率触发器和一个信号触发器以便触发激活和去激活硬件测试仪中的电源和参考电压的定时;以及
硬件定时器,用于在由装置驱动器所定义的预先确定的时间之后产生一个中断信号并通过主机计算机将该中断信号发送给该装置驱动器,该硬件定时器包括:
用于存储预先计算值的寄存器;与
降值计数器,用于降值计数时钟信号以达到在所述寄存器存储的该预先计算值;
其中,在所述装置驱动器通过主机计算机接收到来自硬件定时器的中断信号时,该所述装置驱动器产生触发,从所述装置驱动器由该触发启动上述测试图,而且当所述装置驱动器通过所述主机计算机从所述硬件定时器接收到所述中断信号时,去激活待测半导体器件的电源。
在本发明中,半导体测试系统包括一个用于将电源提供给一个待测半导体器件(DUT)的电源引线和将一个测试图应用于该DUT的输入引线并评估该DUT的输出信号的测试仪硬件,以及一个由一台用于根据测试程序控制该半导体测试系统的全部操作的通用操作系统操纵的主机计算机。该测试系统还包括一个用于计算指示DUT的电源和该测试图的参考电压的配置的配置数据,和指示电源、参考电压和测试图的激活和去激活的定时的定时数据的配置软件。该配置软件在测试该DUT之前根据测试程序计算配置数据和定时数据。该测试系统还包括一个用于向测试仪硬件提供一个功率触发器和一个信号触发器一以便触发激活和去激活硬件测试仪中的电源和参考电压的定时的装置驱动器,以及一个用于在由该装置驱动器确定的预定的时间之后产生一个中断信号并该中断信号通过主机计算机发送给该装置驱动器的硬件定时器。该装置驱动器在从硬件定时器接收到中断信号后启动测试图,并且在从硬件定时器接收到中断信号后去激活给DUT的电源。
在本发明中,该装置驱动器通过主机计算机在接收到由测试仪硬件产生的测试信号的终点时使测试图终止,并触发硬件定时器以在规定的时间间隔之后产生一个中断信号和在从硬件定时器接收到中断信号时去激活供给DUT的电源。
该装置驱动器是一个为按照一种具有最小时间延迟和高优先的适时的方式响应通过主机计算机的中断信号而设置的软件。该装置驱动器被指定响应由硬件定时器产生的中断信号和由测试仪硬件产生的中断信号。
测试仪硬件包括一个用于根据由从配置软件提供的配置数据确定的参考电压将测试图格式化和构成由从配置软件提供的配置数据确定的DUT电源的硬件控制电路。测试仪硬件还包括一个用于将DUT的输出信号和预期信号作比较并在检测到输出信号和预期信号之间的不匹配时产生一个故障信号的比较器,和在从比较器接收到故障信号时产生一个测试信号终点的测试逻辑终端。
根据本发明,该半导体测试系统可以不使用专门的实时操作系统产生定时极限测试顺序。由于该半导体测试系统使用了通用操作系统,所以可以获得应用软件的灵活性、适用性和丰富。该半导体测试系统通过采用用户硬件和软件的组合获得了在激活和去激活每一个测试的各种参数时的定时极限顺序。
附图说明
图1A-1D是显示在将电源和一个测试图提供给一个待测半导体器件时的期望的定时关系。
图2A-2D是显示在将电源和一个测试图提供给一个待测半导体器件时的错误的定时关系。
图3是显示可以使用通用操作系统产生时间临界顺序的本发明的半导体测试系统的总体配置的方框图。
图4是显示在图3的半导体测试系统所采用的硬件定时器中的配置的例子的图解示意方框图。
图5是显示在包括在图3中的半导体测试系统中采用的硬件控制电路的测试仪硬件中配置的例子的图解示意方框图。
图6是显示在图3的半导体测试系统中采用的装置驱动器中的配置的例子的图解示意方框图。
图7是显示在本发明的半导体测试系统中测试顺序发生的操作的例子的程序框图。
优选实施例
以下将参照图3-7说明本发明的半导体测试系统。尽管本发明是结合那些优选的实施例说明的,当然本发明并不限于这些实施例。反之,本发明旨在覆盖那些替代、改进和等价方案,这些方案可以被包括在由所附权利要求书所确定的本发明的构思和范围之内。
本发明使用定制硬件和软件组件的组合以获得所需要的性能。硬件和软件设计的组合包括在主机系统上产生中断的硬件可编程定时器、测试仪硬件控制电路、预先计算出的硬件配置和开关操作的非时间临界的配置软件和时间临界的软“装置驱动器”,该装置驱动器响应硬件可编程定时器和测试仪中断并控制上述硬件以间接配置测试设备。
半导体测试系统的总的配置的一个例子被示于图3的方框图中,包括上述硬件和软件。在图3的例子中,半导体测试系统是由测试仪硬件28、电源和测试仪附加设备36配置而成。测试仪硬件28包括允许高速直接或间接变化到测试仪信号和电源线路的硬件控制电路(引线电子设备)34。
电源和测试仪附加设备36,例如,供给硬件控制电路34的电源被提供给待测半导体器件(DUT)40。电源和测试仪附加设备36还提供参考电压给硬件控制电路34,以形成准备提供给DUT40的测试信号(测试图)的规定的振幅。半导体测试系统的全部操作由具有一个通用操作系统的主机计算机22控制。DUT40通过硬件控制电路34与测试仪硬件28相连接。
半导体测试系统还配备有一个在主机计算机22(通用操作系统)上产生中断的硬件可编程定时器24、接收一个测试程序并预先计算出硬件配置和将获得启动和终止一个或多个测试的理想顺序的开关操作的配置软件32,以及一个装置驱动器26,该装置驱动器26是响应硬件可编程定时器24和测试仪中断的时间临界软件,控制以上硬件(测试仪硬件28、硬件控制电路34和硬件定时器24)以间接地配置测试设备。主机计算机22由通用操作系统,例如UNIX、Windows、Windows NT、Linux,以及类似设备操纵。主机计算机22根据测试程序控制半导体测试系统的全部操作。
作为一个实际的问题,由于计算的、定时的和其他的资源约束,主机计算机22(通用操作系统)禁止在装置驱动器26上所做出的复杂的和耗时的决策。因此,这些决策随时可以由配置软件32预先计算出或预先配置,和/或经由测试仪硬件28处理。即,根据来自主机的测试程序,配置软件32预先计算出硬件配置和将要完成电源和引线信号启动的开关操作程序。预先计算出的数据被传送给装置驱动器26和硬件控制电路34,以便执行。
图4示出一个硬件定时器24的详细的框图的例子。在这种具体的情况下,硬件定时器24由一个总线接口42,例如PCI总线接口,寄存器46,和降值计数器44构成。硬件定时器的一个例子具有0.5MHz的分辨率的32-比特长度。寄存器46加载有由装置驱动器26提供的、例如通过写操作由32-比特数据形成的预先计算出的数据。在适合的时刻,硬件定时器24通过一个附加的写操作被来自装置驱动器的触发信号触发。这使得硬件定时器24自由运行,即由降值计数器44对时钟信号进行停机计时。降值计数器44在达到由寄存器46预先计算出的值时产生一个中断信号,这在编程间隔之后使用PCI总线中断测试系统。
图5示出一个包括硬件控制电路34、测试仪总线52、比较器51和测试逻辑终端55的测试仪硬件28中的硬件电路的例子。硬件控制电路34是由引线配置寄存器54、引线驱动器电子线路56,以及电源开关58构成。取决于待测试的半导体装置的引线的预期数量,一个实际的测试系统包括大量的这种组成部分。测试仪硬件28通过测试仪总线52接收来自配置软件32的引线配置数据和来自装置驱动器26的信号触发器和功率触发器。
引线驱动器电子线路56产生一个被提供给DUT40的输出引线的引线信号(测试信号或时钟信号)。电源开关58产生被提供给DUT40的电源引线的预定电压水平的电源。DUT40的响应输出被将响应输出同预期值比较的比较器57接收。如果该装置输出信号与预期值不匹配,比较器57就产生一个故障信号。在接收到该故障信号时,测试逻辑终端55产生一个通过测试仪总线52提供给主机计算机22作为中断信号的测试信号的终点。测试逻辑终端55是申请日为2000年4月24日、申请号为09/559365的由本发明的同一受让人所拥有的另一份美国专利申请的主题。
对于引线信号,根据来自配置软件32的引线配置数据,引线配置寄存器54允许引线驱动器电子线路56配置成高或低信号水平(参考电压)或高阻抗。对于DUT电源,根据来自配置软件32的电源配置数据,电源36提供预先设计的电压和电流水平给电源开关58。对于信号和电源这两者,触发线路常被用于在软件的控制下施加理想的配置。在图5的这个例子中,大多数操作是通过测试仪总线52被应用的,尽管并不要求这样。
图6示出本发明的半导体测试系统中的装置驱动器26中的功能块框图的一个例子。因此,本发明的定制驱动器和硬件按照这样的一种方式设计,使得装置驱动器26可以做出直接和间接地控制测试仪28的简单和迅速的决策。按照这种方式,装置驱动器26可以控制测试仪28的编程,而不破坏操作系统对装置驱动器26所做的限制。装置驱动器26是一种可被加入到主机计算机22中的通用操作系统中的特许的和可重构的软件组成部分。设置装置驱动器26是为了以定时方式响应相关的硬件而提供的。特别是,通用操作系统(主机计算机22)使得装置驱动器26可以通过使其以最短时间延迟和高优先运行服务于硬件中断。
在本发明中,装置驱动器26特别被设计成为响应由硬件定时器24或由测试仪硬件28产生的中断。主机计算机22能够响应由硬件定时器24或测试仪硬件28产生的中断,并将中断信息发送给装置驱动器26。在接受到中断信息时,装置驱动器立即在硬件控制电路34中产生一个用于激活电源配置或信号配置的触发信号。
在图6的例子中,装置驱动器26包括一个电源启动单元62、一个DUT引线信号启动单元64、和一个电源去激活单元68。根据配置和定时数据,电源启动单元62发送功率触发器给硬件控制电路34,以便为DUT设置预定的电源。同样,根据硬件控制电路34,DUT引线信号启动单元64发送引线信号触发器给硬件控制电路34,以便设置引线信号(高和低的电压水平和高阻抗)。响应该中断,测试图执行单元66发送一个测试图触发器,以便由测试仪产生被提供给DUT的测试图。在测试的终点,电源去激活单元66产生一个功率触发器以便去激活DUT的电源。
在测试的起点和终点顺序中,半导体测试系统中的一个操作例子被示于图7的程序框图中。如上所看到的那样,测试程序从主机计算机22提供给配置软件32。在测试开始之前,在步骤101,配置软件32计算出启动定时、电源和信号配置、去激活定时,等等。根据该计算,配置软件32创建统一的测试程序,并将该测试程序发送给装置驱动器26。
在步骤102,装置驱动器26执行每一个启动顺序项(例如,电源配置和定时、测试信号配置和定时和测试图起点定时)。装置驱动器26在步骤103经由硬件控制电路34设定启动项目之中的一项,例如,DUT引线信号触发器或功率触发器。例如,在接收到功率触发器时,硬件控制电路34操纵开关以供给根据由配置软件32来的电源配置数据配置的电源。同样,在接收到功率触发器时,硬件控制电路34操纵开关以设定测试图的参考电压(例如,高的、低的和高阻抗的)。因此,DUT40的电源的定时和测试图的参考电压水平受装置驱动器26的控制。
装置驱动器26在步骤104还发送定时器触发器和定时器配置数据给硬件定时器24。这样,硬件定时器24测量出由来自装置驱动器26的配置数据规定的时间长度,并在规定的时刻产生一次中断。该中断被发送给主机计算机22,主机计算机22立即将该中断传送给装置驱动器26。这样,在步骤105,响应该中断,装置驱动器26执行被应用于DUT40的测试图。因此,启动定时由时间临界装置驱动器26精确地调整。此外,在半导体测试系统中,相对于其它的启动项,要精确地控制对于DUT的测试图的起点定时。
为了将测试图按照各种不同的参数,例如不同的电源电压、不同的测试信号参考电压等等,应用于DUT,可以重复包括步骤102-105的前述过程。这样,在步骤106期间,半导体测试系统在等待由硬件测试仪28产生测试信号终点的同时继续对DUT的测试。
在步骤107中,确定是否由测试仪28发出中断信号。这样的一个中断信号是在图5中的测试逻辑终端55产生测试信号终点时产生的。通常,测试信号的终点是在DUT40的响应输出与比较器57上的预期数据不一致时产生的。在步骤108中接收到基于测试信号终点的中断信号时,装置驱动器26执行去激活顺序项,以控制包括测试终点的定时。装置驱动器26终止执行测试图,以便测试图在规定的时间终止。
在步骤109,装置驱动器26发送定时器触发器和定时器配置数据给硬件定时器24,以便产生一个确定DUT40电源去激活时间的中断信号。装置驱动器26等待硬件定时器24完成对规定时间长度的计数。硬件定时器24在由来自装置驱动器26的定时器配置数据规定的时间产生一个中断信号。该中断信号通过主机计算机22返回装置驱动器26。这样,在步骤110,装置驱动器26发送一个功率触发器给硬件控制电路34,以便将电源与DUT40的连接去激活。如果还存在其他的去激活项目,可以重复包括步骤108-110的去激活过程。因此,如果在步骤111确认不再存在其他的去激活项目,那么该过程终止。按照这种方式,使用通用操作系统完成时间临界测试程序。
如上所说明的那样,根据本发明,该半导体测试系统不利用实时操作系统也能够产生时间临界测试程序。由于该半导体测试系统使用通用操作系统,所以可以获得应用软件的灵活性、实用性和丰富。该半导体测试系统通过采用用户硬件和软件的组合获得了在每一个测试激活和去激活各种参数时的时间临界程序。
尽管在其中仅仅具体说明和描述了一个优选实施例,但是应指出,根据上述教导并在所附的权利要求书的范围内,在不脱离本发明的精髓和预定的范围的前提下,本发明还可以有许多改进和变化。
Claims (12)
1.一种用于测试半导体器件的半导体测试系统,该系统包括:
用于将电源提供给一个待测半导体器件的电源引线和将一个测试图提供给该待测半导体器件的输入引线并评估该待测半导体器件的输出信号的测试仪硬件;
由通用操作系统操纵的用于根据测试程序控制该半导体测试系统的全部操作的主机计算机;
配置软件,用于计算指示该测试图的参考电压和电源的配置的配置数据以及指示电源、参考电压和测试图的激活和去激活的定时的定时数据,其中该配置软件在测试该待测半导体器件之前根据测试程序计算配置数据和定时数据;
装置驱动器,用于向测试仪硬件提供一个功率触发器和一个信号触发器以便触发激活和去激活硬件测试仪中的电源和参考电压的定时;以及
硬件定时器,用于在由该装置驱动器确定的预定的时间之后产生一个中断信号并将该中断信号通过主机计算机发送给该装置驱动器,
其中,该装置驱动器在通过该主机计算机从硬件定时器接收到中断信号后启动测试图,并且该装置驱动器在通过该主机计算机从硬件定时器接收到中断信号后去激活供给待测半导体器件的电源。
2.根据权利要求1所述的半导体测试系统,其特征在于该装置驱动器通过主机计算机在接收到由测试仪硬件产生的测试信号的终点时使测试图终止,并触发硬件定时器以在规定的时间间隔之后产生一个中断信号以及当从硬件定时器接收到该中断信号时去激活供给待测半导体器件的电源。
3.根据权利要求1所述的半导体测试系统,其特征在于该装置驱动器是一个软件,可立即响应通过主机计算机的中断信号并且根据由该配置软件预先计算的预定条件产生一个触发信号来驱动该测试仪硬件。
4.根据权利要求1所述的半导体测试系统,其特征在于该装置驱动器响应由硬件定时器产生的中断信号或由测试仪硬件产生的中断信号而对通过主机计算机传送的中断信号进行响应。
5.根据权利要求1所述的半导体测试系统,其特征在于测试仪硬件包括一个用于根据配置软件的配置数据所确定的参考电压将测试图格式化和为由配置软件提供的配置数据所确定的待测半导体器件形成电源的硬件控制电路。
6.根据权利要求5所述的半导体测试系统,其特征在于测试仪硬件还包括一个用于将待测半导体器件的输出信号和预期信号作比较并在检测到输出信号和预期信号之间的不匹配时产生一个故障信号的比较器,和在从比较器接收到故障信号时产生一个测试信号的终点的测试逻辑终端。
7.根据权利要求6所述的半导体测试系统,其特征在于主机计算机根据来自测试仪硬件的测试信号的终止传送一个中断信号并将该中断信号提提供装置驱动器。
8.一种用于测试半导体器件的半导体测试系统,该系统包括:
用于将电源提供给一个待测半导体器件的电源引线和将一个测试图提供给该待测半导体器件的输入引线并评估该待测半导体器件的输出信号的测试仪硬件;
由通用操作系统操纵的、用于根据测试程序控制该半导体测试系统的全部操作的主机计算机;
配置软件,用于计算指示该测试图的参考电压和电源的配置的配置数据以及指示电源、参考电压和测试图的激活和去激活的定时的定时数据,其中该配置数据和定时数据是测试待测半导体器件之前根据该测试程序确定的;
装置驱动器,用于向测试仪硬件提供一个功率触发器和一个信号触发器以便触发激活和去激活硬件测试仪中的电源和参考电压的定时;以及
硬件定时器,用于在由装置驱动器所定义的预先确定的时间之后产生一个中断信号并通过主机计算机将该中断信号发送给该装置驱动器,该硬件定时器包括:
用于存储预先计算值的寄存器;与
降值计数器,用于降值计数时钟信号以达到在所述寄存器存储的该预先计算值;
其中,在所述装置驱动器通过主机计算机接收到来自硬件定时器的中断信号时,该所述装置驱动器产生触发,从所述装置驱动器由该触发启动上述测试图,而且当所述装置驱动器通过所述主机计算机从所述硬件定时器接收到所述中断信号时,去激活待测半导体器件的电源。
9.根据权利要求8所述的半导体测试系统,其特征在于测试图在接收到由测试硬件产生的测试信号终点时终止,并且硬件定时器在测试信号终止后的规定时间产生一个中断信号而待测半导体器件电源在来自硬件定时器的中断信号之后立即被去激活。
10.根据权利要求8所述的半导体测试系统,其特征在于测试仪硬件包括一个用于根据由配置软件确定的配置数据确定的参考电压将测试图格式化并为由配置软件确定的配置数据所确定的待测半导体器件形成电源的硬件控制电路。
11.根据权利要求8所述的半导体测试系统,其特征在于测试仪硬件还包括一个用于将待测半导体器件的输出信号和预期信号作比较并在检测到输出信号和预期信号之间的不匹配时产生一个故障信号的比较器,和在从比较器接收到故障信号时产生一个测试信号终点的测试逻辑终端。
12.根据权利要求8所述的半导体测试系统,其特征在于主机计算机在接收到来自测试仪硬件的测试信号终止时传送一个中断信号给所述装置驱动器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/839,013 US20020157053A1 (en) | 2001-04-21 | 2001-04-21 | Semiconductor test system with time critical sequence generation using general purpose operating system |
US09/839,013 | 2001-04-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1462370A CN1462370A (zh) | 2003-12-17 |
CN1320367C true CN1320367C (zh) | 2007-06-06 |
Family
ID=25278642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB028013573A Expired - Fee Related CN1320367C (zh) | 2001-04-21 | 2002-04-19 | 在半导体测试系统中利用通用操作系统生成具有高时间精度的序列 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20020157053A1 (zh) |
JP (1) | JP4246498B2 (zh) |
KR (1) | KR20030022821A (zh) |
CN (1) | CN1320367C (zh) |
DE (1) | DE10296681T5 (zh) |
TW (1) | TW569020B (zh) |
WO (1) | WO2002086523A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030182601A1 (en) * | 2002-03-19 | 2003-09-25 | Scott Richardson | System and method for integrating hardware switching operations into test executive software |
US7321951B2 (en) * | 2003-11-17 | 2008-01-22 | Micron Technology, Inc. | Method for testing flash memory power loss recovery |
EP2321751A4 (en) * | 2008-07-07 | 2014-03-05 | Quali Systems Ltd | SYSTEM AND METHOD FOR HARDWARE SEQUENCING AND AUTOMATIC SOFTWARE OF COMPUTER-AIDED DESIGN (CAD) FUNCTIONAL TESTING |
US8799540B2 (en) * | 2010-01-05 | 2014-08-05 | Microsoft Corporation | Providing signals to electronic connectors |
US9054534B2 (en) * | 2010-01-05 | 2015-06-09 | Microsoft Technology Licensing, Llc | Connectors for battery-powered devices |
TW201241618A (en) * | 2011-04-13 | 2012-10-16 | Hon Hai Prec Ind Co Ltd | Apparatus and method for testing turn on/off of hard disk array |
CN103383657A (zh) * | 2012-05-02 | 2013-11-06 | 鸿富锦精密工业(武汉)有限公司 | 开关机测试装置及方法 |
TWI644106B (zh) | 2017-04-20 | 2018-12-11 | 致茂電子股份有限公司 | 具突波保護的測試裝置以及測試方法 |
KR102176964B1 (ko) * | 2019-05-13 | 2020-11-11 | 하이윈 테크놀로지스 코포레이션 | 시스템 기능 시험 장치 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5557559A (en) * | 1992-07-06 | 1996-09-17 | Motay Electronics, Inc. | Universal burn-in driver system and method therefor |
US5963889A (en) * | 1995-05-23 | 1999-10-05 | Siemens Aktiengesellschaft | Process for the computer-assisted measurement and testing of electric circuits, especially electronic modules, and testing station for implementing the process |
EP0995999A2 (en) * | 1998-10-22 | 2000-04-26 | Texas Instruments Incorporated | Arbitrary waveform generator |
JP2000241505A (ja) * | 1999-02-18 | 2000-09-08 | Ando Electric Co Ltd | 半導体検査装置の制御システム、及びその制御用メッセージ変換方法 |
JP2001051024A (ja) * | 1999-08-12 | 2001-02-23 | Advantest Corp | 半導体試験装置の半導体試験用プログラム実行方法 |
JP2001067395A (ja) * | 1999-06-28 | 2001-03-16 | Advantest Corp | イベントベース半導体試験システム及びlsiデバイス設計試験システム |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000122886A (ja) * | 1998-10-10 | 2000-04-28 | Advantest Corp | 半導体試験装置のプログラム作成方式 |
-
2001
- 2001-04-21 US US09/839,013 patent/US20020157053A1/en not_active Abandoned
-
2002
- 2002-04-12 TW TW091107483A patent/TW569020B/zh active
- 2002-04-19 DE DE10296681T patent/DE10296681T5/de not_active Withdrawn
- 2002-04-19 CN CNB028013573A patent/CN1320367C/zh not_active Expired - Fee Related
- 2002-04-19 JP JP2002583999A patent/JP4246498B2/ja not_active Expired - Fee Related
- 2002-04-19 KR KR1020027017497A patent/KR20030022821A/ko not_active Application Discontinuation
- 2002-04-19 WO PCT/JP2002/003939 patent/WO2002086523A1/ja active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5557559A (en) * | 1992-07-06 | 1996-09-17 | Motay Electronics, Inc. | Universal burn-in driver system and method therefor |
US5963889A (en) * | 1995-05-23 | 1999-10-05 | Siemens Aktiengesellschaft | Process for the computer-assisted measurement and testing of electric circuits, especially electronic modules, and testing station for implementing the process |
EP0995999A2 (en) * | 1998-10-22 | 2000-04-26 | Texas Instruments Incorporated | Arbitrary waveform generator |
JP2000241505A (ja) * | 1999-02-18 | 2000-09-08 | Ando Electric Co Ltd | 半導体検査装置の制御システム、及びその制御用メッセージ変換方法 |
JP2001067395A (ja) * | 1999-06-28 | 2001-03-16 | Advantest Corp | イベントベース半導体試験システム及びlsiデバイス設計試験システム |
JP2001051024A (ja) * | 1999-08-12 | 2001-02-23 | Advantest Corp | 半導体試験装置の半導体試験用プログラム実行方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1462370A (zh) | 2003-12-17 |
KR20030022821A (ko) | 2003-03-17 |
WO2002086523A1 (fr) | 2002-10-31 |
TW569020B (en) | 2004-01-01 |
DE10296681T5 (de) | 2004-04-22 |
JP4246498B2 (ja) | 2009-04-02 |
US20020157053A1 (en) | 2002-10-24 |
JPWO2002086523A1 (ja) | 2004-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1320367C (zh) | 在半导体测试系统中利用通用操作系统生成具有高时间精度的序列 | |
JPH05223897A (ja) | 試験信号生成装置 | |
KR100454545B1 (ko) | 반도체 테스트 시스템 | |
TW571107B (en) | Integrated multi-channel analog test instrument architecture | |
US20090109797A1 (en) | Method, a device and a system for executing an action at a predetermined time | |
US12044720B1 (en) | Multi-core test processor, and integrated circuit test system and method | |
US7840843B2 (en) | System and method for testing an embedded system | |
JPS6089775A (ja) | 自動テスト装置用のテスト期間発生器 | |
JP3212583B2 (ja) | デルタタイムによるイベント型テストシステム | |
WO2002095706A2 (en) | System and method for implementing a flexible interrupt mechanism | |
US6219451B1 (en) | Method and apparatus for counter based liquid crystal display panel identification for a computer | |
JP2004206693A (ja) | 遅延管理システムおよび管理方法 | |
US20050182583A1 (en) | Testing apparatus | |
JP2004252702A (ja) | Iicバスを備えた制御回路のiicデバイスアクセス方法 | |
US5832255A (en) | System and method for selecting a signal source to trigger a microprocessor counter/timer macro cell | |
US6981165B2 (en) | Method and apparatus for handling an interrupt from a real-time clock to increment a program clock | |
JP2003122594A (ja) | 半導体装置および評価装置 | |
Rajsuman | An overview of the open architecture test system | |
JPH10320080A (ja) | 情報処理装置のリセット回路およびリセット方法 | |
US6700478B2 (en) | Method and apparatus for time-staggered generation of identifying signals | |
Hall | Windows CE 5.0 for real-time systems | |
JPH11118879A (ja) | 半導体ic試験装置 | |
Green | Driving multiple pulsed field electrophoresis devices from one personal computer | |
KR20040022066A (ko) | 임베디드 시스템용 프로토타이핑 장치 | |
RU2127896C1 (ru) | Способ генерации сигнала в электронной системе коммутации |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070606 Termination date: 20110419 |