CN1311455C - 磁盘驱动器 - Google Patents

Abstract

一种磁盘驱动器，假如判断电源电压低于预定电平，则驱动一开关，并将马达的感应电供给执行器以撤回磁头。使用升压电路的输出来驱动该开关。电源电压跌落到预定电平以下之前，该升压电路就开始工作，因此可以立即驱动该开关。这使得将感应电有效地供给该执行器成为可能。

Description

磁盘驱动器

技术领域

本发明涉及磁盘驱动器。具体地说，本发明涉及自动磁头撤回装置，当在运转过程中由于电源故障或类似原因，致使该磁盘驱动器不能从电源接受功率时，该装置立即撤回磁头。

背景技术

本发明基于在日本提出的申请No.2002-377884，该申请的内容在此引作参考。

在某些情况，例如当由用户引起故障或者电源故障发生时，磁盘驱动器可能意外地变得不能从电源接受功率。当这种情况发生时，应当立即将磁头从磁盘上撤回，以避免磁头接触磁盘。为撤回该磁头，需要给执行器提供电能，以驱动该磁头。可是，该电能不能由电源提供。

未经审查的日本专利申请公开No.2001-307408公开了提供感应电给执行器以撤回磁头的技术，该感应电是在旋转磁盘的马达中产生的。该磁盘由惯性力作用，在电源供电停止后保持旋转一段时间。这使得该马达作为发电机。上述技术使用了该特性。

图1示出了未经审查的日本专利申请公开No.2001-307408公开的磁盘驱动器的结构。

主轴马达51是用来旋转磁盘的三相AC(交流)马达。SPM驱动电路向主轴马达51提供驱动电源。

音圈马达76是用来驱动磁头的执行器。在正常运转阶段(即当磁盘驱动器正常地接受电源供电时)，该音圈马达76由VCM驱动电路71供电，而在撤回阶段(即当磁盘驱动器不能接受电源供电，磁头需要撤回时)，该音圈马达76由主轴马达51供电。开关电路53控制开关78和79，在VCM驱动电路71和主轴马达51之间进行切换。

整流电路75对主轴马达51中产生的三相AC感应功率进行整流。控制电路77控制整流电路75中包括的开关。

感应功率每一相的电压具有接近正弦的波形。该三相相差120°电相位角。换句话说，该三相中具有最高电压的那一相随时间而变化。为了有效整流，最大值检测电路72控制开关65，66和67，使得只有一个对应于该感应功率最高电压相位的开关是接通的。同时，最小值检测电路73控制开关68，69和70，使得只有一个对应于该感应功率最低电压相位的开关是接通的。

这样，该磁盘驱动器对主轴马达51中产生的感应功率进行整流，并将该整流后的功率提供给音圈马达76。

近年来，磁盘驱动器变得越来越小。为了跟上该趋势，集成上述电路的半导体芯片也需要减小尺寸。在图1的案例中，在半导体芯片上集成开关78和79需要两对功率晶体管，即总共四个功率晶体管。功率晶体管处理大量的电流，因此具有较大的体积。因此希望使用较少的功率晶体管以获得较小的半导体芯片。鉴于这个因素，本申请的发明人在开发过程中考虑了以下结构。

图2示出了本申请的发明人考虑的磁盘驱动器的结构。

在图中，整流电路75的输出端58连接到VCM驱动电路71的电源输入端，并在输出端58和电源之间提供开关57。

在正常运转阶段，开关57接通，而在撤回阶段，开关57断开。这样，在正常运转阶段和撤回阶段，都能有功率供给VCM驱动电路71。这种结构使得用作电源切换的功率晶体管数能减少到一个(即开关57)。

这种磁盘驱动器满足了较小半导体芯片的要求。可是，当磁盘驱动器投入使用时，又出现了以下的新问题。

最大值检测电路72只在撤回阶段控制开关65，66和67，而在正常运转阶段不工作。这是因为，假如在正常运转阶段该最大值检测电路72接通开关65到67中的任何一个，那么电源的DC电压就传到主轴马达51，从而干扰该主轴马达51的运转。

在撤回阶段，最大值检测电路72使用主轴马达51中产生的感应电来控制开关65到67。一般而言，感应电的电压较低。因此，该最大值检测电路72将感应电电压升高，并使用该升高的电压来控制开关65到67，从而使得该开关65到67中的一个开关完全导通。

可是，为了对该感应电进行升压，首先需要对最大值检测电路72中的一个电容充电。这意味着在撤回周期开始时，最大值检测电路72不能立即获得足够的升高电压来控制开关65到67。由于现在趋向较小的磁盘驱动器，因此感应电也更小。在这种情况下，很难设计出在电源故障和类似情况下可以可靠撤回磁头的磁盘驱动器。

发明内容

本发明旨在提供在较小的磁盘驱动器中使用低感应功率可靠撤回磁头的技术。

所述目标可以通过一种具有自动磁头撤回装置的磁盘驱动器来实现，该装置包括：判别电路，可用来判别电源电压是否低于预定电平；开关，在用来旋转磁盘的马达线圈和用来驱动磁头的执行器电源端之间的连接线中插入该开关，该开关的接通和断开取决于施加在其控制端的电压；升压电路，可用来对施加到执行器的电压进行升压；和开关控制单元，当判别电路判断电源电压低于预定电平时，该开关控制单元可通过对开关的控制端施加升高了的电压来接通开关，从而将马达中产生的感应功率供给该执行器。

根据该结构，在电源电压跌到预定电平以下之前，该升压电路已经将供给该执行器的电压升高。这里，假如该电源电压等于或高于预定电平，“供给该执行器的电压”指的是电源电压，而假如电源电压低于预定电平，它指的是感应电电压。

这样，只要该电源电压低于预定电平，该磁盘驱动器可以立即使用升高了的电压控制开关。因此感应功率可以有效地供给该执行器。这样，该磁盘驱动器可以成功地使用低感应功率撤回磁头。

这里，升压电路可包括：包括第一电极和第二电极的电容；时钟发生电路，可用来产生以固定间隔在高电平和低电平之间交替的时钟信号，将该时钟信号输出给第一电极；和升压控制电路，当时钟信号是低电平时，可将供给该执行器的电压施加到第二电极，而当时钟信号是高电平时，可从第二电极输出电压。

根据该结构，该磁盘驱动器使用升压电荷泵电路。

假设时钟信号的高电平表示施加到执行器的电压，而该时钟信号的低电平表示地电压。那么该升压电路就产生近似两倍于供给该执行器电压的电压。在这种情况下，当需要大约5V电压使得开关完全导通时，除非该感应电跌至大约2.5V，否则磁盘驱动器就可以有效地将感应功率供给该执行器。这样，该磁盘驱动器可以可靠地使用低感应功率撤回该磁头。

这里，该时钟发生电路可以是由预定数目的级联倒相器组成的环形振荡器，该预定数目是不小于3的奇数，其中最后一个倒相器的输出作为时钟信号输出，也作为输入信号输入到第一个倒相器。

根据该结构，升压电路使用环形振荡器作为时钟发生电路。环形振荡器具有非常简单的电路结构，并且不需要偏置电路，因此即使使用极低的电压(如低于1V)也可产生时钟信号。

因此，该升压电路可以使用低感应功率稳定工作。

这里，该开关可以是MOS晶体管，其源极连接到马达的线圈，漏极连接到执行器的电源端，其中开关控制单元(a)当判别电路判断电源电压低于预定电平时，将升高了的电压施加到该MOS晶体管的栅极，以使得源极和漏极之间导通，而(b)当判别电路判断电源电压等于或高于预定电平时，则停止将升高了的电压施加到MOS晶体管的栅极，以防止该源极和该漏极之间导通。

根据该结构，该开关可以集成在较小尺寸的半导体芯片上，并且可以实现较低的功耗。

所述目标也可以通过一种具有自动磁头撤回装置的磁盘驱动器来实现，该装置包括：判别电路，可用来判别电源电压是否低于预定电平；开关，在用来旋转磁盘的马达线圈和用来驱动磁头的执行器电源端之间的连接线中插入该开关；和开关控制单元，当判别电路判断电源电压低于预定电平时，该开关控制单元可以(a)假如该开关的马达侧电压高于该开关的执行器侧电压，则接通开关，从而将马达中产生的感应电供给该执行器，而(b)假如该开关的马达侧电压不高于该开关的执行器侧电压，则断开开关。

根据该结构，在撤回阶段假如马达侧电压高于执行器侧电压，则该磁盘驱动器将感应电供给执行器以撤回磁头。假如该马达侧电压不高于执行器侧电压，则该磁盘驱动器断开开关，以防止该执行器侧电压流向马达，并干扰马达的旋转。

因此，即使电源电压由于振动暂时恢复，该电源电压也不会传到马达，从而加速马达旋转的停止。一旦振动平息且电源电压回到0，该磁盘驱动器继续将该感应电供给执行器，以便继续撤回磁头。

这里，该电源可以是直流电源，其中该马达是三相交流马达，多个开关各自插入该三相交流马达和执行器之间对应于不同相位的连接线中，而该开关控制单元(a)假如该多个开关中任一个开关的马达侧电压高于执行器侧电压，则接通该开关以整流该三相交流马达中产生的三相交流感应功率，并将整流后的电供给执行器，而(b)假如该多个开关中所有开关的马达侧电压都不高于执行器侧电压，则断开该多个开关。

根据该结构，该磁盘驱动器选择性地关闭该多个开关，以整流该三相AC感应电，并将该整流后的电供给执行器。

这里，该开关控制单元可以包括：确定(specification)电路，可检测该多个开关中每一个开关的马达侧电压和执行器侧电压，并在检测到的该多个开关的电压中确定一个最高电压；和控制电路，可以(a)假如该最高电压是该多个开关中任一个的马达侧电压，则接通该开关，而(b)假如该最高电压是该多个开关中任一个的执行器侧电压，则打开该多个开关。

由于该马达的感应功率是三相AC功率，因此最高电压相周期性变化。根据上述结构，只有对应于最高电压相的开关是接通的。这样，该磁盘驱动器有效地整流该感应功率。当电源电压由于振动暂时恢复时，该执行器侧电压增加。一旦检测到该种情况，该磁盘驱动器断开所有开关。

这里，该开关控制单元可包括：比较电路，可用来比较该多个开关中每一个的马达侧电压和执行器侧电压；和控制电路，假如比较电路判断马达侧电压高于执行器侧电压，则可接通该开关，而假如比较电路判断马达侧电压不高于执行器侧电压，则可打开该开关。

由于该马达的感应电是三相AC电，因此最高电压相周期性变化。根据上述结构，只有马达侧电压高于执行器侧电压的开关是接通的。这样，该磁盘驱动器有效地整流该感应电。当电源电压由于振动暂时恢复时，在所有开关中马达侧电压都变得不高于执行器侧电压。因此该磁盘驱动器断开所有开关。

这里，该磁盘驱动器可以进一步包括：升压电路，可将供给执行器的电压升高，其中该开关是MOS晶体管，其源极连接到马达的线圈，漏极连接到该执行器的电源端，且和开关控制单元(a)假如该MOS晶体管源极电压高于漏极电压，则将该升高了的电压施加到该MOS晶体管的栅极，以使得该源极和该漏极之间导通，而(b)假如该MOS晶体管源极电压不高于漏极电压，则停止将该升高了的电压施加到该MOS晶体管的栅极，以防止该源极和该漏极之间导通。

根据该结构，该开关可以集成到较小尺寸的半导体芯片上，并可实现较低的功耗。

这里，当判别电路判断该电源电压等于或高于预定电平时，该开关控制单元可以接通该开关，并将电源功率供给马达，使得马达旋转该磁盘。

根据该结构，假如电源电压等于或高于预定电平，该磁盘驱动器将电源功率经由开关供给马达。这就是说，在正常运转阶段，该开关具有将电源电供给马达的功能，而在撤回阶段，该开关具有将马达的感应功率供给执行器的功能。

通过这样使用该开关，可以减小整个电路的尺寸。

这里，该电源可以是直流电源，其中该马达是三相交流马达，多个开关各自插入该三相交流电极马达和该执行器之间对应于不同相位的连接线中，而该开关控制单元选择性地接通该多个开关，将直流电源电转换成三相交流电，并将该三相交流电供给三相交流马达。

根据该结构，该磁盘驱动器选择性地接通该多个开关，将DC电源功率转换成三相AC功率，并将该三相AC功率供给马达。

附图说明

在以下对本发明的特殊实施例的描述和附图中，本发明的这些和其它目的，优点和特征将变得显而易见。

图1示出了在未经审查的日本专利申请公开No.2001-307408中公开的一种磁盘驱动器的结构；

图2示出了本发明的发明人考虑过的一种磁盘驱动器的结构；

图3示出了本发明的第一个实施例涉及的一种磁盘驱动器的结构；

图4示出了图3中示出的最大值检测电路的结构；

图5示出了图4中示出的升压电路的结构；

图6示出了图3中示出的磁盘驱动器中的接线端电压；

图7示出了本发明的第二个实施例涉及的最大值检测电路的结构；

图8示出了在第二个实施例的磁盘驱动器中接线端的电压；

图9示出了本发明的第三个实施例涉及的最大值检测电路的结构；

图10示出了本发明的第四个实施例涉及的磁盘驱动器的结构；

图11示出了对图5中示出的升压电路的一种修改；

图12示出了对图5中示出的升压电路的另一种修改。

具体实施方式

第一实施例

在本发明的第一个实施例中，从正常运转阶段起，最大值检测电路中的升压电路起作用，预先将电容器充满电。这样，当电源停止供电时，该升压电路立即将升高了的电压施加到整流电路的开关上。因此，磁头可以立即被撤回。

(磁盘驱动器的总体结构)

图3示出了第一个实施例涉及的磁盘驱动器的结构。

该磁盘驱动器包括主轴马达1，SPM驱动电路2，音圈马达26，VCM驱动电路21，判别电路3，开关7，整流电路25，和控制电路27。在正常运转阶段，该磁盘驱动器由DC(直流)电源供电。

主轴马达1是用来旋转磁盘的三相AC马达。该主轴马达1具有三个马达线圈1a，1b和1c。该主轴马达1的接线端4，5和6分别是U相，V相和W相接线端。

SPM驱动电路2驱动主轴马达1。在正常运转阶段，该SPM驱动电路2将直流电源的直流功率转换成三相AC电，并将该三相AC电供给该主轴马达1。

音圈马达26是用来定位磁头的执行器。该音圈马达26由施加在其电源端的功率驱动。

VCM驱动电路21驱动该音圈马达26。

判别电路3监控电源电压VCC。假如VCC低于预定电平，则该判别电路3判断该磁头应被撤回，并将此通知SPM驱动电路2，开关7和控制电路27。例如，使用信号电压来实现该通知，该信号电压在正常运转阶段是高电平，而在撤回阶段是低电平。该判别电路3包括保持电路。一旦该信号电压变低，即使电源电压恢复，该保持电路也保持该信号电压为低，除非该磁头被完全撤回。

如果判别电路3的信号电压为高，则开关7接通，如果信号电压为低，则开关7断开。该开关7是双扩散MOS晶体管，而二极管7a是配备给双扩散MOS晶体管的体二极管。

在撤回阶段，整流电路25对主轴马达1中产生的三相AC感应电进行整流，并将该整流后的电供给VCM驱动电路21。该整流电路25包含开关15到20。该开关15到20中的各自都是配备体二极管的双扩散MOS晶体管。

开关15到17的一端连接到输出端8，另一端分别连接到接线端4到6。该开关15到17由控制电路27中的最大值检测电路22控制。

开关18到20一端连接到接地端24，另一端分别连接到接线端4到6。该开关18到20由控制电路27中的最小值检测电路23控制。

该控制电路27控制整流电路25中的开关15到20。在正常运转阶段，该控制电路27断开所有开关15到20。在撤回阶段，该控制电路27选择性地接通开关15到20，以整流主轴马达1的感应电。这里，控制电路27参考判别电路3的信号电压，以决定是正常运转阶段还是撤回阶段。该控制电路27包括最大值检测电路22和最小值检测电路23，以便在撤回阶段控制该整流电路25有效地整流感应电。

该最大值检测电路22监控U相，V相和W相电压，并接通开关15到17中对应于最高电压相的那一个开关。该最小值检测电路23监控U相，V相和W相电压，并接通开关18到20中对应于最低电压相的那一个开关。

结果，该VCM驱动电路21在正常运转阶段接受电源供电，而在撤回阶段接受来自主轴马达1的感应电。

以下详细描述了最大值检测电路22，该最大值检测电路22是本发明的主要特征。

(最大值检测电路22)。

图4示出了最大值检测电路22的结构。

该最大值检测电路22包括升压电路28，开关29，恒流发生器I1，电阻器R1到R3，和晶体管Q1到Q6。

该升压电路28对接线端8的电压V8进行升压。电压V8等于施加到VCM驱动电路上21的电压。这就是说，电压V8在正常运转阶段近似等于电源电压VCC，而在撤回阶段近似等于通过整流主轴马达1的感应电而产生的电压。

在撤回阶段，为了有效使用感应电，非常重要的一点就是使得开关15到17中的一个完全导通。为了得到这样的结果，在该开关的栅极需要施加大约5V的电压。该感应电的电压最多只有2V到3V。因此，该最大值检测电路22通过升压电路28将感应电电压升高，并将升高了的电压施加到开关上，使得该开关完全导通。

该恒流发生器I1产生恒定电流。

根据来自判别电路3的信号电压，开关29在正常运转阶段断开，而在撤回阶段接通。当开关29接通时，恒定电流流过晶体管Q4到Q6，结果最大值检测电路22开始工作。这里，假如该恒流发生器I1具有开关功能，则可以使用该恒流发生器I1的开关功能代替开关29，来启动最大值检测电路22工作。在这种情况下，开关29可以省略。

电阻器R1到R3具有大致相等的阻值。

晶体管Q1到Q3是具有大致相等电特性的MOS晶体管。该晶体管Q1到Q3的源极连接到该升压电路28，漏极连接到开关15到17的栅极。电阻器R1到R3分别位于该晶体管Q1到Q3的栅极和源极之间。

晶体管Q4到Q6是具有大致相等的电特性的双极晶体管。

该晶体管Q4到Q6的集电极分别连接到晶体管Q1到Q3的栅极，发射极连接到开关29，基极分别连接到接线端4到6。

以下说明该最大值检测电路22在正常运转阶段和撤回阶段的工作情况。

在正常运转阶段，接线端8的电压V8大约等于电源电压VCC。升压电路28将电压V8升高，并将升高了的电压施加到晶体管Q1到Q3的源极。

在正常运转阶段，来自判别电路3的信号电压为高，因此开关29断开。因此晶体管Q4到Q6的集电极电流都为0。

因为晶体管Q4到Q6的集电极电流都为0，所以晶体管Q1到Q3的栅极电压分别等于晶体管Q1到Q3的源极电压。因此晶体管Q1到Q3都断开。

结果，开关15到17的栅极都为低，开关15到17都断开。

另一方面，在撤回阶段，电压V8与通过使用开关15到17来整流主轴马达1的感应电而获得的电压相等。升压电路28对电压V8进行升压，并将该升高了的电压施加到晶体管Q1到Q3的源极。

在撤回阶段，来自判别电路3的信号电压为低，因此开关29接通。这驱动了晶体管Q4到Q6。在晶体管Q4到Q6中，只有具有最高基极电压的晶体管被接通。

主轴马达1的感应电是三相AC电。因此，该三相的电压波形相差120度电相位角。换句话说，最高电压相周期性变化。例如，在一个时间段内接线端4的电压V4最高，但是在下一个时间段内接线端5的电压V5最高。据此，晶体管Q4到Q6依次接通。

例如，当电压V4在电压V4到V6中最高时，晶体管Q4接通而晶体管Q5和Q6断开。在这种情况下，该晶体管Q4的集电极电流流过电阻器R1，结果在电阻器R1的两端产生了电位差。这使得晶体管Q1接通。结果，升压电路28的输出电压V40被加到开关15的栅极上，因此开关15接通。同时，由于晶体管Q5和Q6断开，因此开关16和17断开。

类似的，当电压V5在电压V4到V6中最高时，开关16接通，而开关15和17断开。当电压V6在电压V4到V6中最高时，开关17接通，而开关15和16断开。

这样，该最大值检测电路22接通开关15到17中对应最高电压相的一个开关。

下面说明该升压电路28的详细结构。

图5示出了该升压电路28的结构。

在图中，时钟发生电路281产生并输出时钟信号，该时钟信号周期性地在高电平(V8)和低电平(地电压)之间交替变化。例如，使用环形振荡器作为时钟发生电路281。

该环形振荡器具有奇数个(三个或更多)级联倒相器。最后一个倒相器的输出电压作为时钟信号输出，也作为输入电压输入到第一个倒相器。

倒相器INV1倒转该时钟信号的相位。

当倒相器INV1的输出电压为低时，电容器C1由来自接线端8的电源通过二极管D1进行充电。这里，该电容器C1的充电电压受该二极管D1的正向电压影响。当该二极管D1的正向电压为VD1(大约0.7V)时，该电容器C1的充电电压为V8-VD1。

另一方面，当该倒相器INV1的输出为高时，该电容器C1通过二极管D2放电到电容器C2上。结果，电压V8和电容器C1的充电电压之和加到电容器C2上。这里电容器C2的充电电压受到二极管D2的正向电压的削减。

这样，只要电压V8足够高以至可以忽略二极管D1和D2的正向电压，并且根据负载(即最大值检测电路22中的每一个元件)的功耗设定电容器C1和C2合适的电容量，该升压电路就可输出两倍于电压V8的电压。

(磁盘驱动器的总体工作)

下面说明具有以上结构的磁盘驱动器的总体工作。

图6示出了磁盘驱动器中接线端的电压。

在图中，垂直轴代表电压，水平轴代表时间。VCC表示电源电压，V4到V6分别表示接线端4到6的电压，V8表示接线端8的电压。V7on表示由开关7的导通阻抗引起的电压降(大约0.3V)。Von表示由开关15到20中每一个的导通阻抗引起的电压降(大约0.3V)。

图6说明了一个例子，在该例子中磁盘驱动器在t1突然变得不能接受电源供电。即电源电压VCC在t0时为正常电平，但是在t1时跌落至0。

在该种情况下，磁盘驱动器以以下方式工作。

在t0到t1正常运转阶段，开关7接通。这样，电源电就通过开关7供给VCM驱动电路21。在这段时间内，电压V8为VCC-V7on。电压V8等于供给VCM驱动电路21的电压。

在t1，电源电压VCC降到0。该判别电路3判断出需要撤回磁头，并将此通知SPM驱动电路2，开关7和控制电路27。相应地，开关7断开。SPM驱动电路2也和主轴马达1及电源断开。这样，经由开关7或SPM驱动电路2，阻止主轴马达1的感应电传到电源。

一旦接收到判别电路3的通知，控制电路27中的最大值检测电路22和最小值检测电路23开始控制开关15到20，以整流主轴马达1的感应电。这里，最大值检测电路22中的升压电路28从t1前开始工作，因此最大值检测电路22可以立即开始控制开关15到17。

由于主轴马达1的感应电是三相AC电，因此最高电压相周期性变化。在图6中，从t1到t2电压V4最高，从t2到t3电压V5最高，从t3到t4电压V6最高。

最大值检测电路22检测U相，V相和W相电压V4到V6，并接通开关15到17中对应于最高电压相的一个开关。结果，该开关15到17按以下次序接通。

t1到t2：开关15

t2到t3：开关16

t3到t4：开关17

该感应电通过接通的开关供给VCM驱动电路21。结果，电压V8如下变化。

t1到t2：V4-Von

t2到t3：V5-Von

t3到t4：V6-Von

因此，通过只接通对应于最高电压相的一个开关，该磁盘驱动器有效地整流该感应电。

如上所述，在正常运转阶段和撤回阶段，该升压电路28都对电压V8进行升压。这使得撤回阶段一开始，该升压电路28就能够将升高了的电压V40施加到开关15到17中的一个。因此在撤回阶段，该磁盘驱动器可以立即开始撤回磁头。

该最大值检测电路22在正常运转阶段断开所有开关15到17，而在撤回阶段选择性地接通开关15到17。这样，在正常运转阶段该最大值检测电路22阻止DC电源到达主轴马达1，而在撤回阶段该最大值检测电路22整流该感应电。

此外，在升压电路28中使用环形振荡器作为时钟发生电路281具有以下优点。

在撤回阶段，唯一可得的电源是主轴马达1的感应电。换句话说，只给该升压电路28提供低电压。这意味着该时钟发生电路281应该能够稳定地利用低电压产生时钟信号。环形振荡器具有非常简单的电路结构，并且不需要偏置电路，因此能够稳定地利用极低电压(如低于1V)产生时钟信号。因此，使用环形振荡器作为时钟发生电路281是令人满意的。

第二实施例

第一实施例的磁盘驱动器是在假设撤回阶段中电源电压VCC恒为0的情况下设计出的。可是，还有些情况下在撤回阶段中电源电压VCC不恒为0。例如，当磁盘驱动器或用来向该磁盘驱动器供电的电源系统中包括机械开关时，可能发生振动。振动指的是在开关刚断开或刚接通之后，开关在短时期内重复变化其状态的现象。如果振动发生，那么在撤回阶段电源电压VCC间歇性恢复。这使得来自电源的电经由开关7的体二极管7a到达接线端8。

同时，一旦撤回阶段开始，最大值检测电路22开始工作。相应地，开关15到17中的一个接通。在这种情况下，假如电源电压VCC临时恢复，由于电源电压高于感应电电压，接通的开关仍然接通。这种现象被称为闭锁。例如，假如开关15接通，电压V4升高到电压V8，因此变成在电压V4到V6中恒为最高。结果，开关15保持接通。

假如闭锁发生，则DC功率通过保持接通的开关到达主轴马达1。这干扰了主轴1的旋转并加速旋转的停止。结果，该磁盘驱动器变得不能有效利用感应电，这可能会造成供给VCM驱动电路21的电源短缺，并导致不能完成磁头撤回。

考虑到这种情况，设计出第二实施例的磁盘驱动器，在撤回阶段假如振动发生，则该磁盘驱动器断开所有开关15到17。这样就阻止该DC功率到达主轴马达1，使得完成磁头撤回成为可能。

(磁盘驱动器的总体结构)

第二实施例的磁盘驱动器和第一实施例的磁盘驱动器的区别仅在于最大值检测电路。因此，下面的说明着重于最大值检测电路，而省略了其它部分。

(最大值检测电路)

图7示出了最大值检测电路30的结构。

该最大值检测电路30与第一实施例的最大值检测电路22的区别在于新包括了一晶体管Q7。

该晶体管Q7是与晶体管Q4到Q6具有大致相等的电特性的双极晶体管。该晶体管Q7的集电极连接到接线端8，发射极连接到开关29。

以下说明了在正常运转阶段和撤回阶段该最大值检测电路30的工作情况。

在正常运转阶段，开关29断开。因此，和第一实施例中一样，开关15到17全都断开。

在撤回阶段，开关29接通，这就驱动了晶体管Q4到Q7。在晶体管Q4到Q7中，只有具有最高基极电压的晶体管被接通。

在撤回阶段，电压V8最初为0。因此，晶体管Q4到Q6周期性依次接通，以便对主轴马达1的感应电进行整流。在此期间，电压V8等于整流电压。例如，当开关15接通，V8＝V4-Von。当开关16接通，V8＝V5-Von。当开关17接通，V8＝V6-Von。这样，无论哪一个开关接通，电压V8决不会超过V4到V6的所有电压，因此晶体管Q7仍然断开。

可是，假如振动发生，电源电压VCC临时恢复，这将引起电压V8升高。假如电压V8超过电压V4到V6，那么晶体管Q7接通，而晶体管Q4到Q6断开。结果，开关15到17都断开。这样，假如电源电压VCC恢复，该磁盘驱动器就断开开关15到17的所有开关，从而阻止DC电到达主轴马达1。

一旦振动平息，电压V8跌落到电压V4到V6的任何电压之下，该磁盘驱动器继续对主轴马达1的感应电进行整流，并将整流后的电供给VCM驱动电路21。

(磁盘驱动器的总体工作)

下面说明具有以上结构的磁盘驱动器的总体工作情况。

图8示出了该磁盘驱动器的接线端的电压。

在图中，V7off表示由体二极管7a引起的电压降(大约0.7V)。

图8使用了一个例子，在撤回阶段中由于tc到td期间发生振动，引起电源电压VCC恢复。因此，在tc到td的振动期间，电源电压VCC为正常电压。

这样，该磁盘驱动器按以下方式工作。

到tc为止，该磁盘驱动器以和第一实施例同样的方式工作。在此期间，电压V8决不会超过所有电压V4到V6，因此晶体管Q7断开。

从tc到td，电源电压VCC回到正常电压。由于开关7断开，因此电源功率经过开关7的体二极管7a到达接线端8。因此，V8＝VCC-V7off。假如电压V8超过电压V4到V6，则晶体管Q7接通，而晶体管Q4到Q6断开。因此开关15到17全都断开。这就阻止了DC电到达主轴马达1，使得在振动阶段主轴马达1的旋转速度能够下降最少。

在td之后，电源电压再次下降到0。因此该磁盘驱动器继续对主轴马达1的感应电进行整流，并将整流后的电供给VCM驱动电路21。

如上所述，假如在撤回阶段发生振动，则该最大值检测电路30断开所有开关15到17。这能够阻止DC电到达主轴马达1，并能阻止该主轴马达1的旋转速度下降。

第三实施例

第三实施例的磁盘驱动器在最大值检测电路中使用了比较器。

(磁盘驱动器的总体结构)

第三实施例的磁盘驱动器和第二实施例中的磁盘驱动器的区别仅在于最大值检测电路。因此，下面的说明着重于最大值检测电路，而省略了其它部分。

(最大值检测电路)

图9示出了最大值检测电路31的结构。

该最大值检测电路31包括升压电路28，开关29和比较器32，33和34。

在正常运转阶段和撤回阶段，该升压电路28都对电压V8进行升压，并输出结果。

根据来自判别电路3的信号电压，开关29在正常运转阶段断开，而在撤回阶段接通。

比较器32到34的每一个都比较正端电压和负端电压。假如正端电压高于负端电压，则输出电源端电压。另一方面，假如正端电压不高于负端电压，则输出接地端电压。比较器32到34的每一个电源端都连接到开关29，而该比较器32到34的每一个接地端都接地。当开关29接通时，电源端电压是电压V40(高)，该电压V40是由升压电路28将电压V8升高而获得的。接地端电压是地电压(低)。

下面说明在正常运转阶段和撤回阶段该最大值检测电路31的工作情况。

在正常运转阶段，电压V8大致等于电源电压VCC。该升压电路28对电压V8进行升压，并将升高了的电压供给开关29。

在正常运转阶段，来自判别电路3的信号电压为高，因此开关29断开。因此比较器32到34没有被驱动。

结果，开关15到17的栅极电压都为低，因此开关15到17都断开。

在撤回阶段，开关29接通，从而驱动比较器32到34。

比较器32比较电压V4和V8。假如电压V4高于电压V8，则该比较器32输出高电平。假如电压V4不高于电压V8，则该比较器32输出低电平。这就是说，假如电压V4高于电压V8，则开关15接通，而假如电压V4不高于电压V8，则开关15断开。

比较器33比较电压V5和V8。假如电压V5高于电压V8，则该比较器33输出高电平。假如电压V5不高于电压V8，则该比较器33输出低电平。这就是说，假如电压V5高于电压V8，则开关16接通，而假如电压V5不高于电压V8，则开关16断开。

比较器34比较电压V6和V8。假如电压V6高于电压V8，则该比较器34输出高电平。假如电压V6不高于电压V8，则该比较器34输出低电平。这就是说，假如电压V6高于电压V8，则开关17接通，而假如电压V6不高于电压V8，则开关17断开。

由于该感应电是三相AC电，因此该三相的电压波形相差120°电相位角。因此，最高电压相周期性变化。例如，在一个时间段内电压V4最高，但是在下一个时间段内电压V5最高。据此，比较器32到34周期性依次输出高电平。

例如，假如电压V4是电压V4到V6中最高的，则比较器32输出高电平，因此开关15接通。在此期间，电压V4和电压V8(＝V4-Von)分别为比较器32的正端输入和负端输入。

在正弦波形中，电压V4随时间逐渐下降。同时，电压V5逐渐上升。当电压V5超过电压V8(＝V4-Von)时，比较器33输出高电平，因此开关16接通。在该点上，比较器32仍输出高电平，因此开关15保持接通。

紧接着，电压V4进一步下降而电压V5进一步上升，结果电压V4跌到电压V8(＝V5-Von)之下。因此，比较器32输出低电平，所以开关15断开。在该点上，电压V5高于电压V8。因此，比较器33输出高电平，开关16接通。

这样，比较器32到34周期性依次输出高电平，从而依次接通开关15到17。这样可以有效地整流感应电。

假如发生振动，电源电压VCC临时恢复，并且电压V8升高。当电压V8超过电压V4到V6时，比较器32到34都输出低电平，结果开关15到17都断开。通过这样断开所有开关15到17，该磁盘驱动器可以阻止DC电到达主轴马达1。

一旦振动平息，电压V8跌落到电压V4到V6的任一个以下，则该磁盘驱动器继续对主轴马达1的感应电进行整流，并将整流后的电供给VCM驱动电路21。

第四实施例

在第四实施例中，SPM驱动电路包括DC/AC转换器，在正常运转阶段，该SPM驱动电路将来自电源的直流电转换成三相AC电，并将该三相AC电供给主轴马达1。同时，整流电路25是AC/DC转换器。尽管转换的方向是相反的，但是该SPM电路2和整流电路25的共同之处在于它们都是在三相AC电和DC电之间进行转换。另外，该SPM驱动电路2仅在正常运转阶段工作，而整流电路25仅在撤回阶段工作。因此，该第四实施例将SPM驱动电路2和整流电路25在结构上的共同之处用一个电路来实现，从而减小了半导体芯片的尺寸。

(磁盘驱动器的总体结构)

第四实施例的磁盘驱动器和第二实施例的磁盘驱动器的区别在于SPM驱动电路和整流电路。因此，以下的解释着重于SPM驱动电路和整流电路，而省略了其它部分。

图10示出了该磁盘驱动器的结构。

转换电路35具有以下功能。在正常运转阶段，该转换电路35将电源的DC电转换成三相AC电，并将该三相AC电供给主轴马达1。在撤回阶段，该转换电路35将主轴马达1的三相AC感应电转换成DC电，并将该DC电供给VCM驱动电路21。开关15到20的接通关系和第二实施例中相同。

控制电路36包括最大值检测电路22，最小值检测电路23，和SPM控制电路37。

在正常运转阶段，SPM控制电路37选择性地施加高电平和低电平到每个开关15到20，从而控制转换电路35将电源电从DC转换成三相AC。在撤回阶段，该SPM控制电路37不输出信号到开关15到20。

(磁盘驱动器的总体工作)

下面说明了具有以上结构的磁盘驱动器的总体工作情况。

在正常运转阶段，开关7接通。因此，来自电源的DC电通过开关7供给VCM驱动电路，并通过接线端8供给转换电路35。在SPM控制电路37的控制下，该转换电路35将DC电转换成三相AC电，以驱动主轴马达1。

在撤回阶段，该转换电路35对主轴马达1的感应电进行整流，并将整流后的电供给VCM驱动电路，与第二实施例的整流电路25一样。

在撤回阶段假如发生振动，则进行和第二实施例中同样的工作。

如上所述目，将SPM驱动电路2和整流电路25在结构上的共同之处用一个电路来实现，可以减小半导体芯片的尺寸。

修改

本发明的磁盘驱动器经由上述实施例进行了说明，但是很明显本发明并不限于上述实施例。下面给出了修改举例。

(1)该第一到第四实施例描述了主轴马达为三相AC马达的案例，但是这不是本发明所限制的，本发明同样可以用单向AC马达来实现。

(2)该第一到第四实施例描述了进行全波整流的案例，但是可以改为进行半波整流。

(3)该第一到第四实施例描述了开关7和开关15到20每一个都使用双扩散MOS晶体管的案例。可是，本发明不限于此，只要能够根据施加在控制端的电压进行开关就行了。例如，不是双扩散型的其它MOS晶体管，双极晶体管，或者半导体闸流管都可以使用。这里要注意，当集成在半导体芯片时使用MOS晶体管是有好处的，因为MOS晶体管的接通阻抗低于双极晶体管，因此可以安装在较小尺寸的半导体芯片上。

(4)第一实施例参考图5描述了升压电路28的一个示范结构，但是可以进行如下修改。

图11示出了该升压电路28的另一种示范结构。

在图中，用p-通道MOS晶体管Tr1和Tr2代替图5中的二极管D1和D2。

相对于输入信号，电平转移电路282提高了输出信号的电平。这使得倒相器INV2得以可靠工作。该电平转移电路282将接线端40的电压输出为高电平，而将地电压输出为低电平。这里，该输出信号的相位和输入信号相同。假如该电平转移电路282具有倒相器功能，并能产生和输入信号相位相反的输出信号，则可以省略倒相器INV2。

为了将晶体管Tr1作为分立元件，将一个二极管与该晶体管Tr1并联。如图11所示，在该案例中，该晶体管Tr1的源极S连接到二极管的正极，该晶体管Tr1的漏极D连接到二极管的负极。另一方面，为了将该晶体管Tr1集成在半导体集成电路中，将一半导体基底或者和半导体基底类似的扩散层和漏极扩散层相连接。这就产生了二极管与晶体管Tr1并联的一个等效电路。同样的方法应用在晶体管Tr2上。

该升压电路按以下方式工作。

倒相器INV1转换时钟信号的相位。

当该倒相器INV1输出为低电平时，晶体管Tr1接通。因此，电容器C1由来自接线端8的电进行充电。由晶体管Tr1的接通阻抗引起的电压降大约为0.3V，这比二极管D1的正向电压(大约0.7V)小。因此，该电容器C1的充电电压比图5中更高。当该倒相器INV1输出低电平时，倒相器INV2输出高电平。因此，晶体管Tr2断开。因此电容器C2上累积的电荷不会流回到电容器C1上。

当该倒相器INV1输出高电平时，电容器C1通过晶体管Tr2放电到电容器C2上。此时，晶体管Tr1断开。因此，电容器C1的电荷不会流回到接线端8。当该倒相器INV1输出高电平时，倒相器INV2输出低电平。因此，晶体管Tr2接通。由晶体管Tr2的接通阻抗引起的电压降大约为0.3V，这比二极管D2的正向电压(大约0.7V)小。因此，该电容器C2的充电电压比图5中更高。

这样，图11中示出的升压电路具有比图5中示出的电路更高的升压能力，因此可以有效地用于电量受限制的情况，如在撤回阶段。

作为一个选择，以下结构可用来减小尺寸。

图12示出了升压电路28的另一种示范结构。

在图中，用n-通道MOS晶体管Tr3代替图11中的晶体管Tr1。

一般来说，n-通道MOS晶体管的载流能力是p-通道MOS晶体管的两到三倍。因此，使用n-通道MOS晶体管使得半导体集成电路的整体芯片面积得以减小。当芯片面积变小了，就降低了芯片的单价，这就导致了较低的成本。

为了将n-通道MOS晶体管Tr3作为分立元件，将一个二极管与该晶体管Tr3并联。如图12所示，在该案例中，该晶体管Tr3的源极S连接到二极管的正极，该晶体管Tr3的漏极D连接到二极管的负极。。另一方面，为了将该晶体管Tr3集成在半导体集成电路中，将一半导体基底或者类似于半导体基底的扩散层和漏极扩散层相连接。这就产生了二极管与晶体管Tr3并联的一个等效电路。

只有当在栅极上施加高于源极电压的电压时，晶体管Tr3才会接通。换句话说，该晶体管Tr3受倒相器INV2的输出控制。

应当注意，和晶体管Tr1不同，晶体管Tr2不能由需要栅极电压高于源极电压的n-通道MOS晶体管代替。

该升压电路按以下方式工作。

倒相器INV1转换时钟信号的相位。

当该倒相器INV1输出为低电平时，倒相器INV2输出高电平。因此，晶体管Tr3接通。因此，电容器C1由来自接线端8的电进行充电。由晶体管Tr3的接通阻抗引起的电压降大约为0.3V，这比二极管D1的正向电压(大约0.7V)小。因此，该电容器C1的充电电压比图5中更高。当该倒相器INV1输出低电平时，倒相器INV2输出高电平。因此，晶体管Tr2断开。因此电容器C2上累积的电荷不会流回到电容器C1上。

当该倒相器INV1输出高电平时，电容器C1通过晶体管Tr2放电到电容器C2上。此时，晶体管Tr3断开。因此，电容器C1的电荷不会流回到接线端8。当该倒相器INV1输出高电平时，倒相器INV2输出低电平。因此，晶体管Tr2接通。由晶体管Tr2的接通阻抗引起的电压降大约为0.3V，这比二极管D2的正向电压(大约0.7V)小。因此，该电容器C2的充电电压比图5中更高。

在开始工作时，输出电压V40还没有经过充分升高，因此该升压电路不能使得晶体管Tr3完全导通。因此，在工作开始时电容器C1通过并联在晶体管Tr3上的二极管供电。这就降低了该升压电路的升压能力。可是随着时间消逝，输出电压V40经过了充分升高，就使得晶体管Tr3完全导通。因此该升压电路的升压能力增加了。

即使升压能力最初很低，但是该升压电路从正常运转阶段就开始工作，因此到了磁头需要撤回时，输出电压V40已经充分升高了。因此这在实际使用时不会造成不利。

(5)第一实施例描述了环形振荡器用作时钟发生电路281的案例，但是本发明不限于此，只要能够使用低电压稳定地产生时钟信号就行了。

尽管参考附图举例对本发明进行了全面描述，但是应当注意，对于本领域的技术人员来说，显然可以进行各种变化和修改。

因此，除非这种变化和修改背离了本发明的范围，否则应当认为包括在本发明内。

Claims (11)

1.一种具有自动磁头撤回装置的磁盘驱动器，包括：

判别电路，可用来判断电源电压是否低于预定电平；

开关，该开关插入在用来旋转磁盘的马达线圈和用来驱动磁头的执行器之间的连接线中，该开关的接通和断开取决于施加在其控制端的电压；

升压电路，其插入在所述执行器与开关的控制端之间的连接线中，可用来对通过所述开关施加到所述执行器上的电源电压进行升压；和

开关控制单元，当判别电路判断电源电压低于预定电平时，该开关控制单元通过在开关的控制端上施加升高了的电压来接通开关，从而将马达中产生的感应电供给该执行器。

2.如权利要求1所述的磁盘驱动器，其中该升压电路包括：

电容，包括第一电极和第二电极；

时钟发生电路，可用来产生以固定间隔在高电平和低电平之间交替的时钟信号，并将该时钟信号输出给第一电极；和

升压控制电路，当时钟信号是低电平时，可将供给该执行器的电源电压施加到第二电极，而当时钟信号是高电平时，可从第二电极输出电压。

3.如权利要求2所述的磁盘驱动器，

其中该时钟发生电路是由预定数量的级联倒相器组成的环形振荡器，该预定数量为不小于3的奇数，其中最后一个倒相器的输出电压作为时钟信号输出，并且也作为输入电压输入到第一个倒相器。

4.如权利要求1所述的磁盘驱动器，

其中该开关是MOS晶体管，其源极连接到该马达线圈，其漏极连接到该执行器的电源端，且

该开关控制单元(a)当判别电路判断该电源电压低于预定电平时，将升高了的电压施加到该MOS晶体管的栅极，以使得该源极和该漏极之间导通，而(b)当判别电路判断该电源电压等于或高于预定电平时，停止将该升高了的电压施加到该MOS晶体管的栅极，以防止该源极和该漏极之间导通。

5.一种具有自动磁头撤回装置的磁盘驱动器，包括：

判别电路，可用来判别电源电压是否低于预定电平；

开关，该开关插入在用来旋转磁盘的马达线圈和用来驱动磁头的执行器电源端之间的连接线中；和

开关控制单元，当判别电路判断电源电压低于预定电平时，该开关控制单元用来

(a)假如该开关的马达端电压高于该开关的执行器端电压，则接通开关，从而将马达中产生的感应电供给该执行器，而

(b)假如该开关的马达端电压不高于该开关的执行器端电压，则断开开关。

6.如权利要求5所述的磁盘驱动器，

其中该电源是直流电源，

该马达是三相交流马达，

多个开关对应不同的相插入在该三相交流马达和该执行器之间的连接线中，

该开关控制单元(a)假如该多个开关中任意一个的马达端电压高于该开关的执行器端电压，则接通开关，从而对该三相交流马达中产生的感应电进行整流，并将整流过的电能供给该执行器，而(b)假如该多个开关中所有开关的马达端电压都不高于该开关的执行器端电压，则断开该多个开关。

7.如权利要求6所述的磁盘驱动器，其中该开关控制单元包括：

确定电路，用来检测该多个开关中每一个开关的马达端电压和执行器端电压，并在检测到的该多个开关的电压中确定一个最高电压；和

控制电路，用来(a)假如该最高电压是所述多个开关中任一个的马达端电压，则接通该开关，而(b)假如该最高电压是该多个开关中所有开关的执行器端电压，则断开该多个开关。

8.如权利要求6所述的磁盘驱动器，其中开关控制单元包括：

比较电路，用来比较该多个开关中每一个开关的马达端电压和执行器端电压；和

控制电路，假如比较电路判断马达端电压高于执行器端电压，则可接通该开关，而假如比较电路判断马达端电压不高于执行器端电压，则可断开该开关，从而当所述多个开关中任一开关的马达端电压高于其执行器端电压时选择性地接通所述多个开关，而当所述多个开关中所有开关的马达端电压不高于其执行器端电压时，将所述多个开关全部断开。

9.如权利要求5所述的磁盘驱动器，进一步包含：

升压电路，用来对供给执行器的电压进行升压，

其中该开关是MOS晶体管，其源极连接到马达线圈，漏极连接到该执行器的电源端，且

所述开关控制单元(a)假如该MOS晶体管源极电压高于漏极电压，则将升高了的电压施加到该MOS晶体管的栅极，以使得该源极和该漏极之间导通，而(b)假如该MOS晶体管源极电压不高于漏极电压，则停止将升高了的电压施加到该MOS晶体管的栅极，以防止该源极和该漏极之间导通。

10.如权利要求5所述的磁盘驱动器，

其中当判别电路判断电源电压等于或高于预定电平时，该开关控制单元接通该开关，从而将电源电供给马达，使马达旋转该磁盘。

11.如权利要求10所述的磁盘驱动器，

其中该电源是直流电源，

该马达是三相交流马达，

多个开关对应不同的相插入在该三相交流马达和该执行器之间的连接线中，

开关控制单元选择性地接通该多个开关，以便将直流电源转换成三相交流电，并将该三相交流电供给三相交流马达。

Images