CN1300944C - 多道电源控制电路 - Google Patents
多道电源控制电路 Download PDFInfo
- Publication number
- CN1300944C CN1300944C CNB021526613A CN02152661A CN1300944C CN 1300944 C CN1300944 C CN 1300944C CN B021526613 A CNB021526613 A CN B021526613A CN 02152661 A CN02152661 A CN 02152661A CN 1300944 C CN1300944 C CN 1300944C
- Authority
- CN
- China
- Prior art keywords
- oxide semiconductor
- type metal
- voltage
- transistorized
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明是为提供一种多道电源控制电路,其是接收一比较电路所产生的一输出信号,该电路包括:一电位转换电路,电连接于该比较电路并接收一第一电压值及一第二电压值,用以相应该输出信号的控制,进而产生一第一电压准位及一第二电压准位;以及一输出电路,电连接于该电位转换电路,用以相应该第一电压准位及第二电压准位的控制,以决定输出该第一电压值及该第二电压值两者之一。
Description
(1)技术领域
本发明有关一种控制电路,具体说有关一种多道电源控制电路。
(2)背景技术
液晶显示装置(liquid crystal display driver)主要是藉由外部的电源供应器提供电压源Vdd及其内部电路自行产生的电压源Vpp来供应该液晶显示装置运作所需的电源。且液晶显示装置内部晶片的P型金属氧化半导体晶体管(PMOS)的衬底电压(Substrate voltage)必须大于源极(source electrode)及漏极(drainelectrode)端的电压,才不会有很大的漏电流经由源极或是漏极流至P型金属氧化半导体晶体管(PMOS)的衬底而造成晶片的损毁。
但是现行一般液晶显示装置内部电路经过一段操作时间后其输出电压通常都超过电源供应器所提供的电压。且针对一些消耗性产品的应用而言,液晶显示装置经过运作后其输出电压,可能高于或是低于电源供应器所提供的电压。
因此P型金属氧化半导体晶体管(PMOS)的衬底电压必须要能够动态调整,使衬底电压一直维持在该晶片内部最高的电压值。
请参阅图1,其是习知技术的电路图,虽然该电路可改变输出电压Vout从Vin到Vpp。但是,对于一些需要产生两个不同的输出电压来控制不同电路的案例而言,图1的电路只提供一输出电压准位,根本无法达到需求。
(3)发明内容
本发明的主要目的是为提供一种多道电源控制电路,能够动态调整输出电压值,使P型金属氧化半导体晶体管(PMOS)的衬底电压一直维持在该晶片内部最高的电压值,不会有漏电流的情形产生,且能输出一第一电压准位及第二电压准位以供不同的电路使用。
一种多道电源控制电路,其是接收一比较电路所产生的一输出信号,其中该比较电路是接收一第一电压值及一第二电压值,并比较该第一电压值及该第二电压值的大小关系,而产生该输出信号,该电路包括:一电位转换电路,电连接于该比较电路并接收该第一电压值及该第二电压值,用以响应该输出信号的控制,进而产生一第一电压准位及一第二电压准位;以及一输出电路,电连接于该电位转换电路,用以响应该第一电压准位及第二电压准位的控制,以决定输出该第一电压值及该第二电压值两者之一。
根据上述构想,该电位转换电路是由一反向器、一第一与一第二P型金属氧化半导体晶体管及一第一与一第二N型金属氧化半导体晶体管所组成,其中该第一N型金属氧化半导体晶体管的一栅极是连接于该反向器的一输入端,一漏极是连接于该第一P型金属氧化半导体晶体管的一漏极,一源极与衬底是连接于一接地端,该第二N型金属氧化半导体晶体管的一栅极是连接于该反相器的一输出端,一漏极是连接于该第二P型金属氧化半导体晶体管的一漏极,一源极与衬底是连接于一接地端,该第一P型金属氧化半导体晶体管的一栅极是连接于该第二N型金属氧化半导体晶体管的该漏极,一源极与一衬底是连接于该第二电压值,而该第二P型金属氧化半导体晶体管的一栅极是连接于该第一N型金属氧化半导体晶体管的该漏极,一源极与一衬底是连接于该第一电压值。
根据上述构想,该输出电路是由一第三与一第四P型金属氧化半导体晶体管所组成,其中该第三P型金属氧化半导体晶体管的一栅极是连接于该第一N型金属氧化半导体晶体管的该漏极,一漏极是连接于该第四P型金属氧化半导体晶体管的一漏极,一衬底是连接于该第四P型金属氧化半导体晶体管的一衬底,一源极是连接于该第二P型金属氧化半导体晶体管的该源极,而该第四P型金属氧化半导体晶体管的一栅极是连接于该第二N型金属氧化半导体晶体管的该漏极,一源极是连接于该第一P型金属氧化半导体晶体管的该源极。
根据上述构想,该多道电源控制电路所输出的电压值是用以提供一P型金属氧化半导体晶体管的一衬底所需的电压。
根据上述构想,该P型金属氧化半导体晶体管是置于一液晶显示装置的一内部晶片的一晶体管。
根据上述构想,该多道电源控制电路是用以避免漏电流经由该P型金属氧化半导体晶体管的源极或是漏极流至该P型金属氧化半导体晶体管的该衬底。
(4)附图说明
图1是本发明习知技术的电路图。
图2(a)(b)是本发明较佳实施例的电路图。
图3是图2(a)电路上几个特定点及输出电压的电压模拟图。
(5)具体实施方式
请参阅图2(a),其是较佳实施例的电路图,本发明是为提供一种多道电源控制电路,其是接收一比较电路20经由比较一第一电压值Vdd(为一液晶显示装置外部的电源供应器所提供的电压源)及一第二电压值Vpp(为该液晶显示装置内部电路自行产生的电压源)的大小关系后,所产生的一输出信号,至于该多道电源控制电路可包括:一电位转换电路21及一输出电路22。
该电位转换电路21,电连接于该比较电路20并接收该第一电压值Vdd及该第二电压值Vpp,用以相应该输出信号的控制,进而产生一第一电压准位及一第二电压准位。至于该电位转换电路可由一反向器(inverter)、二个p型金属氧化半导体晶体管(PMOS)及二个N型金属氧化半导体晶体管(NMOS)所组成。
该输出电路22,电连接于该电位转换电路21,用以相应该第一电压准位及第二电压准位的控制,以决定输出该第一电压值Vdd及该第二电压值Vpp两者的一。至于该输出电路22可由二个P型金属氧化半导体晶体管(PMOS)所组成。
关于图2(a)电路的运作情形可由下表得知:
比较电路输出 | N1 | N2 | P1 | P2 | P3 | P4 | b1之电位 | b2之电位 | b3之电位 | b4之电位 | 输出电路输出 | |
Vdd>Vpp | High | 导通 | 关闭 | 关闭 | 导通 | 导通 | 关闭 | Vdd | 0 | 0 | Vdd | Vdd |
Vpp>Vdd | Low | 关闭 | 导通 | 导通 | 关闭 | 关闭 | 导通 | 0 | Vdd | Vpp | 0 | Vpp |
表一
(1)由表中可知当Vdd>Vpp时,该比较电路20输出一高电位逻辑信号(Logic High)至该电位转换电路21,让N1导通、N2关闭,进而驱动P2导通而使b4的电位为Vdd并传送至该输出电路22的P4晶体管栅极(Gate),至于P1则关闭而使b3的电位为为0并传送至该输出电路22的P3晶体管栅极(Gate)。
由于P3晶体管栅极的电位小于另一端的电位(即为Vdd),因此P3的源极及漏极就可导通进而使P3及P4的衬底电压为较高电位的Vdd,使输出电压(Vhi)为Vdd。由上可知,P3及P4的衬底电压是连接较高电位的电压,故不会有漏电流经由源极或是漏极流至衬底。至于P1由于栅极电位大于源极及漏极的电位,而无法导通,则源极及漏极间不会形成通道,因此不会有漏电流的情形产生。且Vdd输出至该液晶显示装置内部晶片的P型金属氧化半导体晶体管(PMOS)的衬底,可避免漏电流经由该p型金属氧化半导体晶体管的源极或是漏极流至该P型金属氧化半导体晶体管(PMOS)的衬底。
(2)至于当Vpp>Vdd时,该比较电路20输出一低电位逻辑信号(LogicLow)至该电位转换电路21,让N1关闭,该低电位逻辑信号则经由反向器K2转换为一高电位逻辑信号,而使N2导通,进而驱动P1导通而使b3的电位为Vpp并传送至该输出电路22的P3晶体管栅极(Gate),至于P2则关闭而使b4的电位为为0并传送至该输出电路22的P4晶体管栅极(Gate)。
由于P4晶体管栅极的电位小于另一端的电位(即为Vpp),因此P4的源极及漏极就可导通进而使P3及P4的衬底电压为较高电位的Vpp,使输出电压(Vhi)为Vpp。由上可知,P3及P4的衬底电压是连接较高电位的电压,故不会有漏电流经由源极或是漏极流至衬底。至于P2由于栅极电位大于源极及漏极的电位,而无法导通,则源极及漏极间不会形成通道,因此不会有漏电流的情形产生。且Vpp输出至该液晶显示装置内部晶片的P型金属氧化半导体晶体管(PMOS)的衬底,可避免漏电流经由该p型金属氧化半导体晶体管的源极或是漏极流至该P型金属氧化半导体晶体管(PMOS)的衬底。
请参阅图2(b),由表一可得知b3及b4的输出电位为两个不同的电压值,因此当某两个电路需要不同的输入电压时,则只需要由比较电路20产生一信号,输入至该电位转换电路21,经由转换后就可由第一输出端(Vout1)及第二输出端(Vout2)输出不同的电压值。
请参阅图3,其是图2(a)电路上几个特定点b1、b3、b4及输出电压(Vhi)在Vdd为5V的条件下,随着Vpp电压值改变的电压模拟图。由电压示意图可知,本发明的多道电源电路确实能使输出电压(Vhi)一直维持输出最高的电压值。
本发明的多道电源控制电路,将可由以上的实施例说明而得到充份的了解,使得熟习本技艺的人士可据以完成的,然本发明的实施并非可由上述实施例而被限制其实施型态,尤其当改变第一电压值及第二电压值的正负极性时,电路上所使用的NMOS及PMOS的组合结构将会有所改变,而改变后的电路亦是本发明所保护的范围。
综合上面所述,本发明的多道电源控制电路能够改善习知技术的缺失,且能够动态调整输出电压值,使输出至一P型金属氧化半导体晶体管(PMOS)的衬底电压值一直维持在该晶片内部最高的电压值,不会有漏电流的情形产生,且能输出一第一电压准位及第二电压准位以供不同的电路使用,是故具有产业利用性,进而达成发展本发明的发明目的。
Claims (6)
1.一种多道电源控制电路,其是接收一比较电路所产生的一输出信号,其中该比较电路是接收一第一电压值及一第二电压值,并比较该第一电压值及该第二电压值的大小关系,而产生该输出信号,其特征在于,包括:
一电位转换电路,电连接于该比较电路并接收该第一电压值及该第二电压值,用以响应该输出信号的控制,进而产生一第一电压准位及一第二电压准位;以及
一输出电路,电连接于该电位转换电路,用以响应该第一电压准位及该第二电压准位的控制,以决定输出该第一电压值及该第二电压值两者之一。
2.如权利要求1所述的电路,其特征在于,该电位转换电路是由一反向器、一第一与一第二P型金属氧化半导体晶体管及一第一与一第二N型金属氧化半导体晶体管所组成,其中该第一N型金属氧化半导体晶体管的一栅极是连接于该反向器的一输入端,一漏极是连接于该第一P型金属氧化半导体晶体管的一漏极,一源极与一衬底是连接于一接地端,该第二N型金属氧化半导体晶体管的栅极是连接于该反相器的一输出端,一漏极是连接于该第二P型金属氧化半导体晶体管的一漏极,一源极与一衬底是连接于该接地短,该第一P型金属氧化半导体晶体管的一栅极是连接于该第二N型金属氧化半导体晶体管的该漏极,一源极与一衬底是连接于该第二电压值,而该第二P型金属氧化半导体晶体管的一栅极是连接于该第一N型金属氧化半导体晶体管的该漏极,一源极与一衬底是连接于该第一电压值。
3.如权利要求2所述的电路,其特征在于,该输出电路是由一第三与一第四P型金属氧化半导体晶体管所组成,其中该第三P型金属氧化半导体晶体管的一栅极是连接于该第一N型金属氧化半导体晶体管的该漏极,一漏极是连接于该第四P型金属氧化半导体晶体管的一漏极,一衬底是连接于该第四P型金属氧化半导体晶体管的一衬底,一源极是连接于该第二P型金属氧化半导体晶体管的该源极,而该第四P型金属氧化半导体晶体管的一栅极是连接于该第二N型金属氧化半导体晶体管的该漏极,一源极是连接于该第一P型金属氧化半导体晶体管的该源极。
4.如权利要求1所述的电路,其特征在于,该多道电源控制电路所输出的电压值是用以提供一P型金属氧化半导体晶体管的一衬底所需的电压。
5.如权利要求4所述的电路,其特征在于,该P型金属氧化半导体晶体管是置于一液晶显示装置的一内部晶片的晶体管。
6.如权利要求4所述的电路,其特征在于,该多道电源控制电路是用以避免漏电流经由该P型金属氧化半导体晶体管的源极或是漏极流至该P型金属氧化半导体晶体管的该衬底。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021526613A CN1300944C (zh) | 2002-11-28 | 2002-11-28 | 多道电源控制电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021526613A CN1300944C (zh) | 2002-11-28 | 2002-11-28 | 多道电源控制电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1505264A CN1505264A (zh) | 2004-06-16 |
CN1300944C true CN1300944C (zh) | 2007-02-14 |
Family
ID=34234835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021526613A Expired - Fee Related CN1300944C (zh) | 2002-11-28 | 2002-11-28 | 多道电源控制电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1300944C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101982849B (zh) * | 2010-09-07 | 2012-07-25 | 旭曜科技股份有限公司 | 转压器和转压系统 |
CN110610685B (zh) * | 2018-06-15 | 2021-02-26 | 元太科技工业股份有限公司 | 像素电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10163853A (ja) * | 1996-11-20 | 1998-06-19 | Texas Instr Inc <Ti> | 改良したラッチ不活性特性を有する出力電圧立上りおよび立下りの独立制御を行うmosfetプリドライブ回路 |
US5854561A (en) * | 1993-11-29 | 1998-12-29 | Mitsubishi Denki Kabushiki Kaisha | Switched substrate bias for MOS DRAM circuits |
CN1293488A (zh) * | 1999-10-15 | 2001-05-02 | 威盛电子股份有限公司 | 使用栅极电压控制的单端输入电压电平转换器 |
-
2002
- 2002-11-28 CN CNB021526613A patent/CN1300944C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5854561A (en) * | 1993-11-29 | 1998-12-29 | Mitsubishi Denki Kabushiki Kaisha | Switched substrate bias for MOS DRAM circuits |
JPH10163853A (ja) * | 1996-11-20 | 1998-06-19 | Texas Instr Inc <Ti> | 改良したラッチ不活性特性を有する出力電圧立上りおよび立下りの独立制御を行うmosfetプリドライブ回路 |
CN1293488A (zh) * | 1999-10-15 | 2001-05-02 | 威盛电子股份有限公司 | 使用栅极电压控制的单端输入电压电平转换器 |
Also Published As
Publication number | Publication date |
---|---|
CN1505264A (zh) | 2004-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100388334C (zh) | 脉冲输出电路、移位寄存器和显示器件 | |
US8102357B2 (en) | Display device | |
CN101800534A (zh) | 电平偏移电路 | |
US8648849B2 (en) | Buffer circuit | |
CN102893320B (zh) | 电平转换电路 | |
JP2008245262A (ja) | 負荷駆動回路、負荷駆動回路を有するドライバicおよびドライバicを有するプラズマディスプレイパネル | |
US6741230B2 (en) | Level shift circuit and image display device | |
CN109617533B (zh) | 高反应速率的放大器电路以及相关的嵌位方法 | |
CN102364571A (zh) | 栅极驱动装置与残影消除方法 | |
CN115765704A (zh) | 功率mos管栅极驱动器及功率mos管栅极驱动系统 | |
CN1694360B (zh) | 电平转换器及采用该转换器的平板显示器 | |
WO2020147306A1 (zh) | 耐压电平转换电路 | |
CN105897252A (zh) | 应用于显示装置的位准移位器电路 | |
CN104795029B (zh) | 栅极驱动器及其电路缓冲器 | |
CN1300944C (zh) | 多道电源控制电路 | |
CN1842130A (zh) | 驱动电路 | |
KR101311358B1 (ko) | 단일형 트랜지스터를 포함한 논리 회로 및 이를 이용한회로 | |
CN101051835A (zh) | 电压位准移位电路 | |
US9537469B2 (en) | CMOS level shifter with reduced high voltage transistor count | |
CN109787613B (zh) | 一种输出级的驱动电路和电子设备 | |
JP2008136262A (ja) | Dc−dcコンバータ及び表示装置 | |
CN1228845C (zh) | 线性电流/电压特性的金属氧化物半导体输出驱动电路 | |
JP2008283545A (ja) | 信号レベル変換回路、平面表示装置 | |
KR100241346B1 (ko) | 평판 디스플레이 구동용 저 소비전력 고전압 디지털 신호 출력회로 | |
CN1275388C (zh) | 低功耗cmos型高压驱动电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070214 Termination date: 20091228 |