CN1296776C - 厚外延层上进行投影光刻的方法 - Google Patents
厚外延层上进行投影光刻的方法 Download PDFInfo
- Publication number
- CN1296776C CN1296776C CNB200410083009XA CN200410083009A CN1296776C CN 1296776 C CN1296776 C CN 1296776C CN B200410083009X A CNB200410083009X A CN B200410083009XA CN 200410083009 A CN200410083009 A CN 200410083009A CN 1296776 C CN1296776 C CN 1296776C
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- thick epitaxial
- projection
- silicon chip
- described thick
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明涉及一种厚外延层上进行投影光刻的方法，适于投影光刻机在具有埋层图形硅片上形成的厚外延层上进行投影光刻，所述厚外延层为8--40μm。该方法包括：在所述厚外延层生成之前，在经处理的硅片上通过无对位标记投影曝光形成埋层图形；在具有埋层图形硅片上生成所述厚外延层之后，采用接触光刻方法进行电路图形对准，把所述的厚外延层上第一次电路图形和该厚外延层上后续投影光刻的对位标记图形同时制作在所述厚外延层上；以所述对位标记图形作为投影光刻机在所述厚外延层上后续各次投影光刻的对位标记，从而使投影光刻机及其精确的对位套准技术能方便地用于具有埋层图形硅片上生成的所述厚外延层上，提高这类半导体集成电路器件制造中的成品率和相应电路性能。
Description
(一)技术领域
本发明涉及一种半导体集成电路器件制造中的光刻技术，特别是涉及一种厚外延层上进行投影光刻的方法。适用于在具有埋层图形的硅片上形成的厚外延层上采用投影光刻机进行投影光刻。
(二)背景技术
在半导体集成电路器件制造中，有时需要在具有埋层图形的硅片上形成较厚的外延层，该外延层厚度一般为8--40μm。当外延层超过8μm时，由于外延工艺会造成光刻曝光的对位标记图形漂移和畸变，使具有埋层图形的硅片外延后，用投影光刻技术无法识别硅片上的光刻对位标记，因而，现有的投影光刻机及其精确的套准技术无法用于具有埋层图形硅片上的厚外延层上进行投影光刻。
(三)发明内容
本发明所要解决的技术问题在于针对上述背景技术中所述的问题，发明一种厚外延层上进行投影光刻的方法，以使现有的投影光刻机及其精确的套准技术能运用于具有埋层图形硅片上形成的厚外延层上进行投影光刻，提高这类半导体集成电路器件制造中所述厚外延层上后续光刻套准精确度，从而提高其制造成品率和相应的电路性能。
本发明解决上述技术问题所采用的技术方案在于：在准备好的、经氧化生成氧化层、涂覆有光刻胶的硅片上采用投影光刻机进行投影曝光、腐蚀形成埋层图形，掺杂形成埋层区域杂质分布，外延形成厚度为8--40μm的厚外延层，特征是：
(1)所述厚外延层形成之前，在所述硅片上采用投影光刻机进行无对位标记投影曝光光刻，形成埋层图形；
(2)在所述具有埋层图形的硅片上形成所述厚外延层之后，采用接触光刻方法，通过所述厚外延层上的第一次电路图形与所述埋层图形进行对准，把所述厚外延层上的第一次电路图形和所述厚外延层上后续投影光刻的对位标记图形同时制作在所述厚外延层上；
(3)以形成在所述厚外延层上的后续投影光刻对位标记图形作为投影光刻机在所述厚外延层上进行后续各次投影光刻的对位标记，进行后续各次投影光刻工序。
本发明所述接触光刻方法包括：
a.将所述厚外延层上要构成的第一次电路图形和在所述厚外延层上进行后续投影光刻的对位标记图形制作在同一块接触版上；
b.用人工接触对位光刻机，在经氧化、涂覆有光刻胶的所述厚外延层上用所述的接触版进行电路图形对准接触光刻，然后显影、腐蚀，将所述接触版上的图形转构成在所述厚外延层上。
(4)本发明在所述的硅片上形成厚外延层前后两次光刻电路图形的步距相同。
本发明的有益效果。由于本发明具有上述的技术方案，在生成所述厚外延层之前，用投影光刻机在所述硅片上进行无对位标记投影曝光形成埋层图形，所述厚外延层形成之后，在其上采用接触光刻方法，通过所述厚外延层上第一次电路图形与所述硅片上形成的埋层图形进行对准，在所述厚外延层上同时形成所述的第一次电路图形和所述厚外延层上后续投影光刻用的对位标记，因而不存在由于外延工艺而带来的对位标记漂移和畸变问题，使现有的投影光刻机及其精确的套准技术能用于具有埋层图形硅片上生成的厚外延层上进行投影曝光，从而可提高这类半导体集成电路器件制造中厚外延层上光刻套准精确度，减少光刻版的和硅片的缺陷，提高其制造成品率和相应的电路性能。
(四)附图说明
图1是本发明方法在具有埋层图形的厚外延层上形成的第一次电路图形和后续投影光刻标记图形的硅片俯视图(图中未绘出埋层图形)。
(五)具体实施方式
本发明的具体实施方式不仅限于以下的描述，可以根据本发明的精神，采用其他类似的方法。
作为本发明的一个例子，可选取经清洗、抛光处理好的硅片1，氧化生成100-2000nm厚的氧化层，在氧化层上涂覆光刻胶，用ASM-PAS2500/10型或类似的投影光刻机，对所述涂有光刻胶的硅片1进行无对位标记投影曝光，经腐蚀等处理形成埋层图形，用离子注入或扩散等方法掺杂，形成埋层区域杂质分布，外延形成8--40μm厚、杂质浓度le13-le17/cm2的厚外延层。在所述的厚外延层形成后，在通用的接触对位光刻机上用接触光刻方法进行光刻，通过所述厚外延层上的第一次电路图形2与所述硅片1上的埋层图形进行对准，把所述的第一次电路图形2和所述厚外延层上后续投影光刻用的对位标记图形3同时制作在所述厚外延层上。所述的接触光刻方法与通用的半导体集成电路器件制造中的接触光刻方法类似，将所述厚外延层上要构成的第一次电路图形2和所述厚外延层上后续投影光刻的对位标记图形3制作在同一块接触版上，然后在人工接触对位光刻机上用所述的接触版对经氧化、涂覆有光刻胶的所述厚外延层进行接触光刻曝光，经显影、腐蚀处理，把所述接触版上的图形构成在所述的厚外延层上，所述厚外延层上后续投影光刻的对位标记图形3也就被制作在所述的厚外延层上。以制作在所述厚外延层上的后续投影光刻对位标记图形3作为该厚外延层上后续各次投影光刻的对位标记，用现有投影光刻机，如ASM-PAS2500/10型或类似投影光刻机，在所述厚外延层上进行后续的各次投影光刻工序。
为了与所述厚外延层上进行的接触光刻相适应，在所述具有埋层图形的硅片上形成厚外延层之前采用无对位标记进行投影曝光。为了保证对准，所述硅片上形成厚外延层前后的两次光刻电路的步距相同，这很容易达到，因为半导体集成电路制造中的制版设备和投影光刻机都采用光学双干涉和精密司服机电糸统，步进精度是同量级的。
本发明方法描述中所涉及的半导体集成电路器件的制造工艺，如硅片的准备(清洗、抛光)、氧化形成氧化层、涂覆光刻胶、投影曝光形成埋层图形、接触版制作、接触对位光刻、掺杂(如离子注入、扩散)、外延、显影、腐蚀等的具体工艺方法、工艺参数、所用材料、化工药品不是本发明的主题，并且这些是本领域技术人员所熟知和通用的，这里不再详述。
Claims (1)
1、一种厚外延层上进行投影光刻的方法，在准备好的、经氧化生成氧化层、涂覆有光刻胶的硅片上采用投影光刻机进行投影曝光、腐蚀形成埋层图形，掺杂形成埋层区域杂质分布，外延形成厚度为8--40μm厚外延层，其特征在于：
(1)所述厚外延层形成之前，在所述硅片上采用投影光刻机进行无对位标记投影曝光光刻，形成埋层图形；
(2)在所述具有埋层图形的硅片上形成所述厚外延层之后，采用接触光刻方法，通过所述厚外延层上的第一次电路图形与所述埋层图形进行对准，把所述厚外延层上的第一次电路图形和所述厚外延层上后续投影光刻的对位标记图形同时制作在所述厚外延层上，所述接触光刻方法包括：
a.将所述厚外延层上要构成的第一次电路图形和在所述厚外延层上进行后续投影光刻的对位标记图形制作在同一块接触版上；
b.用人工接触对位光刻机，在经氧化、涂覆有光刻胶的所述厚外延层上用所述的接触版进行电路图形对准接触光刻，然后显影、腐蚀，将所述接触版上的图形转构成在所述厚外延层上；
(3)以形成在所述厚外延层上的后续投影光刻对位标记图形作为投影光刻机在所述厚外延层上进行后续各次投影光刻的对位标记，进行后续各次投影光刻工序；
(4)在所述的硅片上形成厚外延层前后两次光刻电路图形的步距相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200410083009XA CN1296776C (zh) | 2004-09-22 | 2004-09-22 | 厚外延层上进行投影光刻的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200410083009XA CN1296776C (zh) | 2004-09-22 | 2004-09-22 | 厚外延层上进行投影光刻的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1632698A CN1632698A (zh) | 2005-06-29 |
| CN1296776C true CN1296776C (zh) | 2007-01-24 |
Family
ID=34847274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200410083009XA Expired - Fee Related CN1296776C (zh) | 2004-09-22 | 2004-09-22 | 厚外延层上进行投影光刻的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1296776C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100449686C (zh) * | 2007-08-31 | 2009-01-07 | 江苏宏微科技有限公司 | 功率半导体分立器件第一层光刻对位标记的制作方法 |
| CN102456540B (zh) * | 2010-10-19 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 应用于外延工艺中的光刻套刻标记的制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1275797A (zh) * | 1999-05-28 | 2000-12-06 | 日本电气株式会社 | 电子束曝光掩模和用该掩模制造半导体器件的方法 |
| CN1508632A (zh) * | 2002-12-19 | 2004-06-30 | Asml | 光刻投影掩模和使用该掩模制造器件的方法及制造的器件 |
-
2004
- 2004-09-22 CN CNB200410083009XA patent/CN1296776C/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1275797A (zh) * | 1999-05-28 | 2000-12-06 | 日本电气株式会社 | 电子束曝光掩模和用该掩模制造半导体器件的方法 |
| CN1508632A (zh) * | 2002-12-19 | 2004-06-30 | Asml | 光刻投影掩模和使用该掩模制造器件的方法及制造的器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1632698A (zh) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9513552B2 (en) | Multiple-patterning photolithographic mask and method | |
| CN102608860B (zh) | 光刻蚀方法、光罩组合及曝光系统 | |
| CN1296776C (zh) | 厚外延层上进行投影光刻的方法 | |
| CN102608861A (zh) | 一种改善硅片周边光刻胶形貌的方法 | |
| US9864275B2 (en) | Lithographic resist with floating protectant | |
| CN103474337B (zh) | 制作栅极线条的方法 | |
| CN110648997B (zh) | 一种SiC芯片光刻标记形成方法 | |
| US9746783B2 (en) | Method for preventing photoresist corner rounding effects | |
| CN113109991A (zh) | 目标版图的修正方法及掩膜版版图的形成方法 | |
| CN103474339B (zh) | 制作高均匀度栅极线条的方法 | |
| CN106933064B (zh) | 实现更小线宽的光刻工艺 | |
| US6399259B1 (en) | Method of forming alignment marks for photolithographic processing | |
| CN113394083A (zh) | 一种多次套刻的方法 | |
| CN1912747A (zh) | 电子束曝光中套刻工艺的实现方法 | |
| CN105810568A (zh) | 减少零层对准光罩使用的方法 | |
| US6730608B2 (en) | Full image exposure of field with alignment marks | |
| CN215600395U (zh) | 硅基oled阳极像素光刻内切结构 | |
| CN214623294U (zh) | 一种基于双曝光刻蚀的高压斜坡场板用光刻版 | |
| CN117406546B (zh) | 一种掩模版及其图形修正方法 | |
| CN103400758B (zh) | 双重曝光制作高均匀度栅极线条的方法 | |
| CN103474336B (zh) | 制作高均匀度栅极线条的方法 | |
| CN111487843B (zh) | 光掩模的设计方法与半导体光刻制作工艺 | |
| CN116825617A (zh) | 5纳米芯片制造的反图双重曝光方法 | |
| JP2000323372A (ja) | 近接効果補正方法及びそれを用いた半導体素子製造方法 | |
| KR20010027170A (ko) | 얼라인먼트 보정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |