CN1296668A - 无线通信装置及编码处理方法 - Google Patents

Abstract

在编码处理装置中,第1重复部对通过重复而增加的比特数的大约半数的比特数,增加数据的比特,交织部对增加了比特数的数据进行排序,第2重复部对排序过的数据,对通过重复而增加的其余比特数,增加数据的比特。

Description

无线通信装置及编码处理方法

技术领域

本发明涉及移动无线通信中使用的无线通信装置及编码处理方法。

背景技术

在移动无线通信、特别是CDMA无线通信中，为了增大纠错的效果，或者为了结合分组或ISDN等的数据进行发送，进行速率匹配(Rate matching)处理。所谓速率匹配处理，是指为了将编码过的数据调整为帧长而增加数据的比特数的处理(重复；repetition)、或减少数据的比特数的处理(穿孔；puncturing)。例如，在发送机端增加数据的比特数的情况下，在接收机端进行减少数据的比特数的处理。在此情况下，在发送机端，进行重复，所以能够增大发送功率。

图1A是在发送机端进行重复的情况下、现有编码处理装置的结构方框图。此外，图1B是在发送机端进行重复的情况下、现有解码处理装置的结构方框图。

编码处理装置1包含：编码部2、纠错编码部3、重复部4、以及交织部5。此外，解码处理装置10包含：解交织部11、穿孔部12、纠错解码部13、以及解码部14。

在发送机端，发送数据6由编码部2进行编码。该编码过的数据由纠错编码部3实施卷积编码等纠错编码处理后由重复部4增加比特数。该重复过的数据由交织部5排序，然后实施规定的调制处理及无线处理等，从发送天线7进行发送。

另一方面，在接收机端，由接收天线15接收到的信号被实施规定的无线处理及解调处理等后，由解交织部11进行与发送机端的交织相反的排序。该排序过的数据由穿孔部12减少发送机端增加的比特数的比特，由纠错解码部13通过维特比解码等进行纠错。该纠错后的数据由解码部14进行解码。由此，得到接收数据16。

图2是用现有编码处理装置进行重复的情况下的数据排列图。这里，设由编码部2输出的数据为{D1、D2、D3、D4}，设该数据在纠错编码部3中用编码率=1/2实施纠错编码处理。其结果是，在D1成为d1、d2，D2成为d3、d4，D3成为d5、d6，D4成为d7、d8的情况下，输入到重复部4的数据为8比特的数据{d1,d2,d3,d4,d5,d6,d7,d8}。设每1帧的比特数为12比特。

重复部4包括速率匹配表。在该速率匹配表中，存储着使帧内比特增加的分布均等的0、1的图案。如果这里设速率匹配表为{1,0,1,0,1,0,1,0}，则由于与“1”对应的比特增加，所以下划线所示的d1、d3、d5、d7增加。

因此，重复后的数据为{d1,d1,d2,d3,d3,d4,d5,d5,d6,d7,d7,d8}。观察该重复后的数据，可知在连续3比特中，存在2个增加了的比特和1个未增加的比特，在帧内比特增加的分布均等。

然后，重复过的数据由由交织部5通过例如交织图案12[4[2x2]x3[2x2]]进行交织。由此，交织后的数据为{d1,d5,d3,d7,d2,d6,d4,d8,d1,d5,d3,d7}。通过这些处理，能够在某种程度上回避传播路径中的突发差错。因此，能够在某种程度上提高在接收机端进行纠错时的比特差错率特性。

然而，在上述现有编码处理装置中，对于有的交织图案，通过重复而增加的比特会偏向帧内的某个位置。由此，重复的效果显著降低，在接收机端进行纠错时的比特差错率特性恶化。

具体地说，例如在图2所示的交织图案中，增加了的比特d1、d3、d5、d7偏向帧内的两侧而存在。因此，在未增加的比特d2、d4、d6、d8的部分在传播路径中发生突发差错的情况下，在接收机端进行纠错时的比特差错率特性恶化。

发明概述

本发明的目的在于提供一种无线通信装置及编码处理方法，对传播路径中的突发差错的抵抗力强，能够提高通信品质。

本发明人着眼于通过重复而增加的比特在帧内偏向存在的原因在于在交织前对所有数据一次进行重复，发现通过将重复分为交织前后来平衡地进行，能够防止通过重复而增加的比特在帧内偏向存在，从而提出本发明。

因此，为了实现上述目的，在本发明中，对于通过重复而增加的比特数的大约半数的比特数，通过交织前的重复来增加，对于通过重复而增加的其余比特数则通过交织后的重复来增加。

附图的简单说明

图1A是现有编码处理装置的结构方框图。

图1B是现有解码处理装置的结构方框图。

图2是用现有编码处理装置进行重复的情况下的数据排列图。

图3A是本发明实施例1的编码处理装置的结构方框图。

图3B是本发明实施例1的解码处理装置的结构方框图。

图4是本发明实施例1的重复部及穿孔部的结构方框图。

图5是本发明实施例1的第1重复部的操作说明流程图。

图6是本发明实施例1的第2重复部的操作说明流程图。

图7是本发明实施例1的第1穿孔部的操作说明流程图。

图8是本发明实施例1的第2穿孔部的操作说明流程图。

图9是用本发明实施例1的编码处理装置进行重复的情况下的数据排列图。

图10A是本发明实施例2的编码处理装置的结构方框图。

图10B是本发明实施例2的解码处理装置的结构方框图。

图11A是本发明实施例3的编码处理装置的结构方框图。

图11B是本发明实施例3的解码处理装置的结构方框图。

实施发明的最好形式

以下，参照附图来详细说明本发明的实施例。

(实施例1)

图3A是本发明实施例1的编码处理装置的结构方框图。此外，图3B是本发明实施例1的解码处理装置的结构方框图。编码处理装置100包含：编码部101、纠错编码部102、第1重复部103、交织部104、以及第2重复部105。另一方面，解码处理装置110包含：第1穿孔部111、解交织部112、第2穿孔部113、纠错解码部114、以及解码部115。

在发送机端，发送数据106由编码部101进行编码。该编码过的数据由纠错编码部102实施卷积码等纠错编码处理后，输出到第1重复部103。实施过纠错编码处理的数据由第1重复部103实施后述的第1重复。第1重复过的数据由交织部104排序后，由第2重复部105实施后述的第2重复。然后，实施过第2重复的数据被实施规定的调制处理及无线处理，从发送天线107进行发送。

另一方面，在接收机端，由接收天线116接收到的信号被实施规定的无线处理及解调处理后，由第1穿孔部111实施与第2重复相反的后述的第1穿孔。实施过第1穿孔的数据由解交织部112进行与发送机端的交织相反的排序。该排序过的数据由第2穿孔部113进行与第1重复相反的后述的第2穿孔。实施过第2穿孔的数据由纠错解码部114通过维特比解码等进行纠错，由解码部115进行解码。由此，得到接收数据117。

接着，用图4所示的方框图来说明第1重复部103的结构。在第1重复部103中，输入存储器部201暂时存储纠错编码过的数据。参数存储部202存储进行重复所需的各种参数。控制部203根据参数存储部202中存储的各种参数，将用于读写数据的控制信号输出到存储器读写部204。存储器读写部204从输入存储器部201中依次读出数据，根据上述控制信号，增加对象比特的比特数，输出到输出存储器部205。输出存储器部205存储从存储器读写部204中依次输出的数据，直至凑齐1帧数据。然后，输出存储器部205在凑齐1帧数据的时刻，输出该1帧数据。

此外，第2重复部105的结构与第1重复部103的结构大致相同。因此，对于第2重复部105，省略对其结构的说明，在后述的操作说明中只说明操作。此外，第1穿孔部111及第2穿孔部113的结构与第1重复部103的结构大致相同。因此，对于第1穿孔部111及第2穿孔部113，也省略对其结构的说明，在后述的操作说明中只说明操作。

接着，说明第1重复部103的操作。图5是第1重复部103的操作说明流程图。首先，在ST301中，控制部203根据参数存储部202中存储的每1帧的比特数N、和重复前比特数N0，通过式(1)，来计算增加的比特数、即总重复比特数R。

R=N-N0    (1)

接着，在ST302中，控制部203计算第1重复比特数r1。为了将对数据的重复分为2个步骤来平衡地进行，r1用R如式(2)所示来计算。

r1=R/2    (小数点以下舍去)    (2)

接着，在ST303中，控制部203通过式(3)来计算每隔几比特进行第1重复、即第1重复间隔X1。

X1=N0/r1    (小数点以下舍去)    (3)

接着，在ST304中，控制部203进行r1、X1的校正。该校正是用于按照编码率来进行第1重复的校正，通过式(4)～(6)来进行。具体地说，例如校正r1、X1，使得在数据的编码率是1/2的情况下，每隔2的倍数的比特数进行第1重复，而在编码率是1/3的情况下，每隔3的倍数的比特数进行第1重复。

首先，控制部203进行式(4)所示的剩余计算。

mod(X1+m,C)=0    m≥0    (4)

这里，C是数据的编码率的倒数，该式是计算X1+m除以C的余数为0的最小m的式子。控制部203使用用该式(4)算出的m，用式(5)来计算X1的校正值X1′。由此，X1被校正为X1′。

X1′=X1+m    (5)

进而，控制部203使用通过式(5)算出的X1′，用式(6)来计算r1的校正值r1′。由此，r1被校正为r1′。

r1′=N0/X1′    (小数点以下舍去)    (6)

然后，控制部203设定的计数器Ct的值从1起逐个递增。然后，在计数器Ct的值到达N0之前，重复进行N0次ST305～ST310的处理。在ST306中，控制部203进行式(7)的剩余计算。

mod(Ct,X1′)=b1    (7)

这里，b1是设定从帧的第几比特开始第1重复的参数，被预先设定在参数存储部202中。

在ST306中，在Ct除以X1′所得的余数等于b1的情况下，在ST307中，控制部203将数据输出次数n设定为2。另一方面，在ST306中，在Ct除以X1′所得的余数不等于b1的情况下，在ST308中，控制部203将数据输出次数n设定为1。

在ST309中，存储器读写部204逐个比特地读出输入存储器部201中存储的数据，n次写出到输出存储器部205。即，对于被设定为n=2的比特，比特数增加。

通过如上所述的流程，进行第1重复，将总重复数R的大约半数的比特数r1′增加比特数。实施了该第1重复的数据接着由交织部104根据交织图案进行数据的排序，然后，由第2重复部105实施第2重复。

接着，说明第2重复部105的操作。图6是第2重复部105的操作说明流程图。首先，在ST401中，第2重复部105内的控制部203根据第1重复部103算出的总重复比特数R和校正过的第1重复比特数r1′，通过式(8)来计算第2重复比特数r2。

r2=R-r1′    (8)

接着，在ST402中，控制部203通过式(9)来计算每隔几比特进行第2重复、即第2重复间隔X2。

X2=N1/r2    (小数点以下舍去)    (9)

这里，N1是N1=N0+r1′，表示第1重复后的比特数。

然后，控制部203设定的计数器Ct的值从1起逐个递增。然后，在计数器Ct的值到达N1之前，重复进行N1次ST403～ST408的处理。在ST404中，控制部203进行式(10)的剩余计算。

mod(Ct,X2)=b2                   (10)

这里，b2是设定从帧的第几比特开始第2重复的参数，被预先设定在参数存储部202中。

在ST404中，在Ct除以X2所得的余数等于b2的情况下，在ST405中，控制部203将数据输出次数n设定为2。另一方面，在ST404中，在Ct除以X2所得的余数不等于b2的情况下，在ST406中，控制部203将数据输出次数n设定为1。

在ST407中，存储器读写部204逐个比特地读出输入存储器部201中存储的数据，n次写出到输出存储器部205。即，对于被设定为n=2的比特，比特数增加。

通过如上所述的流程对第1重复后的数据进行第2重复，由此，进行填满每1帧的所有比特数的重复。

接着，说明接收机端的处理。在接收机端，第1穿孔部111及第2穿孔部113对在发送机端通过第1重复及第2重复而增加的比特进行与发送机端相反的处理、即穿孔。由此，得到接收数据117。具体操作如下所述。

首先，说明第1穿孔部111的操作。图7是第1穿孔部111的操作说明流程图。第1穿孔部111进行减少第2重复部105增加的比特的处理。

首先，在ST501中，根据从发送机端发送的控制数据，在参数存储部202中设定每隔几比特进行第1穿孔、即第1穿孔间隔X2。该X2等于第2重复间隔X2。

然后，在控制部203设定的计数器Ct的值从1起逐个递增直至N之前，重复进行N次ST502～ST505的处理。这里，N是N=N0+r1′+r2，表示第2重复后的比特数、即每1帧的比特数。在ST503中，控制部203进行式(11)的剩余计算。

mod(Ct,X2)=b2(11)

这里，b2等于进行第2重复时使用的b2，根据上述控制信号，在参数存储部202中设定。

接着，在ST504中，存储器读写部204逐个比特地读出输入存储器部201中存储的数据。然后，在Ct除以X2所得的余数不等于b2的情况下，存储器读写部204将读出的数据1次写出到输出存储器部205。另一方面，在Ct除以X2所得的余数等于b2的情况下，存储器读写部204抛弃读出的数据。

通过如上所述的流程，对通过第2重复而增加的比特进行第1穿孔。实施过该第1穿孔的数据接着由解交织部112进行与交织部104进行的数据排序相反的排序，然后，由第2穿孔部113实施第2穿孔。

接着，说明第2穿孔部113的操作。图8是第2穿孔部113的操作说明流程图。第2穿孔部113进行减少第1重复部103增加的比特的处理。

首先，在ST601中，根据上述控制数据，在参数存储部202中设定每隔几比特进行第2穿孔、即第2穿孔间隔X1′。该X1′等于校正过的第1重复间隔X1′。

然后，在控制部203设定的计数器Ct的值从1起逐个递增直至N1之前，重复进行N1次ST602～ST605的处理。该N1等于第2重复使用的N1，根据上述控制信号由控制部203设定。

在ST603中，控制部203进行式(12)的剩余计算。

mod(Ct,X1′)=b1    (12)

这里，b1等于进行第1重复时使用的b1，根据上述控制信号，在参数存储部202中设定。

接着，在ST604中，存储器读写部204逐个比特地读出输入存储器部201中存储的数据。然后，在Ct除以X1′所得的余数不等于b1的情况下，存储器读写部204将读出的数据1次写出到输出存储器部205。另一方面，在Ct除以X1′所得的余数等于b1的情况下，存储器读写部204抛弃读出的数据。

通过如上所述的流程，对通过第1重复而增加的比特进行第2穿孔。然后，实施过该第2穿孔的数据由纠错解码部114通过维特比解码等进行纠错，由解码部115进行解码。由此，得到接收数据117。

接着，用图9具体说明通过本实施例的编码处理装置100对发送数据进行重复及交织的情况。这里，设由编码部101输出的数据为{D1、D2、D3、D4}，设该数据在纠错编码部102中用编码率=1/2实施纠错编码处理。其结果是，在D1成为d1、d2，D2成为d3、d4，D3成为d5、d6，D4成为d7、d8的情况下，输入到第1重复部103的数据为8比特的数据{d1,d2,d3,d4,d5,d6,d7,d8}。设每1帧的比特数为12比特。

首先，第1重复部103根据图5的处理流程进行第1重复。首先，在ST301～ST303中，根据上式(1)～(3)，计算R、r1、X1得R=N-N0=12-8=4     (13)r1=R/2=4/2=2      (14)X1=N0/r1=8/2=4    (15) 。

接着，在ST304中，根据上式(4)～(6)，校正r1、X1。这里，由于纠错编码处理的编码率是1/2，所以C=2。因此，上式(4)如下计算。mod(X1+m,C)=0mod(4+m,2)=0

∴m=0          (16)由于m=0，所以根据上式(5)、(6)，得X1′=X1=4       (17)r1′=r1=2       (18)。

接着，在ST305～ST310中，在Ct从1起到达N0之前，根据上式(7)，增加相应比特的比特数。这里，如果假设设定为b1=2，则根据上式(7)，增加作为第2比特数据的d2的比特数及作为第6比特数据的d6的比特数，进行第1重复。因此，第1重复后的数据如图9所示，为{d1,d2,d2,d3,d4,d5,d6,d6,d7,d8}。图9中下划线所示的数据是通过重复而增加比特数的数据。

该第1重复后的数据接着由交织部104根据交织图案10[5[3x2]x2]，进行数据的排序。其结果是，交织后的数据为{d1,d4,d7,d2,d6,d2,d5,d8,d3,d6}。

接着，对交织后的数据，第2重复部105根据图6的处理流程进行第2重复。首先，在ST401～ST402中，根据上式(8)～(9)，计算r2、X2得r2=R-r1′=4-2=2         (19)X2=N1/r2=10/2=5         (20)。

接着，在ST403～ST408中，在Ct从1起到达N1之前，根据上式(10)，增加相应比特的比特数。这里，如果假设设定为b2=2，则根据上式(10)，增加作为第2比特数据的d4的比特数及作为第7比特数据的d5的比特数，进行第2重复。因此，第2重复后的数据如图9所示，为{d1,d4,d4,d7,d2,d6,d2,d5,d5,d8,d3,d6}。

这样，根据本实施例的编码处理装置及解码处理装置，分为交织前后2个步骤来进行重复，所以能够防止通过重复而增加的比特偏向帧内的某个位置而存在。由此，与在交织前只进行一次重复的现有编码处理装置及解码处理装置相比，能够提高在接收机端进行纠错时的比特差错率特性。

在上述具体例中，在交织图案是10[5[3x2]x2]的情况下，本实施例的效果最显著。然而，即使交织图案是其他交织图案，也可以看出本实施例的效果。

此外，在上述具体例中，说明了任意设定各种参数，但是这不过是一例。因此，本实施例的效果不是限于这些参数的值才能看出，在参数取其他值的情况下也可看出。

(实施例2)

接着，说明本发明的实施例2。图10A是本发明实施例2的编码处理装置的结构方框图。此外，图10B是本发明实施例2的解码处理装置的结构方框图。在编码处理装置800中，其结构是从实施例1的编码处理装置100中除去第2重复部105，其他各部的结构及操作与编码处理装置100同样。

因此，在发送机端，由纠错编码部102实施了纠错编码处理的数据由第1重复部103使前述图5所示的处理流程中的ST302中算出的r1为r1=R，实施第1重复。第1重复过的数据由交织部104进行排序后，实施规定的调制处理及无线处理等，从发送天线107进行发送。

另一方面，在解码处理装置810中，其结构是从实施例1的解码处理装置110中除去第1穿孔部111，其他各部的结构及操作与解码处理装置110同样。

因此，在接收机端，由解交织部112进行过与发送机端的交织相反的排序的数据由第2穿孔部113根据前述图8所示的处理流程来实施与第1重复相反的第2穿孔。实施过第2穿孔的数据由纠错解码部114通过维特比解码等进行纠错。

这样，根据本实施例的编码处理装置及解码处理装置，在数据的编码率是1/2时，每隔2的倍数的比特数，而在编码率是1/3时，每隔3的倍数的比特数，这样按照编码率来决定增加的比特进行重复。因此，根据本实施例的编码处理装置及解码处理装置，能够防止对通过纠错编码处理由同一纠错编码前数据产生的多个纠错编码后数据重复进行重复。因此，根据本实施例的编码处理装置及解码处理装置，能够增大纠错编码的效果，所以与现有编码处理装置及解码处理装置相比，能够提高在接收机端进行纠错时的比特差错率特性。

(实施例3)

接着，说明本发明的实施例3。图11A是本发明实施例3的编码处理装置的结构方框图。此外，图11B是本发明实施例3的解码处理装置的结构方框图。

在编码处理装置900中，其结构是从实施例1的编码处理装置100中除去第1重复部103，其他各部的结构及操作与编码处理装置100同样。

因此，在发送机端，由交织部104进行过排序的数据由第2重复部105使前述图6所示的处理流程中的ST401中算出的r2为r2=R，实施第2重复。第2重复过的数据被实施规定的调制处理及无线处理等，从发送天线107进行发送。

另一方面，在解码处理装置910中，其结构是从实施例1的解码处理装置110中除去第2穿孔部113，其他各部的结构及操作与解码处理装置110同样。

因此，在接收机端，由接收天线116接收到的信号被实施规定的无线处理及解调处理等后，由第1穿孔部111根据前述图7所示的处理流程来实施与第2重复相反的第1穿孔。实施过第1穿孔的数据由解交织部112进行与发送机端的交织相反的排序。

这样，根据本实施例的编码处理装置及解码处理装置，在交织后进行重复，所以能够防止通过重复而增加的比特偏向帧内的某个位置。因此，根据本实施例的编码处理装置及解码处理装置，与在交织前进行重复的现有编码处理装置及解码处理装置相比，能够提高在接收机端进行纠错时的比特差错率特性。

上述实施例1～3的编码处理装置及解码处理装置能够应用于无线通信系统中使用的基站装置、或与该基站装置进行无线通信的移动台等通信终端装置。在应用的情况下，能够在基站装置或通信终端装置上搭载能够降低比特差错率的编码处理装置及解码处理装置，所以能够提高通信品质。

在上述实施例1～3的说明中，为了说明的方便，分为发送机、接收机进行了说明。然而，CDMA无线通信系统中的无线通信装置也可以包括发送机及接收机两者。

如上所述，根据本发明，能够提高对传播路径中的突发差错的抵抗力，提高通信品质。

本说明书基于平成11年3月31日申请的特愿平11-092078号。其内容全部包含于此。

产业上的可利用性

本发明能够应用于无线通信系统中使用的基站装置、或与该基站装置进行无线通信的移动台等通信终端装置。

Claims (10)

1、一种无线通信装置，包括：第1比特数增加器，对纠错编码过的数据，增加速率匹配用的比特数中的特定比特数；交织器，对增加了比特数的数据进行排序；以及第2比特数增加器，对排序过的数据，增加速率匹配用的比特数中的其余比特数。

2、如权利要求1所述的无线通信装置，其中，第1比特数增加器按照纠错编码率来增加纠错编码过的数据的比特数。

3、一种无线通信装置，包括：比特数增加器，按照纠错编码率来增加纠错编码过的数据的比特数；和交织器，对增加了比特数的数据进行排序。

4、一种无线通信装置，包括：接收器，接收分为交织前后而增加了比特数的数据；第1比特数减少器，对接收数据，减少交织后增加的比特数；解交织器，对减少了比特数的数据进行与交织相反的排序；以及第2比特数减少器，对解交织过的数据，减少交织前增加的比特数。

5、一种无线通信装置，包括：接收器，接收按照纠错编码率而增加了比特数后排序过的数据；解交织器，对接收数据进行与交织相反的排序；以及比特数减少器，对解交织过的数据，减少比特数。

6、一种搭载无线通信装置的通信终端装置，其中，无线通信装置包括：第1比特数增加器，对纠错编码过的数据，增加速率匹配用的比特数中的特定比特数；交织器，对增加了比特数的数据进行排序；以及第2比特数增加器，对排序过的数据，增加速率匹配用的比特数中的其余比特数。

7、一种搭载无线通信装置的通信终端装置，其中，无线通信装置包括：接收器，接收分为交织前后而增加了比特数的数据；第1比特数减少器，对接收数据，减少交织后增加的比特数；解交织器，对减少了比特数的数据进行与交织相反的排序；以及第2比特数减少器，对解交织过的数据，减少交织前增加的比特数。

8、一种搭载无线通信装置的基站装置，其中，无线通信装置包括：第1比特数增加器，对纠错编码过的数据，增加速率匹配用的比特数中的特定比特数；交织器，对增加了比特数的数据进行排序；以及第2比特数增加器，对排序过的数据，增加速率匹配用的比特数中的其余比特数。

9、一种搭载无线通信装置的基站装置，其中，无线通信装置包括：接收器，接收分为交织前后而增加了比特数的数据；第1比特数减少器，对接收数据，减少交织后增加的比特数；解交织器，对减少了比特数的数据进行与交织相反的排序；以及第2比特数减少器，对解交织过的数据，减少交织前增加的比特数。

10、一种编码处理方法，对纠错编码过的数据，增加速率匹配用的比特数中的特定比特数，对增加了比特数的数据进行排序，对排序过的数据，增加速率匹配用的比特数中的其余比特数。

Images