CN1255000A - 速率匹配方法和数字通信系统 - Google Patents
速率匹配方法和数字通信系统 Download PDFInfo
- Publication number
- CN1255000A CN1255000A CN99122344A CN99122344A CN1255000A CN 1255000 A CN1255000 A CN 1255000A CN 99122344 A CN99122344 A CN 99122344A CN 99122344 A CN99122344 A CN 99122344A CN 1255000 A CN1255000 A CN 1255000A
- Authority
- CN
- China
- Prior art keywords
- code
- mentioned
- string
- code element
- element string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明提供一种能够实现可靠性更高的数据通信的速率匹配方法。在从码元数为N的输入码元串生成码元数为M的输出码元串的过程中,使N与M之差为Y,N/Y的整数部分为Q,依次划分输入码元串,生成Y个码元个数为Q或者(Q+1)的码元串,由此排列C列R行的输入码元串。接着,确定Y个码元串中各串的预定位置(q)的码元,对于该确定的码元,如果N> M,则执行削减处理,如果N< M,就执行重复处理,由此生成输出码元串。
Description
本发明涉及数字通信系统,特别是涉及相对于n个码元的输入得到m(m≠n)码元的输出的速率匹配(rate matching)方法。
作为从n个码元的输入得到m个码元的输出的方法,具有以下两种方法:其一是,在n>m的情况下,从输入码元的开头削减n-m个码元,接着输出m个码元,其二是,在n<m的情况下,把开头的输入码元重复m-n+1次,然后输出m-1个码元。
众所周知,在用卷积编码得到码元串的情况下,即使削减其中的一部分,在进行解调时,在被削减的码元位置上插入0值的空码元,然后进行解调,就能够正确地重放那个信息。这就会蚕食掉由编码(及其解码)所得到的编码收益。
但是,多个解码方式在突发的错误中较弱,如上述那样,在被削减的码元是连续的时,不能充分发挥其纠错能力。
另一方面,在重复连续的码元的情况下,通过有效利用所重复的码元的能量,而成为其码元的能量等价变大的状态。因此,在相应的码元的周边,具有能够有效地减轻错误率的可能性。但是,例如当作为编码处理而进行卷积编码的情况下,不能希望完全减轻与偏离其约束长度以上的码元所对应的错误率。
作为在一定程度上解决这些问题的方法,目前具有按照ARIB(Association of Radio Industries and Businesses:电波产业协会)的标准化作业中的IMT-2000方式的速率匹配方法。该方法的详细内容记载在「Volume3,Specification of Air-Interface for the 3G Mobile SystemVersion 0.5:3G移动系统空间接口的规格,第0.5版,第3卷」中。以下对该标准进行简单说明。
在输入码元串为S0,输入码元串的码元数为n,输出码元串的码元数为m的情况下,按以下算法来进行由码元削减所进行的速率匹配(n>m):
(a)j=0,x=n,y=n-m;
(b)如果y为1以上,则到步骤(c),如果不到1,就结束(此时的码元串S为输出码元串);
(c)使z为不小于x/y的最小整数;
(d)使不大于x/z的最大整数为k;
(e)相对于码元串Sj,在每个z码元中削减码元,由此得到新的码元串用Sj+1表示;
(f)更新为;x=x-k,y=y-k,j=j+1;
(g)返回到步骤(b)。
另一方面,由码元重复所进行的速率匹配(n<m)按以下算法来进行:
(A)j=0;
(B)如果2n不足m,则进到步骤(C),否则进到步骤(F);
(C)使重复Sj的所有码元的结果为Sj+1;
(D)n=2n,j=j+1;
(E)返回步骤(B);
(F)x=n,y=m-n;
(G)如果y超过1,则进到步骤(H),否则进到步骤(M);
(H)使z为不低于x/y的最小整数;
(I)使k为不大于x/z的最大整数;
(J)在每个码元中重复Sj(但是,已经重复的码元不进行重复),由此得到新的码元串用Sj+1表示;
(K)成为x=x-k,y=y-k,j=j+1;
(L)返回到步骤(G);
(M)如果y=1,仅重复Sj的最初的码元,把作为由此得到的码元串作为Sj+1,并结束,否则原样结束(当前的最终码元串S为输出码元串)。
图15是表示按照上述IMT-2000方式的码元削减所进行的速率匹配方法的具体处理过程的图。其中,例举了输入码元数n=128,输出码元数m=100的情况。
如图15(A)所示的那样,首先,码元数n=128的码元串S0被输入。按照由上述码元削减所产生的速率匹配的算法(步骤a~g),通过最初的处理(步骤a~e),成为x=128,y=28,z=5,k=25,而得到图15(B)所示那样的码元串S1。该码元串S1是在每5个码元中削减S0后得到的码元串。
通过接着的处理(步骤a~e),成为x=x-k=103,y=y-k=3,z=35,k=2,在每35个码元中削减码元串S1,由此,如图15(C)所示的那样,得到码元串S2。
通过最后的处理(步骤a~e),成为x=101,y=1,z=101,k=1,在每101个码元中(即最后的码元)削减码元串S2,由此,得到码元串S3。
这样,在该例子中,通过3次处理,128码元的输入码元串被变换为100码元的输出码元串。
但是,象从图15所示的数值例子所理解的那样,在现有的速率匹配方法中,在各个削减处理中提供了被削减的码元之间的最大间隔,从而得到了最佳削减处理,但是,当从整个处理中来看时,当前削减与前面进行的削减处理的关联性较弱,因此并不一定为最佳的削减处理。即,在前面的处理中,码元间隔的最小值成为最大,为此,在接着的处理中的削减码元与在前面的处理中的削减码元之间的间隔只能确保在前面的处理中所确保的间隔以下(在大部分情况下,为在前面的处理中所确保的间隔的1/2以下)的间隔。
具体地说,如图15(B)所示的那样,码元串S1的第45个码元被削减,接着,如图15(C)所示的那样,第43个码元被削减。同样,第85个码元和第87个码元被削减。在此情况下,所削减的码元的间隔只有2个码元。
如从图15所看到的那样,按照现有的算法,由输入码元数和输出码元数的关系来考虑最终所削减的码元位置是连续的,在此情况下,解调时发生问题的可能性较高。
而且,对于由重复处理所产生的速率匹配也是相同的,所重复的码元的位置是不均匀的,而形成了解调时易于发生错误的部分和难于发生错误的部分。
本发明的目的是提供一种能够实现可靠性更高的数据通信的速率匹配方法。
本发明的速率匹配方法,其特征在于,使削减或者重复的码元的最小间隔成为最大,并且,使削减或者重复的码元的码元间隔的总和成为最大。
根据本发明的另一个方面,一种用于数字通信系统的速率匹配方法,该数字通信系统用于输入码元数n的第一码元串S(k)(k是0~n-1的整数)并生成码元数m(m≠n)的第二码元串d(j)(j是0~m-1的整数),其特征在于,包括下列步骤:
(a)设定上述码元数n和上述码元数m之差D;
(b)设定n/D的整数部分为Q;
(c)依次划分上述第一码元串S(k),以生成由Q个或者(Q+1)个的个数组成的D个码元串;
(d)在上述D个码元串的各串中确定处于预定位置上的1个码元;
(e)对于上述D个码元串的各串中的上述所确定的码元,依赖于n和m的大小关系,来执行削减或者重复的处理,由此,生成上述第二码元串。
上述第一码元串S(k)最好是包括在由诸如卷积编码这样的纠错编码所生成的编码码元串中。对所得到的第二码元串d(j)进一步交错处理,由此,能够进一步提高数据传输的可靠性。
上述步骤(c)最好通过
C=INT(k×D/n)
R=INT(k-C×n/D)
来确定用于依次配置上述第一码元串S(k)的排列的各个部分的位置(R,C),其中INT(x)是一个函数,用于求取x的整数部分。通过把该R与表示上述预定的位置的数据进行比较,来确定上述码元。
本发明的这些和其他的目的、优点及特征将通过结合附图对本发明的实施例的描述而得到进一步说明。在这些附图中:
图1是用于说明本发明所涉及的速率匹配处理位于数字通信系统中何处的模式图;
图2是表示本发明所涉及的速率匹配方法的简要流程的流程图;
图3是表示本发明的第一实施例的由码元削减所产生的速率匹配的一个例子的流程图;
图4是表示本发明的第二实施例的由码元重复所产生的速率匹配处理的一个例子的流程图;
图5是以表的形式表示N=128,输入输出码元数之差为28时的R和C的计算结果的模式图;
图6是表示从q=2时的N=128到M=100的码元削减所产生的速率匹配的一个例子的模式图;
图7(A)是表示削减各列的底部(p=0)的码元的速率匹配的一个例子的模式图;
图7(B)表示削减各列的倒数第3行(p=2)的码元的速率匹配的一个例子的模式图;
图8是表示从q=2时的N=128到M=156的码元重复所产生的速率匹配的一个例子的模式图;
图9(A)是表示重复各列的底部(p=0)的码元的速率匹配的一个例子的模式图;
图9(B)表示重复各列的倒数第3行(p=2)的码元的速率匹配的一个例子的模式图;
图10是表示本发明的第三实施例的由码元削减所产生的速率匹配的一个例子的流程图;
图11表示由图10所示的程序的C语言所产生的编程的具体例子的图;
图12表示本发明的第四实施例的由码元重复所产生的速率匹配的一个例子的流程图;
图13表示由图12所示的程序的C语言所产生的编程的具体例子的图;
图14(A)和(B)分别表示在执行图10和图12所示的算法时所得到的速率匹配的数值例子的模式图;
图15表示按照IMT-2000方式的码元削减所进行的速率匹配方法的具体处理过程的图。
下面对本发明的实施例进行说明。
图1是用于说明本发明所涉及的速率匹配处理位于数字通信系统中何处的模式图。其中,为了简化说明,考虑由发送部分、传输部分和接收部分组成的系统。
在发送部分中,将要进行发送数据被输入编码处理部分101,在此进行编码。该编码的码元串作为输入码元串S被输入速率匹配处理部分102。其中所使用的编码方式可以是例如卷积编码和Turbo编码等,可提供具有冗余性的原始信息,在接收侧进行解码时,能够进行某种程度的纠错。
输入码元串S在每个预定的长度N中被输入本发明的速率匹配处理部分102中,向交错处理部分103输出预定码元数为M的输出码元串D。输出码元串D通过交错处理部分103而接受交错处理,然后,作为发送信号输出到传输路径中。一般而言,在多个传输路径错误被突发地加入时,解码器的纠错能力显著降低。在接收部分中,为了分散这样的突发错误,而进行接收码元的时间上的转换(下述的去交错(deinterleave))。为此,在发送侧由交错处理部分103预先在时间上转换输出码元串。其中,在交错处理部分103中,以输出码元串D的码元数M的整数倍为单位来进行交错处理。
发送信号在传输路径中被加入了传输路径错误,而由接收部分所接收。在接收部分中,接收信号被输入到去交错处理部分104中,而生成输入码元串。该输入码元串在每个预定的长度M中被输入本发明的速率去匹配(dematching)处理部分105,向解码处理部分106输出与发送部分的输入码元串S相同长度N的输出码元串。解码处理部分106对输出码元串进行解码,作为接收信息而输出。
本发明的速率匹配方法适用于图1中的速率匹配处理部分102和速率去匹配处理部分105。如下述那样,根据本发明的速率匹配方法,在所处理的码元的位置上没有偏差并是均匀的,因此,通过与交错(interleave)处理的组合,能够实现可靠性高的数据通信。下面参照附图来详细说明本发明的实施例。
图2表示本发明所涉及的速率匹配方法的简要流程的流程图。在该图中,如在步骤S201中所示的那样,对于码元数为N的输入码元串S={S(0),S(1),…S(N-1)}、码元数为M的输出码元串D={d(0),d(1),…d(M-1)},以把输入码元数N速率匹配为输出码元数M的情况进行说明。
首先,把输入码元数N与输出码元数M进行比较(步骤S202和S203),在两者相等的情况下(步骤S202的“是”),不需要进行速率匹配,因此,把输入码元串S简单地作为输出码元串D,即进行复制而输出(步骤S204)。
在输入码元数N大于输出码元数M的情况下(步骤S203的“是”),需要从输入码元串S消除(N-M)为码元的部分,因此,执行由码元削减所产生的速率匹配处理(步骤S205)。反之,在输入码元数N小于输出码元数M的情况下(步骤S203的“否”),需要对输入码元串S增加M-N个码元的部分,因此,执行由码元重复所产生的速率匹配处理(步骤S206)。由码元削减所产生的速率匹配处理(1)
图3是表示本发明的第一实施例的由码元削减所产生的速率匹配的一个例子的流程图。按照以下所示的顺序来从输入码元串削减(N-M)个码元。
首先,把N-M作为Y,并且把N/Y的整数部分INT(N/Y)作为Q(步骤S301)。接着,用预定的方法(例如q始终为0)从{0,1,2,…,Q-1}中选择q(步骤S302)。接着,分别把与输入码元串相对应的索引编号K和与输出码元串相对应的索引编号J初始化为0(步骤S303)。
接着,把K×N/Y的整数部分INT(K×N/Y)作为C(步骤S304),而且,把K-C×N/Y的整数部分INT(K-C×N/Y)作为R(步骤S305)。接着,把R与q进行比较(步骤S306),在不一致的情况下(步骤S306的“否”),在输出码元串d(J)中复制输入码元串S(K),使J递增(步骤S307),接着,使K递增(步骤S308)。在R与q相一致的情况下(步骤S306的“是”),仅使K递增(步骤S308)。接着,比较K和N(步骤S309),在相一致的情况下结束,在不一致的情况下(步骤S309的“否”),返回到C和R的计算(步骤S304,S305),重复进行步骤S304~S309,直到K=N为止。由码元重复所产生的速率匹配处理(1)
图4是表示本发明的第二实施例的由码元重复所产生的速率匹配处理的一个例子的流程图。通过按以下程序重复进行输入码元串的码元,使码元增加(M-N)个。
首先,把M/N的整数部分INT(M/N)作为P(步骤S401),接着,把输入码元串S的所有码元重复P次,而成为新的S(步骤S402)。例如,在P=2的情况下,把S={S(0),S(1),…S(N-1)}的各个输入码元重复2次,由此,把S={S(0),S(0),S(1),S(1),…S(N-1),S(N-1)}作为新的输入码元串。
接着,把N置换为P×N,把增加的码元数M-N作为Y,并且,把N/Y的整数部分INT(N/Y)作为Q(步骤S403)。接着,用预定的方法(例如q始终为0)从{0,1,2,…,Q-1}中选择q(步骤S404)。接着,分别把与输入码元串相对应的索引编号K和与输出码元串相对应的索引编号J初始化为0(步骤S405)。
接着,把K×N/Y的整数部分INT(K×N/Y)作为C(步骤S406),而且,把K-C×N/Y的整数部分INT(K-C×N/Y)作为R(步骤S407)。接着,在输出码元串d(J)中复制输入码元串S(K),使J递增(步骤S408),接着,把R与q进行比较(步骤S409),在相一致的情况下(步骤S409的“是”),在输出码元串d(J)中复制输入码元串S(K),并且使J递增(步骤S410)。接着,使K递增(步骤S411)。在R与q不一致的情况下(步骤S409的“否”),仅使K递增(步骤S411)。接着,比较K和N(步骤S412),在相一致的情况下结束,在不一致的情况下(步骤S412的“否”),返回到C和R的计算(步骤S406,S407),重复进行步骤S406~S412,直到K=N为止。具体例子(1)
下面说明实际进行以上说明的「由码元削减所产生的速率匹配」处理和「由码元重复所产生的速率匹配」处理的例子。(R和C的计算例子)
图5是以表的形式表示N=128、输入输出码元数之差为28时的R和C的计算结果的模式图。即,是从输入码元串S={1,2,…,127,128}向码元数M=100或者M=156(输入输出码元数之差为28)的输出码元串D进行速率匹配时的R和C的计算结果。在图5所示这样的形式下,R和C分别对应于行和列。通过图3的步骤S304和S305以及图4的步骤S406和S407的计算,输入码元串S={1,2,…,127,128}的各个码元依次排列为从0行0列到4行0列,接着从0行1列到4行1列,…。(由码元削减所产生的速率匹配的例1)
图6是表示从q=2时的N=128到M=100的码元削减所产生的速率匹配的一个例子的模式图。在由图3所示的流程的步骤S302中,当选择q=2时,在步骤S306中,R=q=2,即,仅图6的R=2的行不进行从输入码元S(K)到输出码元d(J)的复制,步骤S307被跳过。在除此之外的行中,执行步骤S307,由此,得到图6所示那样的R=2的行的28个码元被削减的输出码元串D={1,2,4,5,6,7,9,10,11,12,14,15,…,125,126,128}。这样,通过选择q的值,就能削减任意行的码元。(由码元削减所产生的速率匹配的例2)
作为码元削减的方法,不仅可以通过q的选择来削减规定的行,也可以通过指定与各列(即,C的各值)底部码元相距的位置,来进行具有同样效果的码元削减。例如,从{0,1,2,3}选择与各列的底部码元相距的位置p,通过与各C相对应的R的值和位置p的比较,来判定是否进行码元的复制,即,判定是否跳过相当于图3的步骤S307的处理。以下说明具体例子。
图7(A)是表示削减各列的底部(p=0)的码元的速率匹配的一个例子的模式图。即,在p=0的情况下,从输入码元串S中削减各列的最后的码元{5,10,14,19,23,28,…115,119,124,128}。
图7(B)表示削减各列的倒数第3行(p=2)的码元的速率匹配的一个例子的模式图。即,在p=2的情况下,从输入码元串S中削减各列的倒数第3行的码元{3,8,12,17,21,26,…,113,117,122,126}。
如上述那样,根据本实施例,所削减的码元之间的最窄间隔与最宽间隔几乎相同。根据图6~图7,最窄间隔为4个码元,而最宽间隔仅有5个码元。换句话说,最小间隔被最大化了,由此所削减的码元间隔的总和被最大化了。并且,所削减的码元全部均匀分布。(由码元重复所产生的速率匹配的例1)
图8是表示从q=2时的N=128到M=156的码元重复所产生的速率匹配的一个例子的模式图。在图4所示的流程的步骤S404中,当选择q=2时,在步骤S409中,R=q=2,即,仅图8的R=2的行进行从输入码元S(K)向输出码元d(J)的再次复制(步骤S410)。在除此之外的行中,跳过步骤S410,结果得到图8所示那样的R=2的行的28个码元被重复的输出码元串D={1,2,3,3,4,5,6,7,8,8,9,10,11,12,1 3,13,14,15,…,125,126,127,127,128}。这样,通过选择q的值,就能重复任意行的码元。(由码元重复所产生的速率匹配的例2)
码元重复的方法,不仅可以通过q的选择来重复规定的行,也可以通过指定与各列(即,C的各值)的底部码元相距的位置,来进行具有同样效果的码元重复。例如,从{0,1,2,3}选择与各列的底部码元相距的位置p,通过与各C相对应的R的值和位置p的比较,来判定是否进行码元的复制,即,判定是否跳过相当于图4的步骤S410的处理。以下表示具体例子。
图9(A)是表示重复各列的底部(p=0)的码元的速率匹配的一个例子的模式图。即,在p=0的情况下,从输入码元串S中重复各列的最后的码元{5,10,14,19,23,28,…115,119,124,128}。
图9(B)表示重复各列的倒数第3行(p=2)的码元的速率匹配的一个例子的模式图。即,在p=2的情况下,从输入码元串S中重复各列的倒数第3行的码元{3,8,12,17,21,26,…,113,117,122,126}。
如上述那样,根据本实施例,所重复的码元之间的最窄间隔与最宽间隔几乎相同。根据图8~图9,最窄间隔为4个码元,而最宽间隔仅有5个码元。换句话说,最小间隔被最大化了,由此所重复的码元间隔的总和被最大化了。并且,所重复的码元全部均匀分布。由码元削减所产生的速率匹配(2)
图10是表示本发明的第三实施例的由码元削减所产生的速率匹配的一个例子的流程图。下面,使输入码元串为X,使输出码元串为Y,使输入码元数为Nx,使输出码元数为Ny。按照以下程序来从输入码元串X削减(Nx-Ny)个码元。
首先,使变量j为0,把变量n和y分别初始化为Ny,而且,使Nx-Ny为D(步骤S501)。把变量i初始化为0(步骤S502),然后判定变量i是否小于Ny(步骤S503)。
在i<Ny的情况下(步骤S503的“是”),进一步判定y是否为0以下(步骤S504)。如果y为0以下(步骤S504的“是”),使j递增1,同时使n递减1(步骤S505),把递减的n代入y(步骤S506),接着,使y-D为y(步骤S507)。在y大于0的情况下(步骤S504的“否”),跳过步骤S505和S506,使y-D为y(步骤S507)。步骤S505的j的递增(j=j+1)对应于输入码元的空读,即削减动作。
接着,把输入码元X(j)复制到输出码元Y(i)中(步骤S508),使j和i分别递增1(步骤S509和S510),返回步骤S503。这样,重复步骤S503~510,直到i等于Ny为止。
图11是表示对应于图10所示过程的用C语言编写的程序的具体例子。其中,X表示指向输入码元串的指针,Y表示指向输出码元串的指针,Nx表示输入码元串的码元数,Ny表示输出码元串的码元数。由码元重复所产生的速率匹配(2)
图12是表示本发明的第四实施例的由码元重复所产生的速率匹配的一个例子的流程图。下面,使输入码元串为X,使输出码元串为Y,使输入码元数为Nx,使输出码元数为Ny。按照以下程序使输入码元串X的码元增加(Ny-Nx)个。
首先,使变量j为0,把变量n和x分别初始化为Nx,而且,使Ny-Nx为D(步骤S601)。把变量i初始化为0(步骤S602),然后判定变量i是否小于Ny(步骤S603)。
在i<Ny的情况下(步骤S603的“是”),进一步判定x是否为0以下(步骤S604)。如果x为0以下(步骤S604的“是”),使j递减,同时使n递减(步骤S605),把递减的n代入x(步骤S606),把输入码元串X(j)复制到输出码元串Y(i)中(步骤S608)。在x大于0的情况下(步骤S604的“否”),把x-D代入x(步骤S607)。把输入码元串X(j)复制到输出码元串Y(i)中(步骤S608)。步骤S605的j的递减(j=j-1)产生了输入码元的重复。
接着,使j和i分别递增1(步骤S609和S610),返回步骤S603。这样,重复步骤S603~510,直到i等于Ny为止。
图13是表示由图12所示的程序的C语言所产生的编程的具体例子的图。其中,X表示指向输入码元串的指针,Y表示指向输出码元串的指针,Nx表示输入码元串的码元数,Ny表示输出码元串的码元数。具体例子(2)
在图14(A),(B)中分别表示在执行图10和图12所示的算法时的数值例子。
图14(A)表示从码元数为128的输入码元串S0向码元数为100的输出码元串S1的速率匹配。输入码元串S0是{1,2,3,…,128}这样的码元串。为了说明本实施例的动作,如图所示的那样,考虑排列成(28(=128-100)列)×(5行或者4行)的情况是便利的。在本实施例中,通过削减各列的最后的码元,来进行28个码元的削减,其结果,得到码元数为100的输出码元串S1。在此情况下,所削减的码元的最小间隔为4,可以看出,与在前面所示的现有技术例子的速率匹配中的最小间隔2相比,变大了。
在图14(A)中,虽然是削减各列最后的码元这样的描述,但是,应当知道,通过削减任意一行(例如,第一行:1,6,11,…,125),能够得到同样的效果。
另一方面,在图14(B)所示的由码元重复所产生的速率匹配方法中,进行从码元数为128的输入码元串S0向码元数为156的输出码元串S1的速率匹配。
输入码元串S0是{1,2,3,…,128}这样的码元串,其中,考虑排列成(28(=128-100)列)×(5行或者4行)。通过重复各列的最后的码元,来进行28个码元的重复,其结果,得到码元数为156的输出码元串S1。在此情况下,所重复的码元的最小间隔为4。可以看出,即使通过重复图14(B)所示的任意一行(例如,第一行:1,6,11,…,125),也能够得到同样的效果。
其中,虽然表示了输入码元数的2倍大于输出码元数的情况,但是,在输入码元数的2倍小于输出码元数的情况下,与现有技术例子相同,一个一个地重复输入码元串中所有的输入码元,把其结果作为新的输入码元串来进行处理,由此,能够归入图12中说明的本发明的方法。
如以上详细说明的那样,根据本发明,能够使削减或者重复的码元的最小间隔最大,并且,能够使削减或者重复的码元间隔的总和成为最大的,而能够解决现有技术方法中的下列问题:即由削减或者重复的码元的位置的不均匀性所引起的,形成解调时易于发生错误的部分和难于发生错误的部分。由此,能够实现可靠性高的数字通信。
Claims (15)
1.一种速率匹配方法,使n和m为1以上的整数,对于n个码元的输入,通过对输入码元削减或者重复相应于n与m之差的码元数,来得到m个码元的输出,其特征在于,
使削减或者重复的码元的最小间隔成为最大,并且,使削减或者重复的码元的码元间隔的总和成为最大。
2.根据权利要求1所述的速率匹配方法,其特征在于,使削减或者重复的码元的间隔为k或者k+1,其中k为1以上的整数。
3.一种用于数字通信系统的速率匹配方法,该数字通信系统用于输入码元数为n的第一码元串S(k)(k是0~n-1的整数)并生成码元数为m(m≠n)的第二码元串d(j)(j是0~m-1的整数),其特征在于,包括下列步骤:
(a)设定上述码元数n和上述码元数m之差D;
(b)使n/D的整数部分为Q;
(c)依次划分上述第一码元串S(k),以便于生成D个码元串,每个码元串由Q个或者(Q+1)个码元组成;
(d)在上述D个码元串的各个码元串中确定处于预定位置上的一个码元;
(e)对于上述D个码元串的各个码元串中的上述所确定的码元,根据n和m的大小关系,来执行削减或者重复的处理,由此生成上述第二码元串。
4.根据权利要求3所述的速率匹配方法,其特征在于,上述第一码元串S(k)是由纠错编码所生成的编码码元串。
5.根据权利要求4所述的速率匹配方法,其特征在于,上述纠错编码是卷积编码。
6.根据权利要求3所述的速率匹配方法,其特征在于,上述第二码元串d(j)被进行交错处理并发送。
7.根据权利要求3所述的速率匹配方法,其特征在于,上述第一码元串S(k)是对在发送侧预先进行交错处理的接收码元串进行解交错处理得到的码元串。
8.根据权利要求3所述的速率匹配方法,其特征在于,上述步骤(c)包含以下步骤:通过
C=INT(k×D/n)
R=INT(k-C×n/D)
来确定用于依次配置上述第一码元串S(k)的排列的各个部分的位置(R,C),其中INT(x)是一个函数,用于求取x的整数部分。
9.根据权利要求8所述的速率匹配方法,其特征在于,在上述步骤(d)中,通过把上述R与表示上述预定位置的数据进行比较,来确定上述码元。
10.根据权利要求3所述的速率匹配方法,其特征在于,在上述步骤(d)中的所述预定位置是指上述D个码元串的各串中最后的码元。
11.根据权利要求3所述的速率匹配方法,其特征在于,上述步骤(d)中的所述预定位置是指处于距上述D个码元串的各串中的开头一定距离的码元。
12.根据权利要求3所述的速率匹配方法,其特征在于,上述步骤(d)的所述预定位置是指处于距上述D个码元串的各串中的最后码元一定距离的码元。
13.一种数字通信系统,通过传输路径从发送部分向接收部分传输数字信息,其特征在于,
上述发送部分包括:编码装置,用于对发送信息进行纠错编码并生成以n个码元数为单位的第一码元串,速率匹配装置,用于输入上述第一码元串并生成m个(m≠n)码元数的第二码元串;
上述接收部分包括:速率去匹配装置,其输入接收的码元数为m的第三码元串并生成码元数为n的第四码元串,解码装置,用于对上述第四码元串进行纠错解码并重放接收信息,
上述速率匹配装置设定上述码元数n和上述码元数m之差为D,使n/D的整数部分为Q,然后,依次划分上述第一码元串,以生成D个码元串,每个码元串由Q个或者(Q+1)个码元组成,在上述D个码元串的各串中确定处于预定位置上的一个码元,对于上述所确定的码元,根据n和m的大小关系,来执行削减或者重复的处理,由此生成上述第二码元串,
上述速率去匹配装置设定上述码元数n和上述码元数m之差D,使n/D的整数部分为Q,然后,依次划分上述第三码元串,以生成D个码元串,每个码元串由Q个或者(Q+1)个码元组成,在上述D个码元串的各串中确定处于上述预定位置上的一个码元,对于上述所确定的码元,根据n和m的大小关系,来执行削减或者重复的处理,由此生成上述第四码元串。
14.根据权利要求13所述的数字通信系统,其特征在于,
上述发送部分进一步包括交错装置,用于对上述第二码元串进行交错处理而生成发送码元串,
上述接收部分进一步包括去交错装置,用于对接收码元串进行去交错处理而生成上述第三码元串。
15.一种存储速率匹配程序的存储介质,该程序用于在计算机中执行输入码元数为n的第一码元串S(k)(k是0~n-1的整数)并生成码元数为m(m≠n)的第二码元串d(j)(j是0~m-1的整数)的速率匹配,其特征在于,上述程序包括下列步骤:
(a)设定上述码元数n和上述码元数m之差D;
(b)使n/D的整数部分为Q;
(c)依次划分上述第一码元串S(k),以便于生成由Q个或者(Q+1)个的个数组成的D个码元串;
(d)在上述D个码元串的各串中确定处于预定位置上的一个码元;
(e)对于上述D个码元串的各串中的上述所确定的码元,根据n和m的大小关系,来执行削减或者重复的处理,由此生成上述第二码元串。
Applications Claiming Priority (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP311901/98 | 1998-11-02 | ||
JP31190298 | 1998-11-02 | ||
JP311902/98 | 1998-11-02 | ||
JP311901/1998 | 1998-11-02 | ||
JP31190198 | 1998-11-02 | ||
JP311902/1998 | 1998-11-02 | ||
JP309578/1999 | 1999-10-29 | ||
JP309578/99 | 1999-10-29 | ||
JP30957899A JP3239880B2 (ja) | 1998-11-02 | 1999-10-29 | レートマッチング方法及びデジタル通信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1255000A true CN1255000A (zh) | 2000-05-31 |
CN1243425C CN1243425C (zh) | 2006-02-22 |
Family
ID=27339048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB991223446A Expired - Lifetime CN1243425C (zh) | 1998-11-02 | 1999-11-02 | 速率匹配方法和数字通信系统 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6580762B1 (zh) |
EP (1) | EP0999648B1 (zh) |
JP (1) | JP3239880B2 (zh) |
KR (1) | KR100343400B1 (zh) |
CN (1) | CN1243425C (zh) |
DE (1) | DE69932213T8 (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100423473C (zh) * | 2000-07-03 | 2008-10-01 | Lg电子株式会社 | 通信系统中可变速率的数据速率匹配方法及其通信设备 |
CN100426713C (zh) * | 2001-01-31 | 2008-10-15 | 三菱电机株式会社 | 错误修正处理的通信方法及应用该通信方法的通信装置 |
CN100464510C (zh) * | 2000-07-05 | 2009-02-25 | Lg电子株式会社 | 在移动通信系统中配置传输的方法 |
CN101155011B (zh) * | 2000-07-03 | 2010-09-15 | Lg电子株式会社 | 通用系统中可变速率的数据速率匹配方法及其通信设备 |
CN101369865B (zh) * | 2000-07-05 | 2010-10-13 | Lg电子株式会社 | 在移动通信系统中配置传输的方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1091517A1 (en) | 1999-10-07 | 2001-04-11 | Siemens Aktiengesellschaft | Communication method and apparatus using punctured or repeated data |
KR100720539B1 (ko) * | 2000-09-27 | 2007-05-22 | 엘지전자 주식회사 | 레이트 매칭 방법 |
AU2004200702B2 (en) * | 2000-07-05 | 2007-03-29 | Lg Electronics Inc. | Method of configuring transmission in mobile communication system |
KR100387058B1 (ko) * | 2000-07-08 | 2003-06-12 | 삼성전자주식회사 | 데이터 통신시스템에서 심볼 삽입에 의한 가변데이터전송율 정합 방법 및 장치 |
US6891853B1 (en) * | 2000-10-12 | 2005-05-10 | Via Telecom Co., Ltd. | Frame matching method |
KR100403085B1 (ko) * | 2000-12-29 | 2003-10-30 | 엘지전자 주식회사 | 하이브리드 arq 시스템에서 레이트매칭 알고리즘의초기치 설정방법 |
US20020124224A1 (en) * | 2000-12-29 | 2002-09-05 | Blankenship Thomas Keith | Method and system for matching information rates in turbo coded channels |
US7555571B1 (en) * | 2001-01-05 | 2009-06-30 | Palm, Inc. | Activation of mobile computing device on a cellular network |
US7269783B2 (en) * | 2003-04-30 | 2007-09-11 | Lucent Technologies Inc. | Method and apparatus for dedicated hardware and software split implementation of rate matching and de-matching |
US20060133338A1 (en) * | 2004-11-23 | 2006-06-22 | Interdigital Technology Corporation | Method and system for securing wireless communications |
CN101061685A (zh) * | 2004-11-24 | 2007-10-24 | 松下电器产业株式会社 | 速率匹配装置、无线发送装置、无线接收装置和速率匹配方法 |
JP2006311464A (ja) * | 2005-04-01 | 2006-11-09 | Ntt Docomo Inc | Ipパケットマッピング方法 |
CN101674150B (zh) * | 2008-09-12 | 2013-06-12 | 中兴通讯股份有限公司 | 速率匹配方法和装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI84866C (fi) * | 1990-03-12 | 1992-01-27 | Nokia Mobile Phones Ltd | Foerbaettring av en viterbi-algoritm. |
JP2802255B2 (ja) * | 1995-09-06 | 1998-09-24 | 株式会社次世代デジタルテレビジョン放送システム研究所 | 直交周波数分割多重伝送方式及びそれを用いる送信装置と受信装置 |
US5805640A (en) * | 1996-04-04 | 1998-09-08 | Motorola, Inc. | Method and apparatus for conditioning modulated signals for digital communications |
DE19716011A1 (de) * | 1997-04-17 | 1998-10-22 | Abb Research Ltd | Verfahren und Vorrichtung zur Informationsübertragung über Stromversorgungsleitungen |
-
1999
- 1999-10-29 JP JP30957899A patent/JP3239880B2/ja not_active Expired - Lifetime
- 1999-11-01 KR KR1019990047968A patent/KR100343400B1/ko active IP Right Grant
- 1999-11-01 US US09/431,422 patent/US6580762B1/en not_active Expired - Lifetime
- 1999-11-02 DE DE69932213T patent/DE69932213T8/de active Active
- 1999-11-02 EP EP99250387A patent/EP0999648B1/en not_active Expired - Lifetime
- 1999-11-02 CN CNB991223446A patent/CN1243425C/zh not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100423473C (zh) * | 2000-07-03 | 2008-10-01 | Lg电子株式会社 | 通信系统中可变速率的数据速率匹配方法及其通信设备 |
CN101155011B (zh) * | 2000-07-03 | 2010-09-15 | Lg电子株式会社 | 通用系统中可变速率的数据速率匹配方法及其通信设备 |
CN100464510C (zh) * | 2000-07-05 | 2009-02-25 | Lg电子株式会社 | 在移动通信系统中配置传输的方法 |
US7712012B2 (en) | 2000-07-05 | 2010-05-04 | Lg Electronics Inc. | Method of configuring transmission in mobile communication system |
CN101369865B (zh) * | 2000-07-05 | 2010-10-13 | Lg电子株式会社 | 在移动通信系统中配置传输的方法 |
CN101369864B (zh) * | 2000-07-05 | 2010-12-01 | Lg电子株式会社 | 在移动通信系统中配置传输的方法 |
CN100426713C (zh) * | 2001-01-31 | 2008-10-15 | 三菱电机株式会社 | 错误修正处理的通信方法及应用该通信方法的通信装置 |
Also Published As
Publication number | Publication date |
---|---|
KR100343400B1 (ko) | 2002-07-11 |
EP0999648B1 (en) | 2006-07-05 |
DE69932213T8 (de) | 2007-09-20 |
US6580762B1 (en) | 2003-06-17 |
CN1243425C (zh) | 2006-02-22 |
EP0999648A2 (en) | 2000-05-10 |
EP0999648A3 (en) | 2000-10-25 |
DE69932213T2 (de) | 2007-06-06 |
JP3239880B2 (ja) | 2001-12-17 |
KR20000047580A (ko) | 2000-07-25 |
JP2000201084A (ja) | 2000-07-18 |
DE69932213D1 (de) | 2006-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1243425C (zh) | 速率匹配方法和数字通信系统 | |
CN1252962C (zh) | 用于数据通信系统的速率匹配设备和方法 | |
CN101034891A (zh) | 基于cabac的编码方法和设备及解码方法和设备 | |
CN1149218A (zh) | 维特比解码方法和维特比解码装置 | |
CN101039119A (zh) | 编码与解码的方法及系统 | |
CN101032082A (zh) | 编码和解码数据的方法和设备 | |
CN1960188A (zh) | 构造低密度奇偶校验码的方法、译码方法及其传输系统 | |
JP4618436B2 (ja) | 符号化装置、復号化装置、符号化方法、復号化方法、及びプログラム | |
CN1191684C (zh) | 利用块编码器将输入数据块编码的方法 | |
CN101080873A (zh) | 用于使用信道代码解码的装置和方法 | |
CN1140966C (zh) | Turbo交错器/解交错器中使用的地址发生器和地址发生方法 | |
CN1618235A (zh) | 用于防止起始码模仿和数据填充的方法和系统 | |
CN1767395A (zh) | 整数数据的无损自适应编码与解码 | |
CN1197352A (zh) | 高清晰度电视接收机的网络编码调制译码器及译码方法 | |
CN101032083A (zh) | 用于编码和解码数据的方法和设备 | |
CN1347593A (zh) | 螺旋码的行内置换 | |
CN101047391A (zh) | 低密度奇偶校验编码方法、装置及奇偶校验矩阵生成方法 | |
CN1703089A (zh) | 一种数字信号的二值算术编码方法 | |
CN1348631A (zh) | 高效迭代解码 | |
CN1321364A (zh) | 应用陪集分割的交错器 | |
CN1894857A (zh) | 使用Galois域乘法查询表的Reed-Solomon码的编码和解码 | |
CN1238988C (zh) | 密钥信息生成的方法和装置、内容信息加密与解密的方法和装置 | |
CN1236582C (zh) | 伪随机序列发生器及有关的方法 | |
CN1650625A (zh) | 用于将参数值映像到码字索引的自适应方法和系统 | |
CN1780152A (zh) | 迭代译码方法和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20060222 |
|
CX01 | Expiry of patent term |