CN1294700C - 带有用来防止伪信息感测的有源阻抗的功率控制电路 - Google Patents

Abstract

一种功率控制电路(150)包括用于感测与功率器件(42)的操作有关的信息的感测电路(46)。所述感测电路通过门控器件(60)接收来自所述功率器件的感测输入信号。所述功率控制器件还包括用于防止所述感测输入信号包括从所述门控器件接收的伪信息的有源阻抗电路(160)。在所述二极管截止时，有源阻抗电路可防止负尖峰信号到达所述感测电路。所述有源阻抗电路可采用连接在电源和感测节点之间的晶体管的形式。当穿过所述功率器件的电压超过一参考电压时，它表明功率器件截止，有源阻抗器件被导通。所述感测电路和有源阻抗可在集成电路上实现。

Description

带有用来防止伪信息感测的有源阻抗的功率控制电路

本发明的背景

1.本发明的领域

本发明涉及一种功率控制电路，其带有感测电路用来感知与功率器件有关的信息，并带有有源阻抗电路用来防止伪信息(spuriousinformation)的感测。更具体地，本发明可在抗噪声(noise immune)功率控制电路中得到实现，用以消除由于高的电压起伏和其它原因造成的伪测量。

2.相关技术说明

用于驱动电气设备(诸如马达)的电路通常包括诸如功率场效应晶体管(FET)的功率器件，功率就是通过该器件而提供的。举例来说，该功率器件也可以是绝缘栅双极晶体管(IGBT)。

例如，图1中的电路10是常规的马达控制器电路，其带有低端功率场效应晶体管12和高端功率场效应晶体管14，并且晶体管12和14在供应1200伏电压的直流母线(DC bus)与公共地之间以半桥的形式和二极管16和18连接。电路10包括集成电路(IC)20，集成电路20是用于本应用和类似应用的代表性功率IC。IC 20在低端包括驱动器22、比较器24和缓冲器26，并且在高端包括驱动器30、比较器32和缓冲器34。

IC 20带有用于控制功率场效应晶体管12和14的输出管脚，以及用于接收与功率场效应晶体管12和14的操作有关的信息的输入管脚。

在电路10中，输出管脚LO和HO分别用作场效应晶体管12和14的门控管脚(gate control pins)。该半桥的中心节点与管脚VS相连，并为输出设备(在本例中为马达)提供电压。

低端desat/电压反馈(DSL/VFL)输入管脚用于接收与FET 12的操作有关的信息，而高端desat/电压反馈(DSH/VFH)输入管脚则用来接收与FET 14有关的操作信息。DSL/VFL和DSH/VFH管脚提供desat输入，以指示穿过功率场效应晶体管的短路情况，电路10可响应此短路情况而切换到软关机模式。DSL/VFL和DSH/VFH管脚还提供电压反馈输入，以指示穿过功率场效应晶体管的电压，电路10的微处理器控制器可响应此电压来管理功率输出以提高系统效率。DSL/VFL和DSH/VFH管脚是用于连接功率器件(如FET 12和FET 14)的感测节点的几个例子。

通过IC 20的desat和电压反馈输入所检测到的信息可通过图2中的电路40获得理解。如管脚标记所表明的那样，电路40的部件代表了电路10中的低端部件或高端部件。在图2中，IC 20上的部件在左侧示出，而在IC 20所安装的电路板上的部件则在右侧示出。

在电路40中，例如，功率FET 42代表FET 12或FET 14，它的栅极与管脚LO或管脚HO连接，而管脚LO或管脚HO则分别接收来自驱动器44的门控电压，驱动器44代表了IC 20上的驱动器22或者驱动器30。类似地，比较器46代表了比较器24或比较器32，缓冲器48代表了缓冲器26或缓冲器34。比较器46作为感测电路的一部分，用于根据感测输入信号来提供感测结果信号。该感测输入信号包括从DS/VF管脚上接收到的信息。比较器46输出端上的感测结果信号包括从与FET 42的操作有关的感测输入信号中获得的信息。

管脚DS/VF通过表现为电路10中的电阻52或电阻54的电阻50与电源(Vcc或输出管脚VB)相连。电阻50可提供足够高的阻抗以降低电流，例如它可以为100K欧姆。

管脚DS/VF通过表现为电路10中的二极管62或二极管64的高压二极管60来感知穿过FET 42的源极到漏极的电压。正常情况下，当FET 42导通时，二极管60处于正向偏置并导通；随后，当FET 42截止时，二极管60处于反向偏置并被截止，随后，当FET再次导通时，二极管60也再次处于正向偏置并导通。

二极管60的一个功能是允许检测短路状态，在该状态下，即使FET42被门控导通(gated on)，穿过FET 42的电压也很高。在短路状态发生而同时FET导通时，必须通过其门信号(gate signal)使FET 42截止以防止FET 42的损坏。短路状态导致节点66的电压升高，二极管60被反向偏置并截止，从而指明检测到了短路状态。结果，电流开始从Vcc或VB经电阻50、70和72这样的路径流入地，其中电阻70和72示例地分别为200K欧姆和500K欧姆。管脚DS/VF处的电压升高，比较器46的“+”输入端上的电压也相对于“-”管脚而升高。结果，比较器46的输出为“高”，该输出指示出了短路状态，要关闭驱动器44，而驱动器44随即通过门信号关闭FET 42。

图1和图2所示电路的一个问题在本文中称作“干扰问题”，其涉及到来自DC母线的高频噪声。如虚线所示，二极管60在截止时的行为与电容74类似，它允许高频噪声到达比较器46。例如，如圆圈76中的波形所示，电容器74可以通过负尖峰信号和正尖峰信号。负尖峰信号可以拉低比较器46的“+”输入端的电压，从而导致错误指示短路状态。

另一个问题在本文称作“感测问题”，其涉及通过DS/VF管脚接收的电压反馈(VFB)信息。为增加系统的效率，应向控制器提供精确定时的VFB信息以指明FET 42何时导通和截止，从而允许控制器做出正确的判断。在电路40中，可利用与检测短路状态的电路相同的电路(该电路可以利用如齐纳二极管或其它合适的器件而得以实现)，并通过对DS/VF管脚电压与比较器46的“-”输入端上接收到的来自电源80(其表示为IC20上的电源82或电源84)的门限电压或参考电压进行比较，从而获得VFB信息。比较器46通过缓冲器48和VFL或VFH输出管脚向微处理器控制器提供带有VFB信息的信号。

当FET 42截止时，DS/VF管脚相对于门限值处于高电压，并且比较器46向缓冲器48提供高电平输出。类似地，当FET 42导通时，DS/VF管脚相对于门限值处于低电压，并且比较器46向缓冲器48提供低电平输出。

如图3所示，由于在FET 42从截止到导通的跳变中会产生伪信号(spurious signal)，因而就发生了感测问题。在图3中，上面的波形示出了穿过FET 42的电压，中间的波形示出了DS/VF管脚相对于地的电压，下面的波形则示出了由比较器46通过缓冲器48提供给VFL或VFH管脚的VFB信号。

如上面波形中的区段100所示，FET 42从t0到t1截止，并且穿过其的电压为几百伏的高电压值。结果，如区段102所示，二极管60截止，并且使DS/VF管脚的电压相对地也是高电压值，而且如区段104所示，比较器46提供了高电平信号以指示其“+”输入端的电压比“-”输入端的电压高。

在t1时刻，驱动器44开始向FET 42提供高电平的门信号以使其导通，结果，如区段110所示，穿过FET 42的电压在几百纳秒内从几百伏快速向下跳变。

在FET 42的截止-导通跳变期间，二极管60保持短暂截止，因而起到电容的作用，这样如区段112所示，高频负峰值信号通过并传送到DS/VF管脚，并且如t2时刻的跳变114所示，导致比较器46改变其状态。然而，由于此时穿过FET 42的电压仍然超过VTH，因此这种状态的改变不能精确地指示出穿过FET 42的电压与门限电压VTH的相交时刻。

在FET 42的导通到截止跳变期间，如时刻t6、t7和t8之间的波形区段所示，二极管60导通而且比较器46在t7时刻的状态改变是精确定时的。

感测问题的核心原因是截止到导通跳变期间的二极管电容耦合，其导致了不准确的VFB信号时序。由于穿过二极管60的耦合，结果负尖峰和其他伪电压变化可以到达DS/VF管脚，从而导致比较器46产生不精确的定时状态变化。另外，FET 42和二极管60的尺寸的改变以及电路板和区段110的斜率的改变能够影响VFB信号时序，从而导致VFB不准确。

发明内容

本发明提供了一种新的功率控制电路，其包含有可防止感测输入信号中的伪信息的校正电路。结果，该校正电路减轻了上述的干扰和感测问题。

根据本发明的一个方面，提供了一种控制电路，用于控制驱动功率器件的驱动电路，所述控制电路可包括：感测电路，用于根据在感测输入中接收到的感测输入信号，提供用于控制所述驱动电路的感测结果信号，所述感测输入信号包括通过从所述功率器件到所述感测电路的电路路径从所述功率器件接收的信息；所述感测结果信号包括从所述感测输入信号中获得的与所述功率器件的操作有关的信息；及校正电路，位于从所述功率器件到所述感测电路的所述电路路径中，用于防止所述电路路径中的感测输入信号包含从所述功率器件接收的伪信息，所述校正电路包括有源阻抗，所述有源阻抗在所述功率器件导通时在所述感测输入处呈现为高阻抗，从而使所述伪信息通过所述功率器件，并且所述有源阻抗在所述功率器件截止时在所述感测输入处呈现为低阻抗部件，从而将所述伪信息分流通过所述校正电路，并防止所述感测输入信号包含所述伪信息。

根据本发明的另一个方面，提供了这样一种集成控制电路，用于控制驱动功率器件的驱动电路，所述集成控制电路可包括：感测节点，用于连接到所述功率器件；感测电路，用于根据在所述感测节点接收的感测输入信号提供用于控制所述驱动电路的感测结果信号，所述感测输入信号包括在所述感测节点通过从所述功率器件到所述感测电路的电路路径从所述功率器件接收的信息，所述感测结果信号包括从所述感测输入信号中获得的与所述功率器件的操作有关的信息；以及校正电路，位于从所述功率器件到所述感测电路的所述电路路径中，用于防止所述电路路径中的感测输入信号包含从所述功率器件接收的伪信息，所述校正电路包括有源阻抗部件，所述有源阻抗部件在所述功率器件导通时在所述感测输入处呈现为高阻抗，从而使所述伪信息通过所述功率器件，并且所述有源阻抗部件在所述功率器件截止时在所述感测输入处呈现为低阻抗，从而将所述伪信息分流通过所述校正电路，并防止所述感测输入信号包含所述伪信息。

此外，本发明还提供了一种用于对连接于半桥中的高端功率器件和低端功率器件驱动的高端和低端驱动电路分别进行控制的集成控制电路，所述控制电路包括用于控制所述高端驱动电路的高端电路和用于控制所述低端驱动电路的低端电路；

所述高端电路包括：第一感测节点，用于连接到所述高端功率器件；第一感测电路，用于根据在所述第一感测节点接收的感测输入信号提供用于控制所述高端驱动电路的第一感测结果信号，所述第一感测输入信号包括在所述第一感测节点通过从所述高端功率器件到所述第一感测电路的第一电路路径从所述高端功率器件接收的信息，所述第一感测结果信号包括从所述第一感测输入信号中获得的与所述高端功率器件的操作有关的信息；以及第一校正电路，位于从所述高端功率器件到所述第一感测电路的所述第一电路路径中，用于防止在所述第一电路路径中，所述第一感测输入信号包含从在所述第一感测节点接收的伪信息，所述第一校正电路包括有源阻抗部件，所述有源阻抗部件在所述功率器件导通时在所述第一感测输入节点呈现为高阻抗，从而使所述伪信息通过所述功率器件，并且所述有源阻抗部件在所述功率器件截止时在所述第一感测节点处呈现为低阻抗，从而将所述伪信息分流通过所述第一校正电路，并防止所述第一感测输入信号包含所述伪信息；并且

所述低端电路包括：第二感测节点，用于连接到所述低端功率器件；

第二感测电路，用于根据在所述第二感测节点接收的感测输入信号提供用于控制所述低端驱动电路的第二感测结果信号，所述第二感测输入信号包括在所述第二感测节点通过从所述低端功率器件到所述第二感测电路的第二电路路径从所述低端功率器件接收的信息，所述第二感测结果信号包括从所述第二感测输入信号中获得的与所述低端功率器件的操作有关的信息；以及第二校正电路，位于从所述低端功率器件到所述第二感测电路的所述第二电路路径中，用于防止在所述第二电路路径中，所述第二感测输入信号包含从在所述第二感测节点接收的伪信息，所述第二校正电路包括有源阻抗部件，所述有源阻抗部件在所述功率器件导通时在所述第二感测输入处呈现为高阻抗，从而使所述伪信息通过所述功率器件，并且所述有源阻抗部件在所述功率器件截止时在所述第二感测节点处呈现为低阻抗，从而将所述伪信息分流通过所述第二校正电路，并防止所述第二感测输入信号包含所述伪信息。

在本发明中，所述高端驱动电路可接收输入电压，并为所述高端功率器件生成驱动信号；并且所述低端驱动电路可接收输入电压，并为所述低端功率器件生成驱动信号。所述感测电路可包括比较器或其他合适的部件用以根据感测输入信号提供感测结果信号：所述感测输入信号可包括通过门控器件(如连接在感测电路和功率器件之间的二极管或其他合适的器件)接收的信息。所述感测结果信号则包括从与所述功率器件的操作有关的所述感测输入信号中获得的信息。

另外，由于本发明的校正电路可防止从所述门控器件接收的伪信息，这种优良的技术减轻了上述的干扰和感测问题，并能用相对简单的电路来实现。

来自所述门控器件的伪信息可以是如上所述的负尖峰信号形式。因而所述校正电路能够防止所述感测输入信号中的负尖峰信号。如果所述门控器件是二极管而所述功率器件是FET，则除了当FET导通时以外，所述校正电路可以防止负尖峰信号。

例如，所述校正电路可以包括能够被打开的可开关的或“有源的”阻抗来防止伪信息。例如，当所述功率器件关闭时，所述可开关的阻抗可被打开，相反地，当所述功率器件打开时，所述可开关的阻抗关闭。

在所述感测电路包括比较器的情况下，如上所述，所述校正电路可接收所述比较器输出的感测结果信号。当所述感测结果信号指出所述感测输入信号大于参考信号时(它表明所述功率器件是关闭的)，所述校正电路可防止负尖峰信号。

本发明的电路可以用集成电路实现。如上所述，该集成电路具有的感测节点用以通过二极管或其他门控器件连接至FET或其他功率器件。在电源和所述感测节点之间可连接有可开关阻抗。所述集成电路可包括在所述门控电路关闭时能够使感测输入信号降到参考电压之下的部件，所述部件包括位于电源和感测节点之间的电阻，所述可开关阻抗可以与该电阻并联。所述校正电路还可包括开关电路，用于依据指示功率器件是否开启或关闭的信号来打开或关闭所述阻抗，以使所述可开关阻抗在除了当所述功率器件开启的情况下被打开。所述指示器件状态的信号可由所述校正电路内的比较器提供，或可从所述感测电路中接收。

在下面结合附图对本发明的描述中，本发明的其他特征和优点将变得显而易见。

附图的简要描述

图1的示意电路图示出了利用高端和低端功率场效应晶体管(FET)驱动半桥马达控制器的常规集成功率控制电路，其中每个FET带有各自的驱动器和用于感测功率FET操作的电路；

图2的示意电路图示出了图1所示常规电路的高端或低端的更详细的部件，该电路用于通过desat/电压反馈(DS/VF)输入管脚感测短路和电压反馈；

图3的时序图示出了图1和图2的电路中的三个电压之间的关系，用以说明电压反馈感测中的误差，这三个电压分别是穿过功率FET的电压、各个DS/VF管脚的电压以及各个电压反馈输出管脚的电压。

图4是在电源和DS/VF管脚之间带有可开关阻抗的功率控制电路的示意电路图；

图5是另一种功率控制电路的示意电路图，其中示出了电源与DS/VF管脚之间的可开关阻抗的一种实施方案；

图6的时序图示出了用于与图4和图5中的电路类似的电路的像图3一样的三电压之间的关系，其中说明了精确的电压反馈感测。

优选实施例的详细描述

在图4中，电路150包括IC 152上的部件和IC152所安装的电路板154上的部件。与图2中的部件等同的部件用相同的参考标号标出，并可按上面的描述理解。

电路150包括在IC 152上的有源偏置电路160。电路160起校正电路的功能，用以防止比较器46的上端输入信号包括从二极管60接收的伪信息。通过防止伪信息，电路160减轻了上述的干扰和感测问题。可以在带有类似或不同的类型的感测电路的功率控制电路中使用各种其他类型的校正电路。

电路160包括可开关阻抗元件162，它是一个连接在电源和DS/VF管脚之间的FET，用来在该管脚处提供有源阻抗。阻抗元件162与电阻50并联，阻抗元件162在图4中是位于IC 152上的，但作为替代情况，它也可以像图1和图2所示的那样位于IC 152所安装的电路板上。阻抗元件162可以被开关以防止负尖峰信号到达比较器46并且不会造成不必要的电流增加。相反地，仅仅降低电阻50将降低负尖峰信号的效果，但却会增加电流。

图示的元件162由比较器164的输出所开关，比较器164的“+”输入端被连接用以接收DS/VF管脚的电压，而其“-”输入端则被连接用以接收来自电压源166的适当参考电压，图中所示的电压源166为电池，但也可以由齐纳二极管或其他合适的器件实现。当比较器164的输出为“低”时，元件162截止，但当比较器输出为“高”时，元件162导通。

当FET 42导通并且DS/VF处的电压为“低”时，比较器164提供低电平输出，从而使元件162截止。在这种情况下，没有提供有源阻抗，从DS/VF管脚可看到比较器46的高输入处阻抗以及通过二极管60和FET42的低阻抗，二极管60和FET 42都是导通的。结果，任何尖峰信号将沿低阻抗路径通过FET 42接地。

但当FET 42截止并且DS/VF的电压高于来自源极166的参考电压时，比较器164将提供高电平输出，从而使元件162导通以在DS/VF管脚处提供有源阻抗。在这种情况下，DS/VF管脚可看到通过元件162的足够低的阻抗，从而降低了作为穿过二极管60的电容耦合结果而接收到的高频负尖峰信号，因而这种方法减轻了干扰问题。

在图5中，电路180类似地包括IC 182上的部件和在IC 182所安装的电路板上的部件。与图2和图4中的部件等同的部件用相同的参考标号标出，并可按上面的说明理解。

电路180包括有源偏置电路190，其为图4中的有源偏置电路160的更具体的实现。因此，电路190类似地起到校正电路的功能，用以防止伪信息并减缓上述的干扰和感测问题。

电路190包括晶体管192，其可以是由负栅极电压导通的增强模式器件或是其他合适的可开关阻抗设备。类似于图4中的元件162，晶体管192的沟道(channel)连接在电源和DS/VF管脚之间以在该管脚提供与电阻50并联的有源电阻。在导通时，晶体管192可以降低任何作为穿过二极管60的电容耦合结果而接收到的高频负尖峰信号，从而防止负尖峰信号到达比较器46并且缓解了干扰问题。

因为晶体管192由负电压导通，所以比较器46的输出通过反向器194供应到晶体管192的栅极。当比较器46的输出为“低”时，晶体管192截止，而当比较器的输出为“高”时，晶体管192导通。如上所述，当FET 42截止时，晶体管46的输出为“高”，并且在晶体管192导通时，有源阻抗被提供，由此防止了负尖峰在此时到达比较器46。在这种实施方案中，比较器46除了可完成感测功能外，还能够完成图4中比较器164的功能，即，提供可指示FET 42状态的信号。

图6示出了图4和图5中的技术怎样降低感测问题，其示出了与图3所示波形对应的波形。

从t0’到t1’，FET 42截止，并且穿过FET 42的电压具有几百伏的高电压值，如上部波形中的区段200所示。作为结果，二极管60截止，从而使DS/VF管脚的电压相对地面也是高电平值，如区段202所示，并且比较器46提供高电平信号以指出其“+”输入端的电压比“-”输入端的电压高，如区段204所示。

在t1’时刻，驱动器44开始向FET 42提供高电平门信号以使其导通。作为结果，如区段210所示，穿过FET 42的电压很快从几百伏降到几百毫伏。

在FET 42的截止-导通跳变期间，二极管60保持短暂截止，因而起到了电容器的作用，这样高频负峰值信号就可以通过并到达DS/VF管脚。但由于图4中元件162或图5中的晶体管192所提供的有源阻抗保持了DS/VF管脚处的电压，并降低了高频尖峰信号，因而区段202维持同一电压。结果，有源阻抗防止了该尖峰信号到达比较器的“+”输入端，并且因为比较器46的输出未变，因而区段204保持同一电压。

然而，在时刻t5’，FET 42上的电压低于使二极管60导通的门限电压VTH。结果，DS/VF管脚处的电压快速跳变下降，如区段212所示，从而产生比较器46的“+”输入端的低感测输入信号。如紧随t5’之后的跳变214所示，比较器46立即改变状态以提供低电平输出。与图3中的跳变114不同，该状态改变准确地指示出了穿过FET 42的电压与VTH相交的时刻。

在FET 42的导通到截止跳变期间，如时刻t6’、t7’和t8’之间的波形区段所示，与图3中的情况一样，二极管60导通并且比较器46在t7’时刻的状态改变被精确定时。

因此，图4和图5中的技术减轻了干扰问题和感测问题。

尽管本发明是结合其特定实施例描述的，但对本领域的技术人员来说，许多其他的变换、修改和应用将是显而易见的。因此，本发明不限于本文的具体说明，而只受所附权利要求的限制。

Claims (28)

1.一种控制电路，用于对驱动功率器件的驱动电路进行控制，所述控制电路包括：

感测电路，用于根据在感测输入中接收到的感测输入信号，提供用于控制所述驱动电路的感测结果信号，所述感测输入信号包括通过从所述功率器件到所述感测电路的电路路径从所述功率器件接收的信息；所述感测结果信号包括从所述感测输入信号中获得的与所述功率器件的操作有关的信息；及

校正电路，位于从所述功率器件到所述感测电路的所述电路路径中，用于防止所述电路路径中的感测输入信号包含从所述功率器件接收的伪信息，所述校正电路包括有源阻抗部件，所述有源阻抗部件在所述功率器件导通时在所述感测输入处呈现为高阻抗，从而使所述伪信息通过所述功率器件，并且所述有源阻抗部件在所述功率器件截止时在所述感测输入处呈现为低阻抗，从而将所述伪信息分流通过所述校正电路，并防止所述感测输入信号包含所述伪信息。

2.根据权利要求1所述的电路，其中，来自所述功率器件的所述信息包括伪负尖峰信号，所述校正电路防止所述感测输入信号中的负尖峰信号。

3.根据权利要求2所述的电路，还包括门控器件，所述门控器件连接在所述感测电路和所述功率器件之间，其中，所述门控器件为二极管而所述功率器件为场效应晶体管；当所述场效应晶体管导通时，所述二极管导通，当所述场效应晶体管截止时，所述二极管截止；除当所述场效应晶体管导通时以外，所述校正电路防止所述感测输入信号中的负尖峰信号。

4.根据权利要求1所述的电路，其中所述感测电路包括比较器，它用于比较从其第一输入端和第二输入端接收的信号，并在其输出端提供感测结果信号，所述第一输入端接收所述感测输入信号而所述第二输入端接收参考信号；在所述感测结果信号指出所述感测输入信号大于所述参考信号时，所述校正电路从所述比较器的输出端接收所述感测结果信号，并防止所述感测输入信号中的负尖峰信号。

5.根据权利要求4所述的电路，进一步包括含有所述感测电路和所述校正电路的集成电路，所述集成电路进一步包括：

感测节点，用于连接到所述功率器件；以及

被连接用以将所述参考信号提供给所述比较器的第二输入端的电压源，在电压源和所述感测节点之间的第一电阻，在所述感测节点和所述比较器的第一输入端之间的第二电阻，以及在所述比较器的第一输入端和地之间的第三电阻；所述电压源和所述第一电阻、第二电阻以及第三电阻的值配置成当所述门控器件导通则使所述感测输入信号降到所述参考信号之下；所述校正电路包括与所述第一电阻并联的可开关阻抗，当所述感测结果信号指示出所述感测输入信号高于所述参考信号时所述可开关阻抗才导通。

6.如权利要求5所述的电路，还包括位于所述集成电路中的驱动电路，其中，所述驱动电路接收输入电压，并为所述功率器件生成驱动信号。

7.根据权利要求1所述的电路，进一步包括含有所述感测电路和所述校正电路的集成电路；所述集成电路进一步包括用于连接到所述功率器件的感测节点；所述校正电路包括在电源和所述感测节点之间的可开关阻抗，以及用于根据指明所述功率器件是导通还是截止的器件状态信号来导通和关闭所述阻抗的开关电路，除当所述器件状态信号表明所述功率器件导通时以外，所述可开关阻抗导通。

8.如权利要求7所述的电路，还包括位于所述集成电路中的驱动电路，其中，所述驱动电路接收输入电压，并为所述功率器件生成驱动信号。

9.根据权利要求7所述的电路，其中所述校正电路进一步包括比较器，它用于比较从其第一输入端和第二输入端接收的信号，并在其输出端提供所述器件状态信号，所述第一输入端接收所述感测节点上的电压，所述第二输入端接收参考电压；所述比较器的输出端被连接用于仅当所述器件状态信号表明所述感测节点电压大于所述参考电压时才使所述可开关阻抗导通。

10.根据权利要求7所述的电路，其中所述感测电路为所述开关电路提供所述器件状态信号。

11.如权利要求1所述的电路，其中，所述伪信息包括高频噪音和负电压尖峰信号中的至少一个。

12.根据权利要求1所述的电路，进一步包括驱动电路，其中所述驱动电路接收输入电压并为所述功率器件生成驱动信号。

13.一种集成控制电路，用于控制驱动功率器件的驱动电路，所述集成控制电路包括：

感测节点，用于连接到所述功率器件；

感测电路，用于根据在所述感测节点接收的感测输入信号提供用于控制所述驱动电路的感测结果信号，所述感测输入信号包括在所述感测节点通过从所述功率器件到所述感测电路的电路路径从所述功率器件接收的信息，所述感测结果信号包括从所述感测输入信号中获得的与所述功率器件的操作有关的信息；以及

校正电路，位于从所述功率器件到所述感测电路的所述电路路径中，用于防止所述电路路径中的感测输入信号包含从所述功率器件接收的伪信息，所述校正电路包括有源阻抗部件，所述有源阻抗部件在所述功率器件导通时在所述感测节点呈现为高阻抗，从而使所述伪信息通过所述功率器件，并且所述有源阻抗部件在所述功率器件截止时在所述感测节点处呈现为低阻抗，从而将所述伪信息分流通过所述校正电路，并防止所述感测输入信号包含所述伪信息。

14.根据权利要求13所述的电路，其中所述感测节点为desat/电压反馈管脚，并且来自所述功率器件的信息包括向所述感测节点提供的伪负尖峰信号，所述校正电路连接到所述感测节点以防止所述感测输入信号中的负尖峰信号。

15.根据权利要求14所述的电路，还包括门控器件，所述门控器件连接在所述感测电路和所述功率器件之间，其中，所述门控器件为二极管而所述功率器件为场效应晶体管；当所述场效应晶体管导通时，所述二极管导通，当所述场效应晶体管截止时，所述二极管截止；除当所述场效应晶体管导通时以外，所述校正电路防止所述感测输入信号中的负尖峰信号。

16.根据权利要求13所述的电路，其中所述感测电路包括比较器，它用于比较从其第一输入端和第二输入端接收的信号，并在其输出端提供感测结果信号，所述第一输入端接收所述感测输入信号而所述第二输入端接收参考信号；仅当所述感测结果信号指出所述感测输入信号大于所述参考信号时，所述校正电路才接收来自所述比较器的输出端的所述感测结果信号，并防止所述感测输入信号中的负尖峰信号。

17.根据权利要求16所述的电路，进一步包括被连接用以将所述参考信号提供给所述比较器的第二输入端的电压源，在电压源和所述感测节点之间的第一电阻，在所述感测节点和所述比较器的第一输入端之间的第二电阻，以及在所述比较器的第一输入端和地之间的第三电阻；所述电容和所述第一电阻、第二电阻和第三电阻具有若所述门控器件导通则使所述感测输入信号降到所述参考信号之下的值；所述校正电路包括与所述第一电阻并联的可开关阻抗路径，所述可开关阻抗路径仅在当所述感测结果信号指出所述感测输入信号高于所述参考信号时才导通。

18.根据权利要求13所述的电路，其中所述校正电路包括在电源和所述感测节点之间的可开关阻抗，以及用于根据指明所述功率器件是导通还是截止的器件状态信号来导通和关闭所述阻抗的开关电路，除当所述器件状态信号表明所述功率器件导通时以外，所述可开关阻抗导通。

19.根据权利要求18所述的电路，其中所述校正电路进一步包括比较器，它用于比较从其第一输入端和第二输入端接收的信号，并在其输出端提供所述器件状态信号，所述第一输入端接收所述感测节点上的电压，所述第二输入端接收参考电压；所述比较结果信号被连接用于仅当所述器件状态信号表明所述感测节点电压大于所述参考电压时才使所述可开关阻抗导通。

20.根据权利要求18所述的电路，其中所述感测电路为所述开关电路提供所述器件状态信号。

21.根据权利要求13所述的电路，进一步包括位于所述集成电路中的驱动电路，其中，所述驱动电路接收输入电压，并为所述功率器件生成驱动信号。

22.如权利要求13所述的电路，其中，所述门控器件提供伪负尖峰信号，所述校正电路可防止所述感测输入信号中的负尖峰信号。

23.如权利要求13所述的电路，其中，所述伪信息包括高频噪音和负电压尖峰信号中的至少一个。

24.一种用于对连接于半桥中的高端功率器件和低端功率器件驱动的高端和低端驱动电路分别进行控制的集成控制电路，所述控制电路包括用于控制所述高端驱动电路的高端电路和用于控制所述低端驱动电路的低端电路；

所述高端电路包括：

第一感测节点，用于连接到所述高端功率器件；

第一感测电路，用于根据在所述第一感测节点接收的感测输入信号提供用于控制所述高端驱动电路的第一感测结果信号，所述第一感测输入信号包括在所述第一感测节点通过从所述高端功率器件到所述第一感测电路的第一电路路径从所述高端功率器件接收的信息，所述第一感测结果信号包括从所述第一感测输入信号中获得的与所述高端功率器件的操作有关的信息；以及

第一校正电路，位于从所述高端功率器件到所述第一感测电路的所述第一电路路径中，用于防止在所述第一电路路径中，所述第一感测输入信号包含从在所述第一感测节点接收的伪信息，所述第一校正电路包括有源阻抗部件，所述有源阻抗部件在所述功率器件导通时在所述第一感测节点处呈现为高阻抗，从而使所述伪信息通过所述功率器件，并且所述有源阻抗部件在所述功率器件截止时在所述第一感测节点处呈现为低阻抗，从而将所述伪信息分流通过所述第一校正电路，并防止所述第一感测输入信号包含所述伪信息；并且

所述低端电路包括：

第二感测节点，用于连接到所述低端功率器件；

第二感测电路，用于根据在所述第二感测节点接收的感测输入信号提供用于控制所述低端驱动电路的第二感测结果信号，所述第二感测输入信号包括在所述第二感测节点通过从所述低端功率器件到所述第二感测电路的第二电路路径从所述低端功率器件接收的信息，所述第二感测结果信号包括从所述第二感测输入信号中获得的与所述低端功率器件的操作有关的信息；以及

第二校正电路，位于从所述低端功率器件到所述第二感测电路的所述第二电路路径中，用于防止在所述第二电路路径中，所述第二感测输入信号包含从在所述第二感测节点接收的伪信息，所述第二校正电路包括有源阻抗部件，所述有源阻抗部件在所述功率器件导通时在所述第二感测节点处呈现为高阻抗，从而使所述伪信息通过所述功率器件，并且所述有源阻抗部件在所述功率器件截止时在所述第二感测节点处呈现为低阻抗，从而将所述伪信息分流通过所述第二校正电路，并防止所述第二感测输入信号包含所述伪信息。

25.如权利要求24所述的电路，其中，所述门控器件提供伪负尖峰信号，所述校正电路可防止所述感测输入信号中的负尖峰信号。

26.如权利要求24所述的电路，其中，所述伪信息包括高频噪音和负电压尖峰信号中的至少一个。

27根据权利要求24所述的电路，其中，所述高端驱动电路接收输入电压，并为所述高端功率器件生成驱动信号；并且所述低端驱动电路接收输入电压，并为所述低端功率器件生成驱动信号。

28.如权利要求27所述的电路，其中，所述高端驱动电路和所述低端驱动电路位于所述集成电路上。

Images