CN1288846C - 具有可调整展频范围的展频锁相回路 - Google Patents
具有可调整展频范围的展频锁相回路 Download PDFInfo
- Publication number
- CN1288846C CN1288846C CN 02102445 CN02102445A CN1288846C CN 1288846 C CN1288846 C CN 1288846C CN 02102445 CN02102445 CN 02102445 CN 02102445 A CN02102445 A CN 02102445A CN 1288846 C CN1288846 C CN 1288846C
- Authority
- CN
- China
- Prior art keywords
- aforementioned
- signal
- control signal
- frequency
- exhibition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种具有可调整展频范围的展频锁相回路;该展频锁相回路包含一参考时脉产生器、一相位频率侦测器、一电荷泵、一回路滤波器、一电压调变模组、一时序产生控制器、一第一压控振荡器以及一第二压控振荡器;时序产生控制器输出周期变化的调频与调幅控制信号,而电压调变模组接收回路滤波器的电压信号,并输出第一电压信号,且根据时序产生控制器的控制信号输出第二电压信号;第一压控振荡器接收电压调变模组的第一电压信号,并输出回授的时序信号至相位频率侦测器;而第二压控振荡器接收电压调变模组的第二电压信号,并输出所需的展频信号。
Description
技术领域
本发明涉及展频锁相回路,特别是一种具有可调整展频范围的展频锁相回路。
背景技术
近几年来,电磁干扰(Electro-Magnetic Interference,EMI)的问题逐渐受到重视。电脑主机板上的时脉产生器往往就是电脑主机中电磁干扰的主要来源。因此,为使一般锁相回路(Phase Lock Loop,PLL)具有抑制电磁干扰的功能,通常会对该锁相回路作一些变化,使其具有展频功能,据以抑制电磁干扰。
图1A显示一种习知的锁相回路的主要方块图。该锁相回路100包含一除N计数器102、一除M计数器104、一相位频率侦测器106、一电荷泵108、一回路滤波器110及一压控振荡器112。
除N计数器102接收输入的参考时序信号,并将其频率Fref降低为1/N倍输出(后文以Fref/N表示此信号)。除M计数器104接收压控振荡器112所输出的回授时序,并将其频率FVCO降低为1/M倍输出(后文以FVCO/M表示此信号)。相位频率侦测器106比较时序Fref/N及FVCO/M的频率差与相位差。并输出控制信号up、dn。当FVCO/M的相位落后Fref/N的相位时,相位频率侦测器106将控制信号up致能;反之,当FVCO/M的相位超前Fref/N的相位时,相位频率侦测器106将控制信号dn致能。电荷泵108与回路滤波器110用以将相位频率侦测器106所输出的控制信号up、dn转变为控制电压Vc。当相位频率侦测器106的控制信号up致能时,电流流入回路滤波器110,而使回路滤波器110所输出的Vc增大;反之,若相位频率侦测器106的控制信号dn致能时,则会使回路滤波器110所输出的Vc变小。压控振荡器112依据回路滤波器110的输出电压Vc来决定其输出的时序信号的频率FVCO的大小。当压控振荡器的增益大于0且Vc增大时;FVCO随之增大;反之,当压控振荡器的增益小于0且Vc增大时,则FVCO变小。以下皆以压控振荡器的增益大于0的情形来说明。因此,当该锁相回路稳定时,其频率关系式为:
FVCO=Fref×M/N (1)
由此关系式可知,若欲控制FVCO的大小只需控制M、N的大小即可。然而,在上述的应用中,当PLL稳定时,FVCO为固定频率,若此固定频率在主机板上的路径(trace)传送时,会辐射出此频以及其谐波项的干扰源,往往不合乎EMI规格,如图1A所示,其频率fc的振幅超过EMI的规格。故若能将该PLL架构作修正,使其能量均匀展开于一定范围内,可减少干扰程度。
图2(A)A所示是理想的时间轴上的展频结果,即输出频率以fc为中心,且于f1与f2的范围内周期循环,图2(B)为该频率的振幅与频率的关系图,且振幅在EMI的规格之内。通常,压控振荡器所振荡出的频率可利用数学式子表示,即
FVCO=FO+KVCO(VC-VO) (2)
其中,FVCO是压控振荡器所振荡出的频率,FO是VC=VO时的自由频率(free running frequency),KVCO是压控振荡器的斜率,单位为HZ/V,VC是输入至压控振荡器的控制电压,而VO是压控振荡器的临界电压。当VC超过VO时,压控振荡器的频率才能被控制。因此,只要控制VC,使VC进行周期性的线性变化,FVCO即可相对地产生周期性线性变化,而达到展频的效果。
为了达到展频效果,在习知应用上,有些是在PLL中增加另一控制VC的回路,使FVCO作周期性的线性变化来达到展频的效果。但是此种方式的缺点是使得PLL的电路更复杂、整体架构易不稳定(unstable)、以及不易控制展频大小。另外,美国专利第5,610,955号揭示一种利用周期性改变M/N值的方法来达到展频的目的。但是此种方法的缺点是展频未必均匀,即当频率到达上下限时,会有一段时间频率是固定的,而造成输出时脉信号在f1与f2的频率有突起的现象,如图3(A)与图3(B)所示。该突起现象可能会超过EMI规格。
发明内容
有鉴于上述问题,本发明的目的是提出一种具有可调整展频范围、可消除频谱上的突起现象、以及把能量展于更广范围的展频锁相回路。
本发明的具有可调整展频范围的展频锁相回路,包含一除N计数器、一除M计数器、一相位频率侦测器、一电荷泵、一回路滤波器、一电压调变模组、一时序产生控制器、一第一压控振荡器以及一第二压控振荡器。该时序产生控制器输出具周期变化的控制信号,而电压调变模组是接收回路滤波器的电压信号以及时序产生控制器的控制信号,并输出不受控制信号影响的第一电压信号,以及由控制信号控制的第二电压信号。第一压控振荡器接收电压调变模组的第一电压信号,并输出回授的时序信号至除M计数器,而第二压控振荡器接收电压调变模组第二电压信号,并输出所需的展频信号。
本发明具有可调整展频范围的展频锁相回路,因利用FM/AM时序产生控制器控制VC调变模组,使得本发明具有以下优点:
(1)仅使用一个回路,简单且容易稳定;
(2)展频的范围可以量化,可利用程序化(programmable)控制展频大小;
(3)频率变化时间可以量化,且可以程序化,使能量展于更大范围;
(4)展频的范围是周期性变化,不会有固定频率,所以不会产生突波,且使展频均匀。
附图说明
图1A显示习知锁相回路的主要方块图;
图1B显示频率大小与振幅的关系;
图2为理想的展频示意图,其中(A)为频率与时间的关系、而(B)为频率与振幅的关系;
图3为改变PLL的除频计数器的除频值的展频示意图,其中(A)为频率与时间的关系、而(B)为频率与振幅的关系;
图4为本发明具有可调整展频范围的展频锁相回路的方块图;
图5为图4所示的调变器的电路图,其中图5A为电流路径图,而图5B与图5C为控制电流路径的开关;
图6A为FVCO2的时域的波形;
图6B为FVCO2的频域的波形;
图7A为XC(t)=Accos(2πfCt+QC)在频谱上的波形;
图7B为XC(t)=Accos(2πfCt+QC)在窄频调变后的频谱上的波形;
图7C为XC(t)=Accos(2πfCt+QC)在宽频调变后的频谱上的波形;
图7D为FM_CK的波形;
图7E为FM调变后的频谱上的波形;
图7F为FM/AM调变后的频谱上的波形;
图8为图4所示的FM/AM时序产生控制器的电路图,其中图8A为FM控制器的电路图,而图8B为AM控制器的电路图。
具体实施方式
图4显示本发明具有可调整展频范围的展频锁相回路的电路方块图。如该图所示,本发明展频锁相回路10包含一除N计数器12、一除M计数器14、一相位频率侦测器16、一电荷泵18、一回路滤波器20、一VC调变器30、一FM/AM时序产生控制器40、及压控振荡器22、24。由于除N计数器12、除M计数器14、相位频率侦测器16、电荷泵18、回路滤波器20及压控振荡器22与24的作用与功能与习知的锁相回路(如图1所示)相同,不重复说明。以下针对VC调变器30与FM/AM时序产生控制器40详细说明。
本发明展频锁相回路10是利用VC调变器30输出固定的第一控制电压VC1与周期变化的第二控制电压VC2,并藉由第一控制电压VC1控制第一压控振荡器22产生稳定的FVCO1,而由第二控制电压VC2控制第二压控振荡器24产生所需的展频信号FVCO2。其中第一压控振荡器22与第二压控振荡器24的特性相同。而FM/AM时序产生控制器40是产生时序信号控制VC调变器30,籍以输出具周期变化的第二控制电压VC2。
图5A显示图4所示的VC调变器30的电路。如图5A所示,该调变器30包含一OP放大器31、参考电流路径32、第一电流路径33、第二电流路径34、以及2N组第三电流路径35。参考电流路径32由晶体管mp0、开关sw0、晶体管mn0以及电阻R0串联而成。第一电流路径33由晶体管mp1、开关sw1、晶体管mn1以及电阻R1串联而成。而第二电流路径34是由串联的晶体管mp2、开关sw2、晶体管mn2、以及电阻R2串联所形成。另外,第三电流路径35是由晶体管mp(i)、开关sw(i)、晶体管mn(i)串联而成,其中i=1~2N。而且,参考电流路径32、第一电流路径33、第二电流路径34、以及第三电流路径35的晶体管、开关的尺寸比(W/L)为:
mp0∶mp1∶mp2∶mp(i)=1∶1∶(1-Nδ)∶δ...(1)
mn0∶mn1∶mn2∶mn(i)=1∶1∶(1-Nδ)∶δ...(2)
sw0∶sw1∶sw2∶sw(i)=1∶1∶(1-Nδ)∶δ...(3)
其中δ为非常小的数值,相当于可调变的最小单位,而N为可调整的阶数。再者,电阻R0、R1与R2的值需相等。其中,电阻R1的电压形成第一控制电压VC1,而电阻R2的电压形成第二控制电压VC2。
如图5A所示,回路滤波器20输出的电压VC输入至调变器30的OP放大器31的正端,而该OP放大器31的输出连接至晶体管mn0的闸极,并将OP放大器31的负端连接至mn0的源极,因OP放大器负回授成立,则VC=VX。接着,经由电流镜(current mirror)的技巧将参考电流路径32的电流镜映射至第一电流路径33、第二电流路径34、以及2N个第三电流路径35,并籍由电阻R1与R2产生VC1与VC2。因此VC1=VX=VC,而流经R1的电流I1=VC1/RI=VX/R1。而流经R2的电流I2=I1(1-Nδ+Xδ),其中X为2N组的第三电流路径导通的个数,且介于1~2N之间。所以
VC2=R2I2
=R1I1(1-Nδ+Xδ)
=VC1(1-Nδ+Xδ)
=VX(1-Nδ+Xδ) ......(4)
所以,FVCO1-FVCO2=KVCOVX(N-X)δ,并将Δf=KVCOVXδ定义为最小可调频率间距(minimun programmable frequency step)。因此,只要周期性控制每个sw(i)的导通状态,即可将FVCO2的频率周期性地控制在FVCO1+XΔf与FVCO1-XΔf之间。关于FVCO2的调变方式分为AM调变与FM调变两种,分别说明如下。
以下说明利用AM/FM调变方式控制FVCO2的动作。图5B与图5C显示图5A中的开关sw(i)的电路。而sw0、sw1、与sw2皆保持为导通状态,其目的是用来与sw(i)匹配。sw(i)是由FM/AM时序产生控制器40所输出的两个控制信号FM_CK与EN(i)来控制。其中,若仅利用AM调变方式控制时,FM_CK信号为固定频率的时序信号;若利用AM/FM调变方式控制时,FM_CK信号为具频率变化的时序信号。另外,sw(i)分成两个区域,即图5B所示的sw(1)~sw(N),以及图5C所示的sw(N+1)~sw(2N)。根据图5B所示的控制电路,当FM_CK的信号为1时,sw(1)~sw(N)的开关导通,而当FM_CK的信号为0时,开关sw(1)~sw(N)之中,只有EN(i)的信号为0的开关导通。而根据图5C的控制电路,当FM_CK的信号为0时,sw(N+1)~sw(2N)的开关均不导通,而当FM_CK的信号为1时,开关sw(N+1)~sw(2N)中,只有EN(i)的信号为1的开关导通。因此,藉由FM_CK信号以及EN(i)信号可周期性控制开关sw(1)~sw(2N)的导通个数。
以下说明利用AM调变方式控制FVCO2的动作。在此情形下,FM_CK的信号为固定频率的时序信号。所以,在EN(i)信号中有X个信号为1的情形下,当FM_CK的信号为1时,则FVCO2=FVCO1+XΔf;而当FM_CK信号为0时,则FVCO2=FVCO1-XΔf。所以,只要周期性调变EN(i)信号中信号为1的个数,即可使FVCO2在一定的频率范围内作周期性变化,进而消除频谱上的突起现象。图6A显示周期性变化的FVCO2在时域(time-domain)的波形,而图6B显示周期性变化的FVCO2在频域(frequency-domain)的波形。图6A与6B只是一种实施例的说明。事实上只要能周期性地改变EN(i)信号中信号为1的个数,即能达到展频的效果。
以下说明利用FM调变方式控制FVCO2的动作原理。在此情形下,FM_CK的信号为具频率变化的时序信号。假设有一个弦波信号XC(t)=Accos(2πfCt+QC),其中Ac是振幅,fC是中心频率,而QC是相角(假设为固定值)。则图7A所示为XC(t)在频谱上的表现。当XC(t)的中心频率fC受一个调变信号改变时,且调变fC的调变频率为fm,则当fm远小于fC时称为窄频的FM调变,图7B显示XC(t)的窄频调变,且在fC与fC+fm、fC-fm有信号产生,且强度(振幅)皆小于Ac,其他高次谐波项可忽略不计;当fm非远小于fC时称为宽频的FM调变,图7C显示XC(t)的宽频调变。在每个fC+nfm、fC-nfm皆有信号产生,且强度(振幅)皆小于Ac,其中n为整数。而FM调变的控制原理即是在FM_CK的周期上作一些改变,使FVCO2在FVCO1+XΔf与FVCO1-XΔf停留的时间受到调变。如图7D所示,FM_CK的周期由最小变成最大,再变成最小,形成周期性变化。如此,如图7E所示,FVCO2在每个FVCO1+nfm与FVCO1-nfm的频谱位置皆有信号分布,但强度皆小于电磁干扰的上限。由于FVCO2在FVCO1+XΔf与FVCO1-XΔf仍停留一段时间,因此在每个FVCO1+nfm与FVCO1-nfm的位置仍有突起现象。
因此,若欲有效地消除频谱上的突起现象,可利用AM调变控制;而若欲把能量展在更广的范围时,可利用FM调变控制。图7F显示结合AM/FM调变控制所得到的结果,不但将突起现象消除,同时能量展在更广的范围。
图8A与图8B显示FM/AM时序产生控制器40的电路图。如图8A与图8B所示,时序产生控制器40包含两个部分,即图8A所示产生FM时序信号FM_CK的FM产生器41、以及图8B产生AM时序信号的AM产生器42。
图8A的FM产生器41是利用一除频器411对参考频率CK_F产生一除频信号CK_O。该除频信号CK_O用来触发一正反器412,以产生工作周期(duty cycle)为50%的FM时序信号FM_CK。该FM时序信号FM_CK是调变后的时脉信号,可用来控制开关sw(1)~sw(2N)的开关(ON/OFF)频率。由于计数器413由FM时序信号FM_CK正缘触发来改变计数值,且除频器411的除数D是由该计数器413提供,因此随着计数器413的输出值的改变,FM产生器41可产生不同周期大小的FM时序信号FM_CK。另外,比较器414与415是用来比较计数器413的计数值(即除数D)是否超过计数范围Hb_FM与Lb_FM。该等比较器414与415的输出信号经由或闸(ORgate)417与正反器416产生计数器413的上/下数控制信号。因此,只要指定(Program)所需的上下计数范围Hb_FM与Lb_FM即可由FM产生器41产生所需的FM时序信号FM_CK。其中,Hb_FM与Lb_FM定义了FM_CK的最大周期Tmax与最小周期Tmin,且由Tmax变化至Tmin,再由Tmin变化至Tmax的频率即为fm。
图8B的AM产生器42是利用解码器421将一计数器422的输出值解码成N个EN(i)信号,且当计数器422的输出值为j时,有j个EN(i)信号为1。如前所述,该EN(i)信号是用来控制开关sw(1)~sw(2N)的动作个数。计数器422是由正反器428的Q输出来触发,且该正反器428由时脉信号CK_A来触发。而且,该时脉信号CK_A可为固定频率的时脉信号,亦可为图8A的FM产生器41所输出的FM时序信号FM_CK。其次,比较器424与425用来比较计数器422的计数值是否超过上下计数范围Hb_AM与Lb_AM。该等比较器424与425的输出信号经由或闸427与正反器426产生计数器422的上下数控制信号。因此,只要指定(Program)所需的上下计数范围Hb_FM与Lb_FM即可由AM产生器42产生所需的AM时序信号EN(1)~EN(N)。其中,Hb_AM与Lb_AM定义了FVCO2的最高频率Fmax与最低频率Fmin,且由Fmax变化至Fmin再由Fmin变化至Fmax的频率即为fa。所以,AM产生器42所产生的N个EN(i)信号可分别输出至调变器30的两组开关sw(i)。
在实施上可分成几种不同方式,即AM控制、FM控制以及AM/FM控制。所谓AM控制是将时序信号FM_CK设定为固定频率的信号,例如CK_A,并以AM产生器42输出具周期变化的EN(i)信号。而所谓FM控制是利用FM产生器41输出具周期变化的时序信号FM_CK,并固定一组EN(i)信号。而AM/FM控制是结合AM控制与FM控制,并以FM产生器41输出具周期变化的时序信号FM_CK,而以AM产生器42输出具周期变化的EN(i)信号,同时时序信号FM_CK可作为AM产生器42的时脉信号CK_A。如此,不但可将展频信号的突起现象消除,同时展频信号的能量可展在更广的范围。
在运用上还可利用存储器储存Hb_FM、Lb_FM、Hb_AM与Lb_AM的资料,并利用程序将所需的资料输出至FM/AM时序产生控制器40,使本发明具可程序(programmable)控制展频范围的功能。
以上所述实施例仅系为说明本发明的技术思想及特点,其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施,当不能以其限定本发明的专利范围,即大凡依本发明所揭示的精神所作的均等变化或修饰,仍应涵盖在本发明的权利要求范围内。
Claims (15)
1.一种具有可调整展频范围的展频锁相回路,其特征是:包含:
一参考时脉产生器,用来产生一参考时序信号;
一第一压控振荡器,用以产生一回授时序信号;
一相位频率侦测器,用以接收前述参考时序信号与回授时序信号,并依据该参考时序信号与回授时序信号的相位与频率的差异来产生一第一控制信号;
一电荷泵,用以接收前述相位频率侦测器所输出的第一控制信号;
一回路滤波器,连接于上述电荷泵,并与前述电荷泵共同作用以产生一第一电压信号:
一时序产生控制器,用以产生周期变化的第二控制信号;
一电压调变模组,接收前述回路滤波器所产生的第一电压信号与前述时序产生控制器所产生的第二控制信号,籍以产生一第二电压信号与一第三电压信号,其中该第二电压信号输出至前述第一压控振荡器;以及
一第二压控振荡器,用以接收前述电压调变模组所产生的第三电压信号,并输出展频信号。
2.如权利要求1所述的具有可调整展频范围的展频锁相回路,其特征是:还包含一第一除频器,连接于前述参考时脉产生器与前述相位频率侦测器之间,用以将前述参考时脉产生器所输出的参考时序信号降低至1/N倍。
3.如权利要求1所述的具有可调整展频范围的展频锁相回路,其特征是:还包含一第二除频器,连接于前述第一压控振荡器与前述相位频率侦测器之间,用以将前述第一压控振荡器所输出的回授时序信号降低至1/M倍。
4.如权利要求1所述的具有可调整展频范围的展频锁相回路,其特征是:前述电压调变模组包含:
一OP放大器,其正端接收前述回路滤波器输出的电压信号;
一参考电流路径,包含第一晶体管与连接于该第一晶体管的源极的一第一电阻,且该第一晶体管的闸极连接于前述OP放大器的输出端,源极连接于前述OP放大器的负端;
一第一电流路径,具有与前述参考电流路径的第一晶体管形成电流镜的第二晶体管,且该第二晶体管将电流输出至一第二电阻;
一第二电流路径,具有与前述参考电流路径的第一晶体管形成电流镜的第三晶体管,且该第三晶体管将电流输出至一第三电阻;以及
2N组第三电流路径,由2N个开关控制,并分别具有与前述参考电流路径的晶体管形成电流镜的第四晶体管,且该等第四晶体管将电流输出至前述第二电流路径的第三电阻;其中N为正整数。
5.如权利要求4所述的具有可调整展频范围的展频锁相回路,其特征是:前述第一晶体管、第二晶体管、第三晶体管与第四晶体管的宽度/长度的比值为1∶1∶(1-Nδ)∶δ;其中δ为无穷小。
6.如权利要求5所述的具有可调整展频范围的展频锁相回路,其特征是:前述第一电阻、第二电阻与第三电阻的电阻值相等。
7.如权利要求4所述的具有可调整展频范围的展频锁相回路,其特征是:前述参考电流路径、第一电流路径、以及第二电流路径分别由第一开关、第二开关以及第三开关控制。
8.如权利要求7所述的具有可调整展频范围的展频锁相回路,其特征是:前述第一开关、第二开关以及第三开关均维持导通状态。
9.如权利要求8所述的具有可调整展频范围的展频锁相回路,其特征是:前述第一开关、第二开关、第三开关、以及前述第三电流路径的开关的晶体管的宽度/长度的比值为1∶1∶(1-Nδ)∶δ;其中δ为无穷小。
10.如权利要求4所述的具有可调整展频范围的展频锁相回路,其特征是:前述2N个第三电流路径的开关平分成两组,并同时由一调频控制信号与N位元调幅控制信号控制,其中2N表示第三电流路径的个数。
11.如权利要求10所述的具有可调整展频范围的展频锁相回路,其特征是:在前述第一控制信号为1且前述第二控制信号有X位元为1时,前述第一组开关全部导通,而前述第一组开关导通X个,X表示一个变量,为第二控制信号为1的个数。
12.如权利要求10所述的具有可调整展频范围的展频锁相回路,其特征是:在前述第一控制信号为0且前述第二控制信号有X位元为1时,前述第一组开关导通(N-X)个,而前述第二组开关全不导通,X表示一个变量,为第二控制信号为1的个数。
13.如权利要求10所述的具有可调整展频范围的展频锁相回路,其特征是:其中前述时序产生控制器包含:
FM控制信号产生器,籍以产生周期变化的FM控制信号;以及
AM控制信号产生器,藉以产生周期变化的AM控制信号。
14.如权利要求13所述的具有可调整展频范围的展频锁相回路,其特征是:前述FM控制信号为前述调频控制信号。
15.如权利要求13或14所述的具有可调整展频范围的展频锁相回路,其特征是:前述AM控制信号为前述调幅控制信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02102445 CN1288846C (zh) | 2002-01-22 | 2002-01-22 | 具有可调整展频范围的展频锁相回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02102445 CN1288846C (zh) | 2002-01-22 | 2002-01-22 | 具有可调整展频范围的展频锁相回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1434570A CN1434570A (zh) | 2003-08-06 |
CN1288846C true CN1288846C (zh) | 2006-12-06 |
Family
ID=27627562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 02102445 Expired - Lifetime CN1288846C (zh) | 2002-01-22 | 2002-01-22 | 具有可调整展频范围的展频锁相回路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1288846C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI794538B (zh) * | 2019-09-06 | 2023-03-01 | 群聯電子股份有限公司 | 展頻時脈產生器、記憶體儲存裝置及訊號產生方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100355200C (zh) * | 2003-12-09 | 2007-12-12 | 威盛电子股份有限公司 | 半速率时序资料回复装置 |
CN101404570B (zh) * | 2007-11-23 | 2011-01-12 | 硅谷数模半导体(北京)有限公司 | 用于去除参考时钟信号的展频的系统和方法 |
CN101404569B (zh) * | 2007-11-23 | 2011-04-27 | 硅谷数模半导体(北京)有限公司 | 对参考时钟信号进行展频的装置和方法 |
CN105871358B (zh) * | 2015-01-23 | 2018-10-26 | 瑞昱半导体股份有限公司 | 展频时脉产生方法及装置 |
CN111490755B (zh) * | 2020-04-20 | 2023-08-18 | 成都华微电子科技股份有限公司 | 张弛振荡器电路 |
-
2002
- 2002-01-22 CN CN 02102445 patent/CN1288846C/zh not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI794538B (zh) * | 2019-09-06 | 2023-03-01 | 群聯電子股份有限公司 | 展頻時脈產生器、記憶體儲存裝置及訊號產生方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1434570A (zh) | 2003-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8667038B1 (en) | Methods and apparatus to increase the resolution of a clock synthesis circuit that uses feedback interpolation | |
US8669796B2 (en) | Clock generator, semiconductor device, and clock generating method | |
US6628171B1 (en) | Method, architecture and circuit for controlling and/or operating an oscillator | |
WO2014189772A1 (en) | Method and apparatus for generating a reference signal for a fractional-n frequency synthesizer | |
US20060056491A1 (en) | Spread spectrum clock generator | |
CN1214532C (zh) | 多分割分频 | |
CN1883119A (zh) | 具有增强的信号稳定性的锁相环结构 | |
CN1201490C (zh) | 相位同步循环电路以及数据再生装置 | |
CN101075809A (zh) | 时钟生成电路和时钟生成方法 | |
CN1612483A (zh) | 延迟锁定环电路 | |
CN1277490A (zh) | 延迟电路、时钟生成电路及相位同步电路 | |
CN1788417A (zh) | 带有用于改善线性和最大化频率的传播延迟补偿的张弛振荡器 | |
CN1608342A (zh) | 级联的延迟锁定环路 | |
CN1768479A (zh) | 用于抖动补偿的方法和系统 | |
US9271344B2 (en) | Dynamic LED display screen with increased frequency of input clock signals | |
CN1216373C (zh) | 电压控制振荡器 | |
US8786329B1 (en) | Method for doubling the frequency of a reference clock | |
CN1913360A (zh) | 电荷泵装置、系统和方法 | |
CN1218490C (zh) | 时钟信号发生器 | |
CN1288846C (zh) | 具有可调整展频范围的展频锁相回路 | |
CN101030782A (zh) | 时钟分配电路和其方法 | |
US8253459B2 (en) | Frequency adjusting apparatus and DLL circuit including the same | |
CN1463494A (zh) | 半导体集成电路 | |
CN1836370A (zh) | 宽带调制锁相环路及其调制系数调整方法 | |
US8009719B2 (en) | Digital spread spectrum method based on precise phase delta-sigma algorithm |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20061206 |
|
CX01 | Expiry of patent term |