CN101404570B - 用于去除参考时钟信号的展频的系统和方法 - Google Patents
用于去除参考时钟信号的展频的系统和方法 Download PDFInfo
- Publication number
- CN101404570B CN101404570B CN2007101780439A CN200710178043A CN101404570B CN 101404570 B CN101404570 B CN 101404570B CN 2007101780439 A CN2007101780439 A CN 2007101780439A CN 200710178043 A CN200710178043 A CN 200710178043A CN 101404570 B CN101404570 B CN 101404570B
- Authority
- CN
- China
- Prior art keywords
- clock signal
- initial value
- reference clock
- module
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提出了用于去除参考时钟信号的展频的系统和方法,其中,用于去除参考时钟信号的展频的系统包括:振荡时钟生成模块,用于生成不带展频特征的本地参考时钟信号,并将其发送给时钟恢复模块;初始值校正模块,用于根据参考时钟信号和来自时钟恢复模块的恢复时钟信号对用于时钟恢复模块的初始值进行校正,并将校正后的初始值发送给时钟恢复模块;以及时钟恢复模块,用于根据本地参考时钟信号和校正后的初始值生成恢复时钟信号,并将恢复时钟信号发送给初始值校正模块。
Description
技术领域
本发明涉及电子设备领域,尤其涉及一种用于去除来自发送端的参考时钟信号的展频的系统和方法。
背景技术
当一个电子系统在某单一频率下工作时,由于在这一频率的能量很高,因此就会产生在这一频率下的很强的电磁脉冲干扰(Electromagnetic Interference,简称EMI)。这种电磁干扰会对其他电子设备,或人体产生影响。目前对电子产品,尤其是对消费类电子设备,都有很严格的EMI量化规定,以减少EMI。目前对于减小EMI的基本方法是通过时钟或信号的展频(spreading spectrum)以减小特定频率的能量。
但是对于接收系统来说,由于时钟及整个数字信号的频率都被展宽,其电路必须经过有额外的很大开销才能满足系统要求,如更大的存储系统,更严格的时序要求等。而且对于有些系统在减小EMI的同时又要求信号抖动很小,这就要求在特定的系统中要对前端的展频信号进行去除展频或至少能够兼容展频后得信号、时钟。图1是该系统的具体实例的框图。
图1所示的系统可以看作是数据传输系统的简化,如以太网、ATM、无线通讯、HDMI、或DisplayPort等等。其中传输频率为fr,数据源频率为fs。其中,对于fs时钟恢复(fsclock recovery)模块如图2所示。
在现有解决方案中,主要是通过加大存储容量来实现对展频后的带宽变化的容忍的。这种方法只是解决了数据接收的完整性,并不能解决在一些系统中对时钟和信号的抖动有很高要求的问题(如音频系统,信号的抖动会直接造成声音质量的下降),也就是说这种方法不能从根本上去除展频的特性。并且这种方法代价较高,需要付出更多的硬件资源。
发明内容
鉴于以上所述的一个或多个问题,本发明提出了一种用于去除来自发送端的参考时钟信号的展频的系统和方法。可以从根本上去除展频后的信号对系统的影响,并且与没有展频时的系统相比不需要额外增加存储空间,增加的硬件开销也很小,并且可以大大简化在展频条件下的硬件设计。
根据本发明的实施例的用于去除参考时钟信号的展频的系统包括:振荡时钟生成模块302,用于生成不带展频特征的本地参考时钟信号,并将其发送给时钟恢复模块;初始值校正模块304,用于根据参考时钟信号和来自时钟恢复模块的恢复时钟信号对用于时钟恢复模块的初始值进行校正,并将校正后的初始值发送给时钟恢复模块;以及时钟恢复模块306,用于根据本地参考时钟信号和校正后的初始值生成恢复时钟信号,并将恢复时钟信号发送给初始值校正模块。
其中,初始值校正模块包括:指针控制模块304-2,用于根据恢复时钟信号生成写指针,根据参考时钟信号生成读指针,根据写指针和读指针生成堆栈空满指示信号并将堆栈空满指示信号发送给低通滤波模块;以及低通滤波模块304-4,用于对堆栈空满指示信号进行低通滤波,根据低通滤波后的堆栈空满指示信号对初始值进行校正并将其发送给时钟恢复模块。初始值校正模块还包括:堆栈304-6,用于在指针控制模块生成的写指针和读指针的控制下传输来自发送端的数据流。时钟恢复模块根据本地参考时钟信号和校正后的初始值通过闭环相位调整生成恢复时钟信号。
根据本发明的实施例的用于去除来自发送端的参考时钟信号的展频的方法包括以下步骤:步骤S402,生成不带展频特征的本地参考时钟信号;步骤S404,根据参考时钟信号和恢复时钟信号对初始值进行校正;以及步骤S406,根据本地参考时钟信号和校正后的初始值生成恢复时钟信号。
其中,步骤S404包括以下步骤:步骤一,根据恢复时钟信号生成写指针,根据参考时钟信号生成读指针,根据写指针和读指针生成堆栈空满指示信号;以及步骤二,对堆栈空满指示信号进行低通滤波,根据低通滤波后的堆栈空满指示信号对初始值进行校正。
其中,时钟恢复模块根据本地参考时钟信号和校正后的初始值通过闭环相位调整生成恢复时钟信号。
通过本发明,从根本上去除了展频后的信号对系统的影响,并且与不去除展频的系统相比不需要额外增加存储空间,增加的硬件开销也很小,并且可以大大简化在展频条件下的硬件设计。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1是一种现有技术中的传输系统的框图;
图2是如图1所示的传输系统的fs时钟恢复模块的框图;
图3是根据本发明的实施例的去除来自发送端的参考时钟信号的展频的系统的框图;以及
图4是根据本发明的实施例的去除来自发送端的参考时钟信号的展频的方法的流程图。
具体实施方式
下面参考附图,详细说明本发明的具体实施方式。
图3是根据本发明的实施例的去除来自发送端的参考时钟信号的展频的系统的框图。本发明从恢复时钟的源头方法出发,彻底阻止展频效应引入到时钟恢复系统中。如图3所示,fr作为参考时钟被引入时钟恢复模块中,其中的展频特性会引入到时钟恢复锁相环中,使得恢复时钟也具有展频特性,也就是抖动很大。另外,由于M、N的值(初始值)是发送端系统提供的,可能也具有展频后的信息,因此它们也会直接引起恢复时钟的抖动。本发明对时钟恢复模块进行了改进,参考时钟不引入fr,而是由本地产生一个不带展频特性的抖动很小的时钟作为参考时钟fr’。M、N值的确定由本地存储器读写指针的偏移产生数据在堆栈(FIFO)中的饱和度信息,经过低通滤波产生校正值,对初始值进行校正(可简称为M、N自动调整),最终使得恢复的时钟fs满足输出数据的带宽要求,并且抖动很小。
FIFO为先入先出堆栈,它和相应的指针控制(pointer control)系统是数据流传输中必须的设备。而指针控制模块在工作过程中很容易起到监视FIFO中数据空满程度的作用(因为读写指针是由它产生的),即在正常工作中,读写方向如果带宽一致则读写的指针差不会发生变化,如果发生了变化则说明读写速度(也就是带宽)发生了变化,通过对这种变化的计算很容易得到FIFO中数据将要变空或将要变满的指示信号。这个信号说明恢复的时钟fs(读方向)不能满足数据传输的带宽要求(写方向时钟为固定频率,不能改变),需要相应调整。具体方法为,如果FIFO将空,则降低fs的频率,如果FIFO将满,则升高fs频率。而在浮点N锁相环的这个系统中,要达到这个目的只需要将M/N值进行相应的改变即可,升高fs则M值增加,降低fs则M值减少。也就是说,空满的指示信号可以作为M增减的依据。同时,我们要考虑到FIFO中的空满变化是一个缓慢变化的过程,不是瞬间就能改变其空满状态的,所以为了防止M的调整震荡过大而使输出时钟fs的抖动变大,性能变差,必须要求一个低通滤波器(low pass filter)对空满指示信号进行低通滤波,减慢调整的过程,提高输出时钟的性能。空满信号经过低通滤波之后,作为M的调整依据,在用除法产生浮点数之前调整M值,除法之后其相应的浮点数就会体现这种改变。经过调制器的调制产生与其对应的整数序列。这个整数序列经过PLL(锁相环)的闭环相位调整就会在VCO(压控振荡器)的输出上得到频率调整后的时钟fs,以满足FIFO读写的带宽要求。其中,在本发明中,M值需要调整是由两方面造成的:M值本身的误差;由于没有采用理论上的参考时钟fr,而利用了本地产生的时钟fosc,这两者之间是肯定有频率差的。这两个方面的原因都是无法避免的。
如图3所示,根据本发明的实施例的用于去除参考时钟信号的展频的系统包括:
振荡时钟生成模块302,用于生成不带展频特征的本地参考时钟信号,并将其发送给时钟恢复模块;
初始值校正模块304,用于根据参考时钟信号和来自时钟恢复模块的恢复时钟信号对用于时钟恢复模块的初始值进行校正,并将校正后的初始值发送给时钟恢复模块;以及
时钟恢复模块306,用于根据本地参考时钟信号和校正后的初始值生成恢复时钟信号,并将恢复时钟信号发送给初始值校正模块。
其中,初始值校正模块304包括:指针控制模块304-2,用于根据恢复时钟信号生成写指针,根据参考时钟信号生成读指针,根据写指针和读指针生成堆栈空满指示信号并将堆栈空满指示信号发送给低通滤波模块;以及低通滤波模块304-4,用于对堆栈空满指示信号进行低通滤波,根据低通滤波后的堆栈空满指示信号对初始值进行校正并将其发送给时钟恢复模块。初始值校正模块还包括:堆栈304-6,用于在指针控制模块生成的写指针和读指针的控制下传输来自发送端的数据流。其中,时钟恢复模块根据本地参考时钟信号和校正后的初始值通过闭环相位调整生成恢复时钟信号。
图4是根据本发明的实施例的去除来自发送端的参考时钟信号的展频的方法的流程图。如图4所示,根据本发明的实施例的用于去除来自发送端的参考时钟信号的展频的方法包括以下步骤:
步骤S402,生成不带展频特征的本地参考时钟信号;
步骤S404,根据参考时钟信号和恢复时钟信号对初始值进行校正;以及
步骤S406,根据本地参考时钟信号和校正后的初始值生成恢复时钟信号。
其中,步骤S404包括以下步骤:
步骤一,根据恢复时钟信号生成写指针,根据参考时钟信号生成读指针,根据写指针和读指针生成堆栈空满指示信号;以及
步骤二,对堆栈空满指示信号进行低通滤波,根据低通滤波后的堆栈空满指示信号对初始值进行校正。
其中,时钟恢复模块根据本地参考时钟信号和校正后的初始值通过闭环相位调整生成恢复时钟信号。
在此系统中,FIFO和指针控制模块(pointer control)的写方向的工作时钟为数据传输
所需的固定时钟,读方向的工作时钟为浮点N锁相环的输出时钟,即fs。
通过本发明,从根本上去除了展频后的信号对系统的影响,并且与不去除展频的系统相比不需要额外增加存储空间,增加的硬件开销也很小,并且可以大大简化在展频条件下的硬件设计。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (5)
1.一种用于去除参考时钟信号的展频的系统,其特征在于,所述系统包括:
振荡时钟生成模块,用于生成不带展频特征的本地参考时钟信号,并将其发送给时钟恢复模块;
初始值校正模块,用于根据所述参考时钟信号和来自所述时钟恢复模块的恢复时钟信号对用于所述时钟恢复模块的初始值进行校正,并将校正后的初始值发送给所述时钟恢复模块;以及
所述时钟恢复模块,用于根据所述本地参考时钟信号和所述校正后的初始值生成新的恢复时钟信号,并将所述新的恢复时钟信号发送给所述初始值校正模块;
其中,所述初始值校正模块包括:
指针控制模块,用于根据所述恢复时钟信号生成写指针,根据所述参考时钟信号生成读指针,根据所述写指针和所述读指针生成堆栈空满指示信号并将所述堆栈空满指示信号发送给低通滤波模块;以及
所述低通滤波模块,用于对所述堆栈空满指示信号进行低通滤波,根据低通滤波后的堆栈空满指示信号对所述初始值进行校正并将其发送给所述时钟恢复模块。
2.根据权利要求1所述的系统,其特征在于,所述初始值校正模块还包括:
堆栈,用于在所述指针控制模块生成的所述写指针和所述读指针的控制下传输来自所述发送端的数据流。
3.根据权利要求1至2中任一项所述的系统,其特征在于,所述时钟恢复模块根据所述本地参考时钟信号和所述校正后的初始值通过闭环相位调整生成所述恢复时钟信号。
4.一种用于去除来自发送端的参考时钟信号的展频的方法,其特征在于,所述方法包括以下步骤:
步骤S402,生成不带展频特征的本地参考时钟信号;
步骤S404,根据所述参考时钟信号和恢复时钟信号对初始值进行校正;以及
步骤S406,根据所述本地参考时钟信号和所述校正后的初始值生成新的恢复时钟信号;
其中,所述步骤S404包括以下步骤:
步骤一,根据所述恢复时钟信号生成所述写指针,根据所述参考时钟信号生成所述读指针,根据所述写指针和所述读指针生成堆栈空满指示信号;以及
步骤二,对所述堆栈空满指示信号进行低通滤波,根据低通滤波后的堆栈空满指示信号对初始值进行校正。
5.根据权利要求4所述的方法,其特征在于,所述时钟恢复模块根据所述本地参考时钟信号和所述校正后的初始值通过闭环相位调整生成新的恢复时钟信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101780439A CN101404570B (zh) | 2007-11-23 | 2007-11-23 | 用于去除参考时钟信号的展频的系统和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101780439A CN101404570B (zh) | 2007-11-23 | 2007-11-23 | 用于去除参考时钟信号的展频的系统和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101404570A CN101404570A (zh) | 2009-04-08 |
CN101404570B true CN101404570B (zh) | 2011-01-12 |
Family
ID=40538448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101780439A Active CN101404570B (zh) | 2007-11-23 | 2007-11-23 | 用于去除参考时钟信号的展频的系统和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101404570B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107566690B (zh) * | 2017-09-21 | 2020-04-14 | 龙迅半导体(合肥)股份有限公司 | 一种去除展频的系统及方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1118562A (zh) * | 1993-11-26 | 1996-03-13 | Ntt移动通信网株式会社 | 扩展频谱通信接收机的频率误差校正装置 |
CN1434570A (zh) * | 2002-01-22 | 2003-08-06 | 瑞昱半导体股份有限公司 | 具有可调整展频范围的展频锁相回路 |
CN1921371A (zh) * | 2005-08-26 | 2007-02-28 | 上海贝尔阿尔卡特股份有限公司 | 一种同步时钟供给装置及实现方法 |
EP1764922B1 (en) * | 2005-09-15 | 2008-10-29 | Fujitsu Ltd. | Clock generation circuit and clock generation method |
-
2007
- 2007-11-23 CN CN2007101780439A patent/CN101404570B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1118562A (zh) * | 1993-11-26 | 1996-03-13 | Ntt移动通信网株式会社 | 扩展频谱通信接收机的频率误差校正装置 |
CN1434570A (zh) * | 2002-01-22 | 2003-08-06 | 瑞昱半导体股份有限公司 | 具有可调整展频范围的展频锁相回路 |
CN1921371A (zh) * | 2005-08-26 | 2007-02-28 | 上海贝尔阿尔卡特股份有限公司 | 一种同步时钟供给装置及实现方法 |
EP1764922B1 (en) * | 2005-09-15 | 2008-10-29 | Fujitsu Ltd. | Clock generation circuit and clock generation method |
Also Published As
Publication number | Publication date |
---|---|
CN101404570A (zh) | 2009-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101707506B (zh) | 一种光传送网中业务时钟透传的方法及系统 | |
CN101277178B (zh) | 数据与时脉恢复电路与栅式数字控制振荡器 | |
CN103051332A (zh) | 半导体装置、接收器、发送器、收发器和通信系统 | |
KR20100077548A (ko) | 위상동기회로 | |
US7593285B2 (en) | Semiconductor memory device with delay locked loop | |
CN101604182B (zh) | 自动调整时钟频率的方法以及时钟频率调整电路 | |
CN1852087A (zh) | 包交换网络中的时钟同步方法及实现装置 | |
CN101145864A (zh) | 一种提高基准钟性能的方法及系统 | |
CN109412584B (zh) | 时钟和数据恢复电路及其实施方法 | |
CN101404570B (zh) | 用于去除参考时钟信号的展频的系统和方法 | |
CN106341127B (zh) | 一种视频时钟恢复的方法和装置 | |
US8793410B2 (en) | Data rate throttling in an internal packet-based interface | |
US7308062B2 (en) | Apparatus for providing system clock synchronized to a network universally | |
US7212599B2 (en) | Jitter and wander reduction apparatus | |
US7965800B2 (en) | Clock recovery apparatus | |
US6819725B1 (en) | Jitter frequency shifting Δ-Σ modulated signal synchronization mapper | |
US8094562B1 (en) | Transmission of a continuous datastream through a re-clocked frame-based transport network | |
CN101964656A (zh) | 一种锁相环 | |
CN108271088B (zh) | 光模块的cdr带宽调整方法及装置 | |
US7882384B2 (en) | Setting and minimizing a derived clock frequency based on an input time interval | |
US20070110059A1 (en) | Modulated jitter attenuation filter | |
EP2506469A1 (en) | Method, device and system for clock dejitter | |
CN116846530B (zh) | 基于全网时钟频率同步的光交换网络、数据发送及接收方法 | |
US20020025014A1 (en) | Jitter reducing apparatus using digital modulation technique | |
CN102063283B (zh) | 异步先进先出接口电路、接口电路操作方法和整合式接收器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |