CN1277316C - 一种垂直型大功率场效应晶体管单元结构 - Google Patents
一种垂直型大功率场效应晶体管单元结构 Download PDFInfo
- Publication number
- CN1277316C CN1277316C CN 03116934 CN03116934A CN1277316C CN 1277316 C CN1277316 C CN 1277316C CN 03116934 CN03116934 CN 03116934 CN 03116934 A CN03116934 A CN 03116934A CN 1277316 C CN1277316 C CN 1277316C
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- epitaxial loayer
- tungsten
- micron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明为一种垂直型N沟道金属—氧化物—半导体大功率场效应晶体管单元结构。采用N型硅外延片上刻蚀沟槽的方法，使场效应晶体管的栅氧层和金属钨栅电极位于硅外延层的沟槽之中，金属钨栅与硅片表面垂直，场效应晶体管导通工作状态下，电流流动的方向是从硅片底部的漏电极出发，流经反型沟道区，最终到达源电极，电流流动的方向是与硅片的表面方向垂直。
Description
技术领域
本发明属于半导体集成电路技术领域，具体涉及到一种垂直型N沟道金属—氧化物—半导体大功率场效应晶体管单元结构。
背景技术
在金属—氧化物—半导体大功率场效应晶体管发明之前，只有大功率双极型晶体管可以在高速、中等功率范围内应用。大功率双极型晶体管发明于20世纪50年代初期，随着工艺技术的不断完善，人们可以制造出工作电流上百安培、耐压高达600伏的双极大功率晶体管。但是，双极型大功率晶体管工作性能存在一些本质上的缺陷。首先，双极大功率晶体管是电流控制器件，需要一个很大的基极电流来保证其稳定在某一工作状态，通常为集电极电流的1/5-1/10。因而，为了获得高速关断速度就需要一个更大的反向基极驱动电流。这些特性使得其基极驱动电路异常复杂和昂贵。其次，在同时加上大电流和高电压的情况下，在双极型晶体管还容易产生二次击穿失效现象。加之，在设计上很难将双极型功率器件单元并联起来，加载于双极晶体管上的正向压降随着温度的升高而下降，造成电流分流到某个器件上，导致该器件的损坏。
为了解决上述双极型功率器件性能上的局限性，人们在1970年开发了大功率金属—氧化物—半导体场效应晶体管(大功率MOSFET)。在大功率金属—氧化物—半导体场效应晶体管中，控制信号加到金属栅电极上，而栅电极与半导体表面被一层绝缘介质(通常为二氧化硅)隔离开来。所需的控制信号仅仅是一个偏压，工作或者关闭时没有恒定的电流流动。甚至100KHz工作条件下，当器件状态发生改变时，栅极电流仅提供一个很小的栅电容充电和放电的电流。同时，功率MOSFET的极高输入阻抗也大大简化了其栅驱动电路。
与双极型功率器件相反，大功率MOSFET是单极型器件。电流是由多数载流子传输形成的，没有少子注入现象，因而在器件关断时，没有少子的储存和少子复合造成的时间延迟现象。大功率MOSFET所具有的开关速度比双极晶体管的速度要高几个数量级。这种特性在高频大功率电路尤为引人注目，因为在这种工作条件下，开关的功率损耗是最重要的。大功率MOSFET在同时加上大电流和高电压的条件下，表现出优越的安全工作性能，即在一定时期内能承受大电流和高电压的冲击而不发生由于二次击穿带来的毁灭性失效。更为重要的是，大功率MOSFET单元可以很容易地并联排列设计，这是因为功率MOSFET上的正向压降随着温度的升高而增加。这种特性使得电流在并联的器件之间均匀分配。
正是由于大功率MOSFET的这些优点，使得其广泛应用于计算机、移动电话、音响、汽车电路、射频电路，以及高频切换功率电源之中。
通常的大功率MOSFET是在MOS工艺的基础上发展而来的，主要是采用平面扩散工艺，栅极与硅片表面平行。采用该结构的主要缺点是：1.不适合制造高压短沟道MOS功率器件。因为在通常工作条件下，源区与衬底在电学上是连在一起的，即使在不加栅极电压的情况下，漏极的耗尽区也要向沟道区延伸，当漏极和源沟道长度不能小于器件正常工作电压下产生的最小耗尽层宽度。2.平面扩散工艺形成的MOSFET，其栅极多晶与硅片表面平行，栅极寄生电容较大，因而大大降低了器件的开关速度。3.沟道电阻虽然可以采用增加沟道宽度的方法来减低，但是，这样做的代价是大量占用宝贵的芯片面积，加大了电路的成本。
发明内容
本发明的目的在于提出一种栅极寄生电容小、器件功耗省的金属—氧化物—半导体大功率场效应晶体管单元结构，以有效解决普通平面型MOSFET的上述缺点。
本发明提出的金属—氧化物—半导体大功率场效应晶体管单元结构，其硅外延片上的外延层由两层电阻率不同的N型薄层构成，电阻率低的第一外延层与硅衬底相邻，第二外延层上刻蚀有沟槽，金属钨栅电极置于沟槽中，金属钨栅电极和沟槽之间存在栅氧化层；金属钨栅电极与硅片表面垂直，电流方向也是从下往上，与硅片表面方向垂直。
本发明中，沟槽的深度为1.5-2.5微米，宽度为1.0-1.5微米。两层的电阻率分别为0.01-0.02欧姆-厘米且厚度为1.0-1.5微米，以及0.3-0.4欧姆-厘米且厚度为3.5-4.0微米。
上述N沟道大功率场效应晶体管制备工艺如下：在上述的外延层沟槽侧壁上，热生长一层二氧化硅，厚度一般可为40-60纳米，作为场效应晶体管的栅氧化层；用物理方法淀积金属阻挡层Ti和TiN，一般Ti的厚度为20纳米左右，TiN的厚度为40纳米左右；再用化学气相淀积方法，在真空条件下淀积金属钨，一般真空度为90Torr，采用H2(1000sccm)+WF6(95sccm)淀积，厚度为1-1.5微米；用化学机械抛光方法(CMP)磨去沟槽以外的金属钨，从而在沟槽中形成场效应晶体管单元的栅极结构；再用光刻胶作为阱注入和源区注入掩蔽膜，先后在沟道区和源区分别注入硼和磷离子，经热退火后形成场效应晶体管单元结构的沟道区和源极区。
在设计上可以采用AlSiCu金属连线方法，可以将垂直型场效应晶体管单元的栅极相联，形成大功率场效应晶体管的栅极，将垂直型场效应晶体管单元的源极相连接，形成大功率场效应晶体管的源电极。
将硅片减薄至200-250微米，并在硅片背面蒸发钛/镍/银多层金属膜，其中，钛(1KA)/镍(2KA)/银(10KA)，以减小MOSFET器件的导通电阻和热阻抗，并形成垂直型P沟道MOSFET大功率场效应晶体管漏电极。
由于金属钨栅电极位于硅外延层的沟槽之中，金属钨栅电极与硅片表面垂直，场效应晶体管导通工作状态下，电流流动的方向是从底部的漏电极出发，流经反型沟道区，最终到达源电极，电流流动的方向是与硅片的表面方向垂直。而常规的P沟道大功率MOSFET单元的金属钨栅电极与硅片表面平行，电流方向也与硅片表面方向平行，因而，本分明是一种新型的垂直型N沟道金属—氧化物—半导体大功率场效应晶体管单元结构。
本发明中，由于是采用两层外延层、垂直MOSFET单元结构，从器件结构上有效的解决普通平面型MOSFET的缺点。具有MOSFET单元面积小、短沟道、高耐压、栅极寄生电容小，器件功耗低、速度快等特点，完全可以在目前大规模集成电路工艺线上生产，是一种有发展前景的大功率MOSFET单元结构。将硅片减薄至200-250微米并在背面蒸发钛/镍/银多层金属膜，减小MOSFET器件的导通电阻和热阻抗。
附图说明
图1表示垂直型N沟道金属—氧化物—半导体大功率场效应晶体管单元剖面图。标号说明：1为金属钨栅电极；2为源极；3为漏极；4为第二外延层；5为第一外延层；6.为N+衬底。
具体实施方式
下面通过实施例进一步描述本发明。
1、在电阻率为0.001欧姆-厘米的N型(100)硅衬底上，用化学气相淀积方法外延两层N型薄层，其中，第一外延层与硅衬底相邻，厚度为1.5微米，电阻率为0.015欧姆-厘米；第二外延层厚度为3.5微米，电阻率为0.3欧姆-厘米。在第二外延层上，用等离子方法刻蚀出其深度为1.5-2.5微米、宽度为1.0-1.5微米的沟槽。
2、在硅片上先热生长一层二氧化硅，厚度为50纳米，接着，用化学气相淀积方法淀积一层厚度为150纳米的氮化硅。再用光刻方法形成一层光刻胶掩蔽膜，将要形成沟槽的区域暴露出来，而将其他区域用光刻胶掩蔽。用等离子刻蚀方法先刻蚀掉没有被光刻胶掩蔽的氮化硅和二氧化硅，去胶后形成由氮化硅和二氧化硅形成的硬掩蔽层，再用等离子刻蚀方法，在没有被硬掩蔽遮挡得硅片上刻蚀出深度为2.0微米、宽度为1.5微米的沟槽。
3、在磷酸中去除氮化硅，用稀释的氢氟酸腐蚀二氧化硅层，用去离子水清洗并甩干，然后在高温950℃的条件下，O2加HCl(流量比例为90％∶10％)，时间60分钟，然后，在N2气中退火20分钟.出炉后用稀释的氢氟酸腐蚀二氧化硅层，去离子水清洗并甩干。在1050℃条件下，用O2+H2+N2(流量比例为5∶5∶30＝500∶500∶3000毫升/分钟流量)，时间为120-150分钟，接着在N2气中退火20分钟，从而生长一层厚度为60-80纳米的高质量二氧化硅，作为场效应晶体管的栅氧化层。
4、紧接着，用物理方法淀积一层厚度为20纳米的Ti和厚度为40纳米的TiN，再用化学气相淀积方法，在的条件下真空度为90Torr的条件下，采用H2(1000sccm)+WF6(95sccm)淀积厚度为1微米的金属钨。
5、然后，化学机械抛光方法，去除沟槽以外的金属钨材料。而沟槽中的金属钨被保留下来作为场效应晶体管单元的栅极。
6、用光刻方法形成沟道区注入掩蔽膜，将沟道区以外的区域用光刻胶屏蔽，离子注入硼，能量为180KeV，剂量为3E13/cm2.去胶清洗后，在高温1050℃，N2气氛条件下，推进300分钟，形成场效应晶体管的沟道区。
7、用光刻方法形成场效应晶体管的源区的注入掩蔽膜，即将源区以外的区域用光刻胶屏蔽，源区离子注入砷，能量为80KeV，剂量为4E15/cm2，在1050℃条件下采用快速热退火(RTP)，时间为120秒，从而形成场效应晶体管的源极。
8、用常压化学气相淀积方法(APCVD)，在淀积温度为350-500℃，气体为硅皖+氧气，真空度为1Torr，先淀积一层厚度为100纳米的二氧化硅。紧接着，采用气体为硅皖+氧气+磷烷+硼烷，淀积一层厚度为500纳米的含硼磷的二氧化硅(BPSG)，其中B含量为7％wt，P含量为5％wt。常压CVD淀积完成以后，在温度90℃条件下，用N2+10％O2对BPSG进行增密处理，时间为30分钟。
9、用光刻方法形成接触孔掩蔽膜，即将要刻蚀出接触孔的区域暴露出来，而将气体区域用光刻胶保护住。再用两步法刻蚀出接触孔，第一步，氢氟酸刻蚀约200纳米的BPSG，再用等离子刻蚀方法刻蚀剩余的300纳米的BPSG和100纳米的二氧化硅。
10、采用物理溅射方法淀积一层厚度为2微米的AlSiCu金属。再用光刻方法生成金属刻蚀掩蔽膜，通过等离子刻蚀方法，刻蚀去没有被光刻胶保护的AlSiCu金属，并用等离子刻蚀方法去胶。然后在400℃和H2+N2(H2含量为10％)条件下合金，时间60分钟，从而在金属钨栅和源极上形成了金属电极。
11、将硅片减薄至200微米，并在硅片背面蒸发钛/镍/银多层金属膜，厚度分别为：钛(1KA)/镍(2KA)/银(10KA)，以减小MOSFET器件的导通电阻和热阻抗，并形成垂直型N沟道MOSFET大功率场效应晶体管漏电极。
Claims (3)
1、一种垂直型大功率场效应晶体管单元结构，其特征在于外延层由两层电阻率不同的N型薄层构成，其中电阻率低的第一外延层与硅衬底相邻，第二层外延层上刻蚀有沟槽，金属钨栅电极置于第二层外延层的沟槽之中；金属钨栅电极和沟槽之间存在栅氧化层；金属钨栅电极与硅片表面垂直，电流的方向从下向上，与硅片的表面方向垂直。
2、根据权利要求1所述的晶体管单元结构，其特征在于上述的两层电阻率不同的N型薄层构成的外延层是用化学气相淀积方法外延而成，其中第一外延层电阻率为0.01-0.02欧姆-厘米，厚度为1.0-1.5微米；第二外延层电阻率为0.3-0.4欧姆-厘米，厚度为3.5-4.0微米；在第二外延层上的沟槽，深度为1.5-2.5微米、宽度为1.0-1.5微米。
3、一种如权利要求1或2所述的晶体管单元结构的制备方法，特征在于在所述的外延层沟槽侧壁上，热生长一层厚度为40-60纳米的二氧化硅，作为场效应晶体管的栅氧化层；接着用物理方法淀积金属阻挡层Ti和TiN，用化学气相淀积方法生成一层厚度为1.0-1.5微米的金属钨，并用化学机械抛光方法磨去沟槽以外的金属钨，从而在沟槽中形成场效应晶体管单元的钨栅电极结构；用光刻胶作为阱注入和源区注入掩蔽膜，先后在沟道区和源区分别注入硼离子和砷离子，经热退火后形成场效应晶体管单元结构的沟道区和源极区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03116934 CN1277316C (zh) | 2003-05-15 | 2003-05-15 | 一种垂直型大功率场效应晶体管单元结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03116934 CN1277316C (zh) | 2003-05-15 | 2003-05-15 | 一种垂直型大功率场效应晶体管单元结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1450657A CN1450657A (zh) | 2003-10-22 |
| CN1277316C true CN1277316C (zh) | 2006-09-27 |
Family
ID=28684300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 03116934 Expired - Fee Related CN1277316C (zh) | 2003-05-15 | 2003-05-15 | 一种垂直型大功率场效应晶体管单元结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1277316C (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100403550C (zh) * | 2005-08-05 | 2008-07-16 | 西安电子科技大学 | 垂直型宽禁带半导体器件结构及制作方法 |
| CN101504917B (zh) * | 2008-05-27 | 2011-08-31 | 深圳深爱半导体有限公司 | 防止vdmos管二次击穿的方法 |
| CN102760662B (zh) * | 2011-04-29 | 2014-12-31 | 茂达电子股份有限公司 | 半导体功率装置的制作方法 |
| CN103594469B (zh) * | 2012-08-17 | 2017-04-12 | 台湾积体电路制造股份有限公司 | 垂直功率mosfet晶体管及其形成方法 |
| CN103325686B (zh) * | 2013-05-17 | 2015-06-17 | 中国电子科技集团公司第十三研究所 | 一种类t型栅掩蔽自对准法制备金刚石基fet器件的方法 |
| CN103915338B (zh) * | 2014-03-21 | 2016-08-31 | 中国电子科技集团公司第十三研究所 | 一种金刚石器件的制备方法 |
| CN114628247A (zh) * | 2022-05-12 | 2022-06-14 | 北京芯可鉴科技有限公司 | Igbt器件的制造方法及igbt器件 |
-
2003
- 2003-05-15 CN CN 03116934 patent/CN1277316C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1450657A (zh) | 2003-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103426771B (zh) | 制造具有屏蔽电极结构的绝缘栅半导体器件的方法 | |
| US8859347B2 (en) | Semiconductor-on-insulator with back side body connection | |
| CN105164811B (zh) | 半导体器件的电极及其形成方法 | |
| US7642568B2 (en) | Semiconductor device having substrate-driven field-effect transistor and Schottky diode and method of forming the same | |
| CN102386223B (zh) | GaN高阈值电压增强型MOSHFET器件及制备方法 | |
| CN104009035A (zh) | Mishfet及肖特基器件集成 | |
| CN102157493B (zh) | 金属塞及其制造方法 | |
| US8377812B2 (en) | SiC MOSFETs and self-aligned fabrication methods thereof | |
| CN107275406B (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN203242629U (zh) | 电极接触结构 | |
| CN109817645A (zh) | 阵列基板及其制作方法、显示面板、电子设备 | |
| CN1277316C (zh) | 一种垂直型大功率场效应晶体管单元结构 | |
| JP2011009387A (ja) | 半導体装置およびその製造方法ならびにそれを用いたｄｃ−ｄｃコンバータ | |
| CN112713190B (zh) | 一种垂直结构氮化镓hemt器件的制备方法 | |
| CN106098764A (zh) | 一种双通道rc‑ligbt器件及其制备方法 | |
| CN210897283U (zh) | 一种半导体器件 | |
| CN111627900A (zh) | 一种功率半导体器件及制作方法 | |
| CN115863441A (zh) | 基于二维材料的边缘接触晶体管及制备方法 | |
| CN111627908B (zh) | 一种GaN基CMOS器件及其制备方法 | |
| US6541319B2 (en) | Method of manufacturing a self-aligned gate transistor with P-type impurities selectively implanted below the gate, source and drain electrodes | |
| CN115101476B (zh) | 一种提高电流能力的对称碳化硅mosfet的制造方法 | |
| CN1937205A (zh) | 碳化硅器件的电学隔离方法 | |
| CN216597586U (zh) | 一种增强型氮化镓高电子迁移率晶体管结构 | |
| CN103618003B (zh) | 具有改良栅极的高电子迁移率晶体管 | |
| CN109686792A (zh) | 一种常关型SiC基DMOSFET器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060927 Termination date: 20160515 |