CN1276116A - 采用选择性递归解码的通信系统和方法 - Google Patents

采用选择性递归解码的通信系统和方法 Download PDF

Info

Publication number
CN1276116A
CN1276116A CN98810133A CN98810133A CN1276116A CN 1276116 A CN1276116 A CN 1276116A CN 98810133 A CN98810133 A CN 98810133A CN 98810133 A CN98810133 A CN 98810133A CN 1276116 A CN1276116 A CN 1276116A
Authority
CN
China
Prior art keywords
sequence
estimated value
code
decoding
code element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98810133A
Other languages
English (en)
Inventor
S·陈纳克舒
A·A·哈桑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ericsson Inc
Original Assignee
Ericsson Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Inc filed Critical Ericsson Inc
Publication of CN1276116A publication Critical patent/CN1276116A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0047Decoding adapted to other signal detection operation
    • H04L1/005Iterative decoding, including iteration between signal detection and decoding operation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • H03M13/2975Judging correct decoding, e.g. iteration stopping criteria
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0055MAP-decoding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0064Concatenated codes
    • H04L1/0066Parallel concatenated codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/007Unequal error protection

Abstract

根据各自的第一和第二纠错码,通过编码源序列以产生相应的第一和第二编码码元序列,该码元源序列可经通信介质传输。第一和第二编码序列经处理后产生通信信号,然后通过通信介质传输。被传输的通信信号经处理后产生对应于各自第一和第二编码序列的第一和第二接收码元序列。根据由源序列码元的前一次估算修正值增信后的相关纠错码,对第一和第二接收序列进行选择性递归解码重复产生码元估算修正值,直到该估算值满足预定的可靠性标准。通过最大似然解码第一接收序列可对第一和第二接收序列实施选择性递归解码以产生源序列码元第一估算值和与此相连系的路径度量标准。当与第一估算值相连系的路径量度标准预定函数超出预定范围时,则对第二接收序列进行解码,以产生第一码元的第二估算值。类似地,通过最大后验解码(MAP)第二接收序列可对接收序列进行选择性递归解码以产生源序列码元的第一MAP估算值和与之相关的可靠性度量标准。如果与第一MAP估算值相连系的可靠性度量标准超出预定范围,则对第二接收序列进行解码以产生第一码元的第二估算值。根据第一纠错码,如CRC,对源序列的编码可先于根据第一和第二纠错码对源序列的编码,而选择性递归解码可包括根据第一纠错码解码和第一接收序列以产生源序列码元的一个估算值,然后根据纠错码,对估算值进行解码以产生估算值的可靠性度量标准。

Description

采用选择性递归解码的通信系统和方法
                   发明领域
本发明涉及通信系统和方法,特别是涉及采用纠错技术的通信系统和方法。
                  发明背景
在一个典型的通信系统中,信息以代表信息的通信信号方式从发送端传出。通常信号经过诸如无线电、光纤、同轴电缆或类似链路的传输介质传到接收单元,因而可能引入干扰,如噪声、延迟和通信信号失真。在接收单元从通信信号中恢复原始信号时,这些干扰就可能引发错误。
解决这种问题的传统途径包括增加被传输信号的功率水平,以增大原始信号被恢复的概率。但是,增大发射机功率要受到发射机电子器件功率水平和峰值信号功率水平管制的限制以及可供放射功率的约束,例如在移动无线电话和卫星上对电源的限制。
使用差错控制技术可将冗余引入通信信号。在诸如分组码或卷积码中提供的冗余码元(symbol)可以为一个码字(code word)集合的各字之间提供额外的“隔离”,因而就允许接收机在一个有干扰的信道上接收一组码元时更容于判别该组码字中的各个码字,通常是通过判断该组码字中哪一个码字与接收的码元组最接近。
很多错误控制码在纠正随机性错误时是有效的,如以随机分布方式影响单个码元的错误,而其它的编码则在补偿所谓“突发性”错误时具有效果,例如,在几个连续的码元中持续出现的错误。为了补偿突发性错误,许多系统采用交叉(interleaving)方法重排流中码元,使突发性错误更接近随机方式分布,例如使用一个装置将码元流在矩阵中按行存储,然后按列将所存储的码元提取,这样从设备中提取出来的序列就代表原始输入序列一个重新排序。为了纠正随机错误和突发性错误,通信系统可将随机纠错编码和交叉方法相结合,如二进制卷积码和交叉器的串联,或如授予Berrou等人的美国专利5446747中所描述的所谓“超强编码”(turbo coding)方案。超强编码方案通常用第一码对源数据流进行编码,用第二码对交叉后的源数据流进行编码,这样产生的第一和第二编码流是多路复用的并在信道上传输。接收到的数据流通常由第一和第二解码器按第一码和第二码去复用和解码,再进行适当的交叉和去交叉,用一个解码器的输出来协助另一个解码器以迭代方式对去复用后的序列进行解码。
像超强编码之类的技术对在信道上传输的信息能有效地降低误码率,而传统的解码方案不能对不同信道条件下的接收的信息进行最佳解码。超强编码能改善功率效率,但会涉及大量的计算,而这些计算在良好信道的情况下是不需要的,而且造成不必要的功率消耗。
                     发明概述
按上面所述,本发明的一个目的是提供对代表并行编码源序列的通信信号能更有效解码的通信系统和方法。
根据本发明用如下通信系统和方法即可提供上述和其他的特征和优点,在这种通信系统与方法中,依据与各自码元估算修正值相联系的相应可靠性对代表并行编码源序列迭择性地进行递归解码以产生该源序列中码元的估算值。最好是将通信信号处理以产生对应于第一和第二纠错码的第一和第二序列,这些序列则用来产生通信信号,然后将接收到的序列在相应的第一和第二软输出解码器中解码。在相应的软输出解码器中,根据对应的纠错码对一个序列解码,再由另一个解码器产生的前一次估算值加以增大。最好是根据与第一和第二接收序列相连系的信号特征,如信号强度,选取第一和第二软输出解码器中的一个首先对码元进行估算。对所选源序列的一组码元或比特,例如,一组有效性较低的码元或比特,可以非递归方式解码,尽管另外一组码元或比特串,例如,一组有效性较高的码元或比特,可以选择性递归方式解码。由此提供了解码并行编码信号高效技术。
特别是,根据本发明,一个通信系统包含编码装置用于根据各自的第一和第二纠错码对一个源序列进行编码以产生相应的第一和第二码元编码序列。通信码元处理装置对应于编码装置,用于处理第一和第二编码序列以产生通信信号。通信信号传输装置对应于通信码元处理装置,用于在传输介质上传输通信信号,而通信信号处理装置对应于通信信号传输装置,用于处理被传输的通信信号以产生分别对应于第一和第二编码序列的第一和第二接收码元序列。选择性递归解码装置对应于通信信号处理装置,根据由该源序列码元前一次估算值增大后的相应的第一和第二码对第一和第二接收序列进行选择性递归解码,以重复产生码元估算值修正,直到一修正值达到预定的可靠性标准。
编码装置可以包括第一编码装置和第二编码装置,第一编码装置根据第一纠错码对源序列进行编码以产生第一编码序列,第二编码装置则根据第二纠错码对源序列进行编码以产生第二编码序列。通信码元处理装置可包括多路复用装置,对应于第一和第二编码装置,用于对第一和第二编码序列进行复用以产生多路复用码元序列。亦可以提供对应于多路复用装置的装置处理多路复用序列以产生通信信号。根据本发明的一个方面,编码装置还可包括对源序列进行交叉以产生以交叉源序列的交叉装置,而第一和第二编码装置之一对应于编码交叉后的源序列的编码装置。
根据本发明的一个实施例,选择性递归解码装置包括第一软输出解码装置和第二软输出解码装置。第一软输出解码装置对应于通信信号处理装置,用于根据第一纠错码对第一接收序列进行解码,第二软输出解码装置对应于通信信号处理装置,用于根据第二纠错码对第二接收序列进行解码。第一软输出解码装置对应于第二软输出解码装置,该装置用于当由第二软输出解码装置传输的码元前一次估算值不满足预定的可靠性标准时,则根据由第二软输出解码装置产生的软输出增大后的第一纠错码对第一接收序列解码以产生该源序列码元的第一估算值;第二软输出解码装置对应于第一软输出解码装置,该装置用于当由第二软输出解码装置产生的码元前一次估算值不满足预定的可靠性标准时,则根据由第一次软输出解码装置产生的软输出增大后的第二纠错码元对第二接收序列解码以产生该源序列码元的第二估算值。
根据本发明另一个实施例,该系统包括检错编码装置,用于根据一个检错码对对源序列进行编码以产生一检错编码序列,而编码装置包括根据第一和第二纠错码对检错码序列进行编码,以产生第一和第二编码序列的装置。选择性递归解码装置包括第一和第二解码装置,第一解码装置对应于通信信号处理装置,用于根据第一纠错码对第一接收序列进行解码,以产生源序列码元的估算值,第二解码装置对应于通信信号处理装置,用于根据第二纠错码对第二接收序列进行解码以产生源序列码元的估算值,和检错解码装置,对应于第一和第二解码装置,对由第一解码装置或第二解码装置产生的估算值进行解码,由此为估算产生一个可靠性度量标准。第一解码装置对应于检错解码装置,该装置用于当由纠错码解码装置产生的可靠性度量标准表明由第二解码装置产生的码元的前一次估算值不满足预定可靠性标准时,则根据由检错码解码装置产生的可靠性度量标准增大后的第一纠错码对第一接收序列解码以产生源序列码元的以估算值。第二解码装置对应于检错解码装置,该装置用于当由检错解码装置产生的可靠性度量标准表明由第一解码装置产生的码元的前一次估算值不满足预定的可靠性标准时,则根据由检错码解码装置产生的可靠性度量标准增大后的第二纠错码对第二接收序列解码以产生源序列码元的第二估算值。
根据本发明另一个实施例,选择性递归解码装置可包括对第一接收序列进行最大似然解码以产生该源序列码元的第一估算值及与之相关的路径度量标准的装置。同时还提供对应于最大似然解码装置的装置,用于当与第一估算相连系的路径度量标准的预定函数处于预定范围之外时,对第二接收序列进行解码,产生码元的第二估算值。根据另一方面,选择性递归解码装置包括对第一接收序列进行最大后验(MAP)解码以产生源序列码元的第一MAP估算值及与之相连系的可靠性度量标准的装置,还提供对应于MAP装置的装置,用于当与第一MAP估算相关的可靠性度量标准超出预定范围时,对第二接收序列进行解码,以产生码元的第二估算值。
该系统可以进一步包括根据相关纠错码对第一和第二接收序列中的至少一个进行非递归解码的装置,以产生源序列中第一组码元的估算值。选择性递归解码装置可包括对第一和第二接收序列进行递归解码的装置,以产生源序列中第二组码元的估算值。第二组码元代表的信息可比第一码元组所代表的信息更为重要,例如,第二组码元可包含有比第一组码元中的码元更有效的码元。采用非递归性解码那些不太重要的码元的,可用较少的计算实现解码。
该系统也可包含检错编码装置,用于根据检错码,例如,循环冗余码(CRC),对源序列进行编码,以产生检错编码序列,而编码装置可包括根据第一和第二纠错码对检错编码序列进行编码以产生第一和第二编码序列的装置。选择性递归解码装置也可包括根据第一纠错码对第一接收序列进行解码以产生源序列码元的估算值的装置,以及根据检错码对估算值解码以产生估算值的一个可靠性度量标准的装置。
根据本发明另一个实施例,选择性递归解码装置包括首先对接收序列中一个具有优选信号特征,例如,有更大信号强度的序列解码的装置。系统也可提供判断接收序列中相应的一个序列所具有的信号特征的装置。选择性递归解码装置也可包括对第一接收序列解码的装置和对第二接收序列解码的装置,对第一接收序列解码以产生源序列码元的第一估算值,该估算值具有与之相连系的可靠性,对第二接收序列解码的装置为,当码元的第一估算值满足第一可靠性标准时,则根据用源序列码元第一估算值增大后的第二纠错码对第二接收序列解码以产生码元的第二估算值;当码元的估算值满足第二可靠性标准时,则根据用预定参数值增大后的第二纠错码对第二接收序列解码。第一预定可靠性标准可代表比第二预定可靠性标准更大的可靠性。
就方法方面而言,按相应的第一和第二纠错码通过对源序列编码以产生对应的第一和第二码元编码序列,码元的源序列在传输介质上传输。第一和第二编码序列经处理后产生通信信号,然后在传输介质上传输。被传输的通信信号经处理后产生分别对应于第一和第二编码序列的第一和第二码元接收序列。根据由源序列码元前次估算值增大后的相关纠错码对第一和第二接收序列进行选择性递归解码,重复产生码元估算修正值直至满足预定的可靠性标准。
用最大似然解码第一接收序列以产生源序列码元第一估算值和与之相关的路径度量标准,和当与第一估算值相连系的路径度量标准预定函数超过预定范围时,最大似然解码第二接收序列以产生第一码元的第二估算值可实现对第一和第二接收序列的选择性递归解码。类似地,用最大似然(MAP)解码第一接收序列以产生源序列码元第一MAP估算值和与之相关的可靠性度量标准,和当与第一MAP估算值相连系的可靠性度量标准处于预定范围之外时,解码第二接收序列以产生第一码元的第二估算值可实现对源序列的选择性递归解码。就方法的另一个方面而言,根据检错码,例如,CRC,对源序列的解码可先于根据第一和第二纠错码对源序列的解码,而选择性递归解码可包括根据第一纠错码对第一接收序列解码,以产生源序列码元估算值,然后根据检错码对估算值解码以产生估算值的可靠性度量标准。第一接收序列可以被解码以产生源序列码元第一估算值,然后,如果第一估算值满足第一可靠性标准,则根据由码元第一估算值增大后的第二纠错码或者如果第一估算满足第二可靠性标准,则根据由预定参考值增大后的第二纠错码对第二接收序列进行解码。第一预定可靠性标准更能代表比第二预定可靠性标准更高的可靠性。
附图简述
本发明的一些目的和优点已陈述过,其他的将从下面的详细描述和参考附图得到全面的理解,其中:
图1示出依据本发明的一种通信系统;
图2示出根据本发明的一个实施例的通信系统的并行编码;
图3示出根据本发明的一个实施例的通信系统的选择性递归解码;
图4示出根据本发明的另一个实施例的通信系统的检错码进行的并行编码;
图5示出根据本发明的另一个实施例的通信系统的选择性递归解码;
图6示出根据本发明的另一个实施例的通信系统的选择性递归解码;
图7示出根据发明在传输介质上传输源序列的操作过程;
图8示出根据本发明的一个方面的选择性递归编码操作;
图9示出根据本发明的另一个方面的选择性递归解码操作;
图10示出根据本发明的另一种情况结合递归和非递归的解码操作;
最佳实施例的详细描述
参考附图,以下将对本发明做更全面的描述,其中附图将展示本发明的实施方案。但是,本发明可以多种不同形式设施,而不应认为仅局限于此处所描述的实施例;相反,提供这些实施例是为了使本发明的公开完全,因而可使本领域的技术人员可以理解本发明。在附图中,同类数指的是同类元件。
图1示出依据本发明的一种通信系统100。通信系统100包括根据相应的第一和第二纠错码对码元源序列105编码以产生各自的第一和第二编码序列115a,115b的编码装置110。第一和第二编码序列115a、115b用通信码元处理装置120进行处理以产生通信信号125,该通信信号借助通信信号传输装置130在传输介质上传输。被传输的通信信号135用通信信号处理装置140进行处理以产生分别对应于第一和第二编码序列115a、115b的第一和第二接收序列145a、145b。为了产生源序列码元150的估算值155,根据由码元前一次估算值增大后的相应的第一和第二纠错码,用选择性递归解码装置150对第一和第二接收序列进行递归解码反复产生码元估算修正值直到码元估算值满足预定的可靠性标准,例如,具有相关的可靠性度量标准的码元落入预定的范围之内。
本领域的技术人员可以理解编码装置110,通信码元处理装置120,通信信号传输装置130,通信信号处理装置140和选择性递归解码装置150可以多种硬件,软件或两者的结合体上实现。例如,编码装置110可以在计算机、微处理器或其他数据处理装置上用软件来实现,也可在专用硬件上用固件实现,如数字信号处理(DSP)芯片,或是软件和固件相结合来实现。通信码元处理装置120可包括通用的通信元件诸如多路复用器、交叉器、数模转换器(D/A)、调制器等。例如,编码装置110和通信码元处理装置120的功能可以集成在诸如专用集成电路(ASIC)的专用硬件和/或软件中,或分布在不同的元件中。通信信号传输装置130可以用诸如放大器、天线、接收器等通用元件实现,这些元件适合传输介质如无线链路、光纤链路、同轴电缆等使用。这些元件的运作本领域的技术人员来说是相当熟悉的,在这就不再详细介绍。
按照优选实施方案,编码装置110和通信码元处理装置120执行并行编码功能,这种功能产生通信信号125,而125则代表源序列分隔编码形式的一种组合105。参见图2,其编码装置110包括按第一纠错码对源序列105编码的第一编码装置。同时也提供了第二编码装置116,用于在交叉装置114中交叉之后优选使用第二纠错编码对源序列105实行编码。由此产生的第一和第二编码序列115a,115b用多路复用装置122加以复用并在处理装置124中加以处理后产生通信信号125。如上所述,编码装置110和通行码元处理装置120的这些元件可以用专用硬件,运行于专用或通用数据处理器中的软件或它们的组合加以实现。
用选择性递归解码方案对被传输的通信信号135解码。按图3所示的一种实施方案,被传输的通信信号135通常对应于通信信号125在通信信号处理装置140中进行处理,通信信号125会受到由传输介质和/或通信信号传输装置130引入的噪声、衰减和其他干扰的影响。特别是,被传输的信号135最好是在处理装置142例如,匹配滤波器和相应的采样器中进行以产生码元序列,然后,优选按用在通信码元处理装置120中的多路复用序列在去复用装置144中去复用以产生对应于第一和第二编码序列115a、115b的第一和第二接收序列145a、145b。
对图3所示的用于解码已编码通信信号的装置300的实施方案,选择性递归解码装置150包括第一和第二软输出解码装置152a、152b,分别用于按相应的第一和第二纠错码对第一和第二接收序列145a、145b解码。第一和第二软输出解码装置152a、152b分别产生一个软输出153a、153b,以表明由软输出解码装置152a、152b产生的码元估算值的可靠性。来自软输出解码装置152a、152b的软输出153a、153b被反馈到另一解码装置152a、152b,用以增大第一和第二接收序列的解码145a、145b。
本领域的技术人员将懂得第一和第二软输出解码装置152a、152b可采用很多不同的解码技术或算法。例如,第一和第二软输出解码装置152a、152b可采用一软输出解码器,这种解码器的类型在Hassan等人的美国专利申请号08/699101中作了描述,被转让给本发明的受让人。按照在此所描述的解码器,对被解码的码元产生一个最大后验(MAP)估算值,然后,对码元中的每一比特位是产生一个软信息值,该软信息输出对具有特定二进制值的特定比特的相对概率提供一种指示。产生可用在本发明的软信息输出的解码器的其它类型包括,例如,在Bahl等人在“实现最小码元误码率的线性码优化解码”中所阐述的码元估算器,或是利用软输出Viterbi算法(SOVA)产生路径度量标准的最大似然序列估算器,其功能可用于指示由估算器产生的码元可靠性。本领域的技术人员可以理解采用交叉与并行编码相协作的系统,例如,图2所示的实施方案,第一和第二软输出解码装置152a、152b可与适当的交叉、去交叉、延迟和其它提供适当码元估算值排序所需要的元素。但是,本领域的技术人员可以理解不要求类似交叉,去交叉,延迟等的其它并行编码方案也可和本发明一起使用,例如,Hassan等人在美国专利申请“采用无交叉的并行编码通信系统和方法”中描述的,已转让给本申请的受让人。
图4和图5示出本发明的其它一些实施方案。检错编码装置102根据检错码,例如循环冗余码(CRC),对源序列105进行编码以产生检错编码序列103。然后检错编码序列在编码装置110中进一步编码,并在通信码元处理装置120中进行处理以产生通信信号125,例如,如针对如图2所描述的那样。参考图5,对通信信号135进行解码的装置500包括通信信号处理装置140,它处理被传输的通信信号135,以产生如上所述的第一和第二接收序列145a、145b,然后,在选择性递归解码装置150中相应的第一解码装置252a和第二解码装置252b解码产生码元估算值253a和253b。为产生可靠性度量标准以指导第一和第二解码装置252a、252b的递归解码,按图4的检错编码装置102中所用的检错码用检错解码装置254对该码元估算值253a和253b进一步解码以产生码元估算值253a和253b的可靠性度量标准256。根据第一和第二检错码,第一和第二解码装置252a、252b分别对相应的第一接收序列145a和第二接收序列145b解码,为源序列105的码元产生码元估算值。该码元已用第一和第二解码装置252a,252b中的另一个产生的前一次估算值所提供的可靠性度量标准进行了增大。
本领域的技术人员将懂得第一和第二解码装置252a、253b可用多种硬决策和软决策解码器。将懂得使用纠错编码,例如,相对简单的CRC,去产生可靠性度量标准会允许所示实施方案利用硬决策解码器,而这种解码器较之于软决策解码器更为简单。但是,本领域的技术人员同样会理解软决策解码器,例如上面所提到的软输出解码器也可以用于所示实施方案。本领域的技术人员还将理解对于在本专利中对采用交叉和并行编码协同的系统,例如图4所示的实施方案来说,其第一和第二解码装置252a、252b可以用合适的交叉,去交叉,延迟以及其他需要用来对码元估算值提供合适排序的元素合并。但是,本领域的技术人员将知道不要求交叉,去交叉,延迟等其它的并行编码方案也可以如上所述的那样和本发明一起使用。例如,上面所提到的美国专利申请“采用无交叉的并行编码通信系统和方法”。
图6还示出另一种按本发明的选择递归解码实施方案。在该方案中,提供了对相应的第一和第二接收序列145a、145b中的一个判断相应信号特征165的装置。例如,信号强度判别装置160用来对第一和第二接收序列145a、145b中一个相应序列判断其相应的信号强度,这样允许更有效地解码。特别是,选择性递归解码装置150可利用信号特征165判断第一和第二装置152a、152b中的哪一个将首先产生出源序列105的码元估算值。例如,选取接收序列145a、145b中信号强度大的那个序列,其相应的解码装置产生的码元估算值可以具有更高的可靠性,因而,就可能减少为产生一种具有所希望的可靠性所需要的解码迭代次数。
图7-10示出装置和装置的流程图,用它处理通信信号以产生信息码元的一种估计序列,这种序列代表了被通信信号传输的信息码位源序列的估算值。本领域的技术人员将懂得流程图中每一个方块或方块组合可用各种通用的通信系统元件来实现。同时,也懂得,流程图中所描述的操作部分可以象装在计算机或其它数据处理装置中的计算机程序指令一样执行,由此可以产生出一种提供完成流程图方块或这些方块组合所规定的功能的机器。计算机程序可使操作步骤在计算机或数据处理装置上这些以产生一个由计算机完成的方法,这样在计算机或数据处理装置中执行的指令为完成流程图中方块或方块组合的功能提供了手段。相应地,流程图中的方块为执行规定功能方法的组合和为执行规定的功能的手段的组合。
图7示出了在传输介质中传输码元源序列的操作(方块700)。根据第一和第二纠错码对源序列编码以产生相应的第一和第二编码序列(方块710)。对第一和第二序列进行处理以产生通信信号(方块720),然后该信号在传输介质中传输(方块730)。对可能由于噪声,衰减及其他效用而恶化的被传输的通信信号进行处理以产生与第一和第二编码序列相应的第一和第二接收序列(方块740)。对第一和第二接收序列进行递归解码以产生源序列的码元估算值,直到该估算值满足预定的可靠性标准(方块750)。
图8示出本发明的一个方面对第一和第二接收序列进行选择性递归解码的操作(方块800)。根据相对应的纠错码对第一接收序列进行解码以产生源序列码元的第一估算值(方块810)。如果第一估算值满足预定的可靠性标准(方块820),例如,有一软输出值在预定的范围内,则该第一估算值可输出(方块870)。如果第一估算值不满足预定的可靠性标准,则由码元第一估算值增大后的相应的纠错码对第二个接收序列进行解码以产生码元第二估算值(方块830)。本领域的技术人员可以理解如果第一估算值是可疑的,例如,如果第一估算值有一可靠性值处于预定范围之内,致使第一估算值不正当地偏向第二估算值,则根据相应的由预定参考值增大后的纠错码对接收序列序列的第二个进行解码则可交替地产生第二估算值。与对第一估算值一样,如果第二估算值满足预定的可靠性标准(方块840),它可以输出。否则将根据相应的纠错码对接收序列的第一序列重新解码,但此次是用码元的第二估算值对纠错码元进行增大以产生新的码元估算值(方块850)。测试估算值的可靠性(方块860),生成一个新的估算值,直到产生的新估算值满足预定的可靠性标准。
参照图4和图5,现描述一个解码器的输出怎样用来对第二解码器进行增大的实例。设为系统编码,令x表示源序列105的信息位,y表示第一编码装置112产生的奇偶校验位,z表示第二编码装置116产生的奇偶校验位。在解码装置500中,解调器产生与x,y和z分别对应的序列
Figure A9881013300221
第一解码装置252a处理由来自第二解码装置252b输出的信息增大后的
Figure A9881013300223
第二解码装置252b处理由来自第一解码装置252a的信息增大后的
Figure A9881013300226
特别是,除来自第二解码装置252b的偏移信息Lj (2)外,第一解码装置252a还接收序列
Figure A9881013300231
当第一解码装置252a首次工作时,没有可用的Lj (2),因此可用值“1”代替所有的j。根据Lj (2)第一解码装置252a首先计算: q j ( 2 ) ( 0 ) = L j ( 2 ) ( 1 + L j ( 2 ) )
q j ( 2 ) ( 1 ) = 1 - q j ( 2 )
随后第一解码装置252a对位xi计算一似然比1i (1) l i ( 1 ) = Σ x : x i = 0 Π j p ( x ^ j | x j ) Π k p ( y ^ k | y k ) Π l q ( 2 ) ( x l ) Σ x : x i = 1 Π j p ( x ^ j | x j ) Π k p ( y ^ k | y k ) Π l q ( 2 ) ( x l )
此处, 可依赖于信道模式。从第一解码装置252a的观点看,值li (1)>1表明xi=0;和值li (1)≤1表明xi=1。第一解码装置252a还计算“本征”信息 M i ( 1 ) = p ( x ^ i | x i = 0 ) p ( x ^ i | x i = 1 )
和“非本征”信息: L i ( 1 ) = l i ( 1 ) M i ( 1 )
第二解码装置252b可以类似的方式操作,接收序列
Figure A98810133002310
Figure A98810133002311
以及来自第二解码装置252b的偏移信息Lj (1)。第二解码装置用与第一解码装置252a计算li (1)和Li (1)相同方式计算li (2)和Li (2)。从第二解码装置252b的观点看,值li (2)>0表明xi=0;值li (2)≤0表明xi=1。第二解码装置252b将非本征信息Li (2)作为偏置信息给第一解码装置252a。也可用对数函数形似然比(log-likellihood),本征信息和非本征信息的单调函数代替上述的表达式。单调函数的一个例子是自然对数。
在图9所示的各种操作中,图8说明了解码第一和第二接收序列的操作(方块900),其中解码是用每个接收序列的信号特征的判断来控制的,此处示出的信号特征为信号强度(方块910)。根据其对应的纠错码首先对接收序列中信号强度较大的接收序列解码,以产生源序列的第一码元估算值(方块920)。假如该第一估算值满足预定的可靠性标准(方块930),该估算值可以输出(方块980)。如果不是这样的话,则依据被第一码元估算值或预定参考值增大后的纠错码对接收序列的第二个进行解码以产生一个新的码元估算值(方块940)。同对第一估算值一样,如果新码元估算值满足预定的可靠性标准(方块950),它可以被输出(方块980)。如果不满足,则用该估算值从第一个接收序列产生一个新的码元估算值(方块960)。反过来再对它的可靠性加以检验(方块970),以决定是否需要再进行解码。
本领域的技术人员将理解图8和图9中的操作可以包括其它手段,例如,适合于补偿在通信信号原始编码中的交叉的交叉和去交叉。本领域的技术人员将理解诸如额外的交叉,编码或解码的额外处理也可以同本发明一起使用。
图10说明本发明的一种情形。由此仅对所选的源序列码元进行迭代估算。根据这种设施方式,解码第一和第二接收序列的操作(方块1000)包括非递归性解码至少一个第一和第二序列以产生源序列中第一组码元估算值(方块1010)。例如。可以对第一和第二序列其中之一解码,例如,采用图6和图9所示的信号强度标准,对第一和第二序列之一解码为来自第一组的码元产生估算值。来自第一组的码元可以包括,例如,有效性较差的语音比特或其他数据。因为对于这些比特而言,准确度也许并不是特别重要,因而可以对它们采用非递归解码方法以减少运算量。如上所述,可以对第一和第二接收序列进行选择性递归解码(方块1020)以对源序列第二组码元产生更为准确的估算,例如,产生有效性更高的数据流比特。
在以上的图例和详细说明中,已经公开了本发明的典型实施方案。尽管采用了专门术语,但它们仅用于一般性和描述性的意义,并非有任何限制目的,本发明的范围在下面的权利要求中陈述。

Claims (54)

1.一种通信系统,包括:
根据各自第一和第二纠错码对源序列进行编码以产生相应的第一和第二码元编码序列的编码装置;
通信码元处理装置,对应于所述编码装置,用来处理第一和第二编码序列以产生通信信号;
通信信号传输装置,对应于所述通信码元处理装置,用于在传输介质中传输通信信号;
通信信号处理装置,对应于所述通信信号传输装置,用来处理被传输的通信信号以产生分别对应第一和第二编码序列的第一和第二码元接收序列;以及
选择性递归解码装置,对应于所述通信信号处理装置,用于根据所述第一和第二纠错码对第一和第二接收序列进行选择性递归解码,以产生该源序列码元修正估算值,直到修正估算值满足预定的可靠性标准。
2.依照权利要求1的系统:
其中所述编码装置包括:
第一编码装置,用于根据所述第一纠错码对源序列进行编
码以产生第一编码序列;和
第二编码装置,用于根据所述第二纠错码对源序列进行编
码以产生第二编码序列;以及
其中所述通信码元处理装置,包含:
多路复用装置,对应于所述第一和第二编码装置,用于对
第一和第二编码序列进行复用以产生码元复用序列;和
对应于所述多路复用装置的装置,用于对复用序列进行处
理以产生通信信号。
3.按照权利要求2的系统,对其中所述编码装置进一步包括对源序列进行交叉以产生交叉序列的装置;而其中所述第一和第二编码装置对应于对交叉源序列进行编码的编码装置。
4.依照权利要求1的系统,其中所述选择性递归解码装置包括:
对第一接收序列进行最大似然解码,以产生源序列码元第一估算值和与之相关的路径度量标准的装置;和
对应于所述最大似然解码装置的装置,用于当与第一估算值相关的路径度量标准的预定函数超出预定范围时,对第二接收序列进行解码,以产生码元的第二估算值。
5.依照权利要求1的系统,其中所述选择性递归解码装置包括:
对第一接收序列进行最大后验(MAP)解码,以产生源序列码元第一MAP估算值和与之相关的可靠性度量标准的装置;和
对应于所述MAP解码装置的装置,用于当与第一MAP估算值相关的可靠性度量标准超出预定范围时,对第二接收序列进行解码以产生码元的第二估算值。
6.依照权利要求1的系统,进一步包括根据与之相连系的纠错码对至少一个第一和第二接收序列进行非递归解码以产生该源序列的第一组码元的估算值,其中所述选择性递归解码装置包括对第一和第二接收序列进行递归解码以产生该源序列的第二组码元的估算值的装置。
7.依照权利要求6的系统,其中所述第二组码元所代表的信息比所述第一组码元所代表的信息更为重要。
8.依照权利要求7的系统,其中所述源序列包含的码元范围从一个最小有效性的码元到一个大有效性的码元,而其中所述第二组码元包含的码元比第一组码元所包含的码元具有更大的有效性。
9.依照权利要求1的系统,进一步包括根据纠错码对源序列进行编码以产生检错码序列的检错码编码装置;
其中所述编码装置包含根据所述第一和第二纠错码对检错码序列进行编码以产生第一和第二编码序列的装置;
其中所述选择性递归解码装置包括:
根据所述第一纠错码对第一接收序列进行解码以产生源序
列码元的估算值的装置;
根据检错码对估算值进行解码以产生估算值的可靠性度量
标准的装置。
10.依照权利要求9的系统,其中的检错码包括循环冗余码(CRC)。
11.依照权利要求1的系统,其中所述选择性递归解码装置包括首先解码具有与之相连系的优选信号特征的一个接收序列的装置。
12.依照权利要求11的系统,进一步包括对为相应的一个接收序列确定一个相应信号特征的装置。
13.依照权利要求11的系统,其中所述首先解码具有与之相连系的优选信号特征的一个接收序列的装置包括首先解码具有较大信号强度的第一个接收序列的装置。
14.依照权利要求13的系统,进一步包括对相应的一个接收序列判断相应信号强度的装置。
15.依照权利要求1的系统,其中所述选择性递归解码装置包括:
对第一接收序列进行解码以产生源序列码元的第一估算值的装置,第一估算值具有与之相连系的可靠性;和
对第二接收序列进行解码的装置,其中,当码元的第一估算值满足第一可靠性标准时,则根据由源序列码元的第一估算值增大后的第二纠错码对第二接收序列解码以产生码元的第二估算值,当码元的第一估算值满足第二可靠性标准时,则根据由预定参考值增大后的第二纠错码对第二接收序列进行解码。
16.依照权利要求15的系统,其中所述第一预定可靠性标准代表比所述第二预定可靠性标准可好的可靠性。
17.依照权利要求1的系统,其中所述选择性递归解码装置包括软输出解码装置,用于对至少一个第一和第二接收序列进行解码以产生表明源序列码元估算值可靠性的软输出。
18.依照权利要求17的系统,其中所述选择性递归解码装置包括:
第一软输出解码装置,对应于所述通信信号处理装置,用于根据第一纠错码对第一接收序列进行解码;和
第二软件输出解码装置,对应于所述通信信号处理装置,用于根据第二纠错码对第二接收序列进行解码;
其中所述第一软输出解码装置对应于所述第二软件输出解码装置,当由所述第二软件输出解码装置产生的码元的前一个估算值不满足预定的可靠性标准时,该装置根据所述第而软输出解码装置产生的软输出增大后的第一纠错码对第一接收序列进行解码,以产生源序列码元的第一估算值;
其中所述第二软件输出解码装置对应于所述第一软输出解码装置,当由所述第二软输出解码装置产生的码元的前一个估算值不满足预定的可靠性标准时,该装置根据所述第一软输出解码装置产生的软输出增大后的第二纠错码对第二接收序列进行解码,以产生源序列码元的第二估算值。
19.依照权利要求1的系统,进一步包括纠错码编码装置,用于根据检错码对源序列进行编码以产生纠错码编码序列;
其中所述编码装置包括根据第一和第二纠错码对检错码序列进行编码以产生第一和第二编码序列的装置;和
其中所述选择性递归解码装置包括:
第一解码装置,对应于所述通信信号处理装置,用于根据所述第一纠错码对第一接收序列进行编码以产生源序列码元的估算值;
第二解码装置,对应于所述通信信号处理装置,用于根据所述第一纠错码对第一接收序列进行编码以产生一个源序列码元的一个估算值;以及
检错解码装置,对应于所述第一和第二解码装置,用于对由所述第一解码装置或所述第二解码装置产生的估算值进行解码,由此为该估算值产生可靠性度量标准;
其中所述第一解码装置对应于所述检错解码装置,当由所述检错解码装置产生的可靠性度量标准表明由第二解码装置产生的前一个码元估算值不满足预定的可靠性标准该时,该装置根据由所述检错解码装置产生的可靠性度量标准增大后的第一纠错码对第一接收序列进行解码,以产生源序列码元的第一估算值;
其中所述第二解码装置,对应于所述检错解码装置,当由所述检错解码装置产生的可靠性度量标准表明由所述第一解码装置产生的前一个码元估算值不满足预定的可靠性标准时,该装置根据由所述检错解码装置产生的可靠性度量标准增大后的第二纠错码对第二接收序列进行解码以产生源序列码元的第二估算值。
20.一种用于对通信信号解码的装置,该通信信号代表按相应的第一和第二纠错码编码后的源序列,由此产生的相应的第一和第二编码序列,它们被多路复用后产生通信信号,该设备包括:
通信信号处理装置,用于对被传输的通信信号进行处理,以产生分别对应于第一和第二编码序列的第一和第二码元接收序列;和
选择性递归解码装置,对应于所述的通信信号处理装置,用于根据所述第一和第二纠错码对第一和第二接收序列进行选择性递归解码,以产生源序列码元估算值修正,直到修正值满足预定的可靠性标准。
21.依照权利要求20的装置,其中所述选择性递归解码装置包括:
对第一接收序列进行解码以产生源序列码元的第一估算值和与之相关的路径度量标准的最大似然的装置;和
对应于所述最大似然解码装置的装置,用于当与第一估算值相关的路径度量标准的预定函数超出预定范围时,对第二接收序列进行解码,以产生码元的第二估算值。
22.依照权利要求20的装置,其中所述选择性递归解码装置包括:
对第一接收序列进行解码以产生源序列码元的第一MAP估算值和与之相关的可靠性度量标准的最大后验(MAP)装置;以及
对应于所述MAP解码装置的装置,用于当与第一MAP估算值相关的可靠性度量标准超出预定范围时,对第二接收序列进行解码,以产生码元的第二估算值。
23.依照权利要求20的装置,进一步包括根据相关的纠错码对至少一个第一和第二接收序列进行非递归解码以产生源序列的第一组码元的估算值的装置,其中所述选择性递归解码装置包括对第一和第二接收序列进行递归性解码以产生源序列的第二组码元的估算值的装置。
24.依照权利要求23的装置,其中所述第二组码元所代表的信息比第一组码元所代表的信息更为重要。
25.依照权利要求24的装置,其中所述源序列包含的码元范围从一个最小有效性的码元到一个最大有效性的码元,而其中所述第二组码元包含的码元比第一组码元所包含的码元具有更大的有效性。
26.依照权利要求20的装置,
其中所述选择性递归解码装置包括:
根据第一纠错码对第一接收序列进行解码以产生源序列码
元的估算值的装置;
根据检错码对估算值进行解码以产生估算值的可靠性度量标准的装置。
27.依照权利要求26的装置,其中检错码包括一循环冗余码(CRC)。
28.依照权利要求20的装置,其中所述选择性递归解码装置包括首先解码一个具有与之相关的优选信号特征的接收序列的装置。
29.依照权利要求28的装置,进一步包括对相应的一个接收序列确定相应信号特征的装置。
30.依照权利要求28的装置,其中所述首先解码具有与之相关的优选信号特征的一个接收序列的装置包括首先解码一个具有较大信号强度的接收序列的装置。
31.依照权利要求30的装置,进一步包括对相应的一个接收序列确定相应的信号强度的装置。
32.依照权利要求20的装置,其中所述选择性递归解码装置包括:
对第一接收序列进行解码以产生源序列码元的第一估算值的装置,其估算值有与之相关的可靠性;和
对第二接收序列进行解码的装置,其中,第一估算值满足第一预定可靠性标准时,则根据由源序列码元估算值增大后的第二纠错码对第二接收序列解码以产生码元第二估算值,而当码元第一估算值满足第二预定可靠性标准时,则根据由预定参考值增大后的第二纠错码对第二接收序列解码以产生第二估算值。
33.依照权利要求32的装置,其中所述第一预定可靠性标准代表比第二预定可靠性标准更高的可靠性。
34.依照权利要求20的装置,其中所述选择性递归解码装置包括软输出装置,用于对至少一个第一和第二接收序列进行解码以产生表明源序列码元的估算值的可靠性的软输出。
35.依照权利要求34的装置,其中所述选择性递归解码装置包括:
第一软输出解码装置,对应于所述通信信号处理装置,用于根据第一纠错码对第一接收序列进行解码;和
第二软件输出解码装置,对应于所述通信信号处理装置,用于根据第二纠错码对第二接收序列进行解码;
其中所述第一软输出解码装置对应于所述第二软输出解码装置,该装置用于当由所述的第二软输出解码装置产生的码元前次估算值不满足预定可靠性标准时,则根据由所述第二软输出解码装置产生的软输出增大后的第一纠错码对第一接收信号解码以产生源序列码元的第一估算值,
其中,所述第二软输出解码装置对应于所述第一软输出解码装置,该装置用于当由所述第二软输出解码装置产生的码元前一次估算值不满足预定的可靠性标准时,则根据由所述第一软输出解码装置产生的软输出增大后的第二纠错码元对第一接收序列解码以产生源序列码元的第二估算值。
36.依照权利要求20的装置,其中所述选择性递归解码装置包括:
第一解码装置,对应于所述通信信号处理装置,用于根据所述第一纠错码对第一接收序列进行解码以产生源序列码元的估算值;
第二解码装置,对应于所述通信信号处理装置,用于根据所述第一纠错码对第一接收序列进行解码以产生源序列码元的估算值;和
检错解码装置,对应于所述第一和第二解码装置,用于对由所述第一解码装置或第二解码装置产生的估算值进行解码,为估算值产生可靠性度量标准;
其中所述第一解码装置对应于所述检错解码装置,该装置用于当所述检错编码装置产生的可靠性度量标准表明用所述第二解码装置产生的码元前次估算值不满足预定的可靠性标准时,则根据由所述检错解码装置产生的可靠性度量标准增大后的第一纠错码元对第一接收序列进行解码以产生源序列码元的第一估算值;
其中,所述第二软输出解码装置对应于所述检错解码装置,该装置用于当由所述纠错编码装置产生的可靠性度量标准表明由所述第一解码装置产生的码元前次估算值不满足预定的可靠性标准时,则根据由所述检错码装置产生的可靠性度量标准增大后的第二纠错码对第二接收序列进行解码以产生源序列码元的第二估算值。
37.一种在传输介质上传输码元源序列的方法,该方法包括以下步骤:
根据相应的第一和第二纠错码对源序列进行编码以产生与之相应的第一和第二码元编码序列;
对第一和第二编码序列进行处理以产生通信信号;
在传输介质上传输通信信号;
对被传输的通信信号进行处理以产生分别对应于第一和第二编码序列的第一和第二接收码元序列;
根据所述第一和第二纠错码对第一和第二接收序列进行选择性递归解码以产生码元的估算值修正,直到有该修正值满足预定的可靠性标准。
38.依照权利要求37的方法:
其中所述编码步骤包括步骤:
根据第一纠错码对源序列进行编码以产生第一编码序列;
根据第二纠错码对源序列进行编码以产生第二编码序列;
以及
其中所述对第一和第二编码序列进行处理步骤包括以下步骤:
对第一和第二编码序列进行多路复用以产生一个码元复用
序列;和
对被复用的序列进行处理以产生通信信号。
39.依照权利要求38的方法,其中在所述根据第二纠错码对源序列进行编码之前要对源序列交叉的步骤,以产生一个交叉源序列,其中所述根据第二纠错码对源序列进行编码的步骤包括对交叉的源序列进行编码以产生第二编码序列的步骤。
40.依照权利要求37的方法,其中所述选择性递归解码步骤包含以下几个步骤:
最大似然解码第一接收序列以产生源序列码元的第一估算值和与之相关的路径度量标准;
如果与第一估算值相关的路径度量标准的预定函数超出预定范围,则解码第二接收序列以产生第一码元的第二估算值。
41.依照权利要求37的方法,其中所述选择性递归解码步骤包含以下几个步骤:
最大后验(MAP)解码第一接收序列以产生源序列码元第一MAP估算值和与之相关的路径度量;
如果与第一MAP估算值相关的可靠性度量标准超出预定范围,则解码第二接收序列以产生第一码元的第二估算值。
42.依照权利要求37的方法,进一步包括根据与之相关的纠错码对至少一个第一和第二接收序列进行非递归解码以产生源序列的第一组码元的估算值的步骤,其中所述选择性递归解码步骤包含对第一和第二接收序列进行递归解码以产生在源序列的第二组码元的估算值的步骤。
43.依照权利要求42的方法,其中所述第二组码元所代表的信息比第一组码元所代表的信息更为重要。
44.依照权利要求43的方法,其中所述源序列包含的码元处于从一个最小意义的码元到最大意义的码元范围,其中所述第二组码元所包含的码元比第一组码元所包含的码元具有更大的有效性。
45.依照权利要求37的方法,
其中在所述编码步骤之前要进行根据检错码对源序列进行编码的步骤;
其中所述选择性递归解码包含以下几个步骤:
根据第一纠错码,解码第一接收序列以产生源序列码元的
估算值;
根据检错码,解码估算值以产生估算值的可靠性度量标准。
46.依照权利要求45的方法,其中检错码包含循环冗余码(CRC)。
47.依照权利要求37的方法,其中所述选择性递归解码步骤包含以下几个步骤:
解码第一接收序列,以产生源序列码元的第一估算值;
如果第一估算值满足第一可靠性标准,则根据由码元第一估算值增大后的第二纠错码解码第二接收序列,如果第一估算值满足第二可靠性标准,则根据由预定的参考值增大后的第二纠错码解码第二接收序列。
48.依照权利要求47的方法,其中第一预定的可靠性标准代表比第二预定的可靠性标准更高的可靠性。
49.依照权利要求37的方法,其中所述选择性递归解码步骤包含以下几个步骤:
根据相应的第一纠错码解码第一接收序列以产生码元序列第一和第二估算值;
处理第一和第二编码序列以产生通信信号;
在传输介质上传输通信信号;
处理传输信号以产生分别相应于第一和第二编码序列的第一和第二接收序列;和其后
如果第一码元的第一估算值不满足预定的可靠性标准,则根据由第一码元的第一估算值增大后的第二纠错码解码第二接收序列以产生第一码元的修正估算值。
50.依照权利要求49的方法,其中如果第一码元第一估算值满足预定的可靠性标准,则在所述的第一接收序列进行解码之后,根据与之相关的纠错码对接收序列之一进行解码的步骤以产生源序列第二码元的第一估算值。
51.依照权利要求49的方法,其中第一和第二接收序列具有与之相关的信号特征,而其中第一接收序列具有优选的信号特征。
52.依照权利要求51的方法,其中在解码第一接收序列步骤之前进行为相应的一个第一和第二接收序列确定相应的信号特征的步骤。
53.依照权利要求51的方法,其中所述第一接收序列具有一个比第二接收序列更高信号强度。
54.依照权利要求51的方法,其中在解码第一接收序列步骤之前进行为相应的一个第一和第二接收序列确定相应的信号强度的步骤。
CN98810133A 1997-08-14 1998-08-13 采用选择性递归解码的通信系统和方法 Pending CN1276116A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/911,149 1997-08-14
US08/911,149 US6192503B1 (en) 1997-08-14 1997-08-14 Communications system and methods employing selective recursive decording

Publications (1)

Publication Number Publication Date
CN1276116A true CN1276116A (zh) 2000-12-06

Family

ID=25429809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98810133A Pending CN1276116A (zh) 1997-08-14 1998-08-13 采用选择性递归解码的通信系统和方法

Country Status (8)

Country Link
US (1) US6192503B1 (zh)
EP (1) EP1004181B1 (zh)
JP (1) JP2001516175A (zh)
CN (1) CN1276116A (zh)
AU (1) AU8780598A (zh)
CA (1) CA2299317A1 (zh)
DE (1) DE69804810T2 (zh)
WO (1) WO1999009696A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311641C (zh) * 2001-07-04 2007-04-18 艾利森电话股份有限公司 用于处理接收信号以获得最终质量接收信号的方法
WO2008134950A1 (fr) * 2007-04-30 2008-11-13 Huawei Technologies Co., Ltd. Procédé et dispositif permettant de décoder un code zigzag
CN107005250A (zh) * 2014-11-26 2017-08-01 高通股份有限公司 多线码元转变时钟码元纠错

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59801798D1 (de) * 1997-06-23 2001-11-22 Siemens Ag Verfahren und einrichtung zur quellengesteuerten kanaldecodierung mit hilfe eines kalman-filters
US6396822B1 (en) * 1997-07-15 2002-05-28 Hughes Electronics Corporation Method and apparatus for encoding data for transmission in a communication system
CA2315795C (en) * 1997-12-24 2006-01-31 Inmarsat Ltd. Coding method and apparatus
KR100429506B1 (ko) * 1998-04-18 2004-11-20 삼성전자주식회사 통신시스템의 채널부호/복호장치 및 방법
US6480503B1 (en) * 1998-12-28 2002-11-12 Texas Instruments Incorporated Turbo-coupled multi-code multiplex data transmission for CDMA
DE69943198D1 (de) * 1998-12-30 2011-03-31 Canon Kk Kodierungsvorrichtung und Verfahren, Dekodierungsvorrichtung und Verfahren und dazugehörige Systeme
FI106416B (fi) * 1999-02-09 2001-01-31 Nokia Mobile Phones Ltd Menetelmä ja laite dekoodatun symbolisarjan luotettavuuden määrittämiseksi
CN100452659C (zh) * 1999-03-01 2009-01-14 富士通株式会社 加速解码器
US7027537B1 (en) * 1999-03-05 2006-04-11 The Board Of Trustees Of The Leland Stanford Junior University Iterative multi-user detection
US6754290B1 (en) * 1999-03-31 2004-06-22 Qualcomm Incorporated Highly parallel map decoder
US6848069B1 (en) * 1999-08-10 2005-01-25 Intel Corporation Iterative decoding process
US6747948B1 (en) * 1999-08-11 2004-06-08 Lucent Technologies Inc. Interleaver scheme in an OFDM system with multiple-stream data sources
US6400290B1 (en) * 1999-11-29 2002-06-04 Altera Corporation Normalization implementation for a logmap decoder
DE19959409A1 (de) 1999-12-09 2001-06-21 Infineon Technologies Ag Turbo-Code-Decoder und Turbo-Code-Decodierverfahren mit iterativer Kanalparameterschätzung
US6654927B1 (en) * 2000-01-10 2003-11-25 Lg Electronics Inc. Iterative error-correction for turbo code decoding
FR2808632B1 (fr) * 2000-05-03 2002-06-28 Mitsubishi Electric Inf Tech Procede de turbo-decodage avec reencodage des informations erronees et retroaction
US7242726B2 (en) * 2000-09-12 2007-07-10 Broadcom Corporation Parallel concatenated code with soft-in soft-out interactive turbo decoder
US6697985B1 (en) * 2000-10-04 2004-02-24 Actelis Networks Inc. Predictive forward error correction redundancy
JP2003203435A (ja) * 2002-01-09 2003-07-18 Fujitsu Ltd データ再生装置
US20050102600A1 (en) * 2003-11-10 2005-05-12 Anand Anandakumar High data rate communication system for wireless applications
JP4526293B2 (ja) * 2004-03-31 2010-08-18 パナソニック株式会社 ターボ復号装置及びターボ復号方法
JP4321394B2 (ja) * 2004-07-21 2009-08-26 富士通株式会社 符号化装置、復号装置
US7502982B2 (en) * 2005-05-18 2009-03-10 Seagate Technology Llc Iterative detector with ECC in channel domain
US7360147B2 (en) * 2005-05-18 2008-04-15 Seagate Technology Llc Second stage SOVA detector
US7395461B2 (en) * 2005-05-18 2008-07-01 Seagate Technology Llc Low complexity pseudo-random interleaver
KR100950661B1 (ko) * 2006-05-20 2010-04-02 삼성전자주식회사 통신 시스템에서 신호 수신 장치 및 방법
US8719670B1 (en) * 2008-05-07 2014-05-06 Sk Hynix Memory Solutions Inc. Coding architecture for multi-level NAND flash memory with stuck cells
US8560898B2 (en) * 2009-05-14 2013-10-15 Mediatek Inc. Error correction method and error correction apparatus utilizing the method
GB2494483B (en) * 2012-03-01 2013-10-09 Renesas Mobile Corp Apparatus and method for communication

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622670A (en) * 1984-12-10 1986-11-11 At&T Bell Laboratories Error-correction coding for multilevel transmission system
JPS63274222A (ja) * 1987-05-01 1988-11-11 Matsushita Electric Ind Co Ltd インタ−リ−ブ方法
FR2675971B1 (fr) 1991-04-23 1993-08-06 France Telecom Procede de codage correcteur d'erreurs a au moins deux codages convolutifs systematiques en parallele, procede de decodage iteratif, module de decodage et decodeur correspondants.
WO1993013603A1 (en) * 1991-12-23 1993-07-08 Intel Corporation Circuitry for decoding huffman codes
US5430744A (en) * 1993-09-30 1995-07-04 International Business Machines Corporation Method and means for detecting partial response waveforms using a modified dynamic programming heuristic
EP0749211B1 (de) * 1995-06-12 2003-05-02 Siemens Aktiengesellschaft Verfahren und Codiereinrichtung zur gesicherten Übertragung von Daten mittels Mehrkomponenten-Codierung
DE19526416A1 (de) * 1995-07-19 1997-01-23 Siemens Ag Verfahren und Anordnung zur Bestimmung eines adaptiven Abbruchkriteriums beim iterativen Decodieren multidimensional codierter Infomation
JP3674111B2 (ja) * 1995-10-25 2005-07-20 三菱電機株式会社 データ伝送装置
US5905742A (en) * 1995-12-27 1999-05-18 Ericsson Inc. Method and apparauts for symbol decoding
FI100565B (fi) * 1996-01-12 1997-12-31 Nokia Mobile Phones Ltd Tiedonsiirtomenetelmä ja laitteisto signaalin koodaamiseksi
US5894473A (en) * 1996-02-29 1999-04-13 Ericsson Inc. Multiple access communications system and method using code and time division
US5721745A (en) * 1996-04-19 1998-02-24 General Electric Company Parallel concatenated tail-biting convolutional code and decoder therefor
US6023783A (en) * 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
US5734962A (en) * 1996-07-17 1998-03-31 General Electric Company Satellite communications system utilizing parallel concatenated coding
US5983385A (en) * 1997-08-14 1999-11-09 Ericsson Inc. Communications systems and methods employing parallel coding without interleaving

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311641C (zh) * 2001-07-04 2007-04-18 艾利森电话股份有限公司 用于处理接收信号以获得最终质量接收信号的方法
WO2008134950A1 (fr) * 2007-04-30 2008-11-13 Huawei Technologies Co., Ltd. Procédé et dispositif permettant de décoder un code zigzag
CN101299613B (zh) * 2007-04-30 2011-01-05 华为技术有限公司 ZigZag码译码方法及其装置
CN107005250A (zh) * 2014-11-26 2017-08-01 高通股份有限公司 多线码元转变时钟码元纠错

Also Published As

Publication number Publication date
EP1004181A1 (en) 2000-05-31
AU8780598A (en) 1999-03-08
US6192503B1 (en) 2001-02-20
DE69804810D1 (de) 2002-05-16
WO1999009696A1 (en) 1999-02-25
JP2001516175A (ja) 2001-09-25
DE69804810T2 (de) 2002-11-14
CA2299317A1 (en) 1999-02-25
EP1004181B1 (en) 2002-04-10

Similar Documents

Publication Publication Date Title
CN1276116A (zh) 采用选择性递归解码的通信系统和方法
CN1207861C (zh) 利用不带有交织的并行编码的通信系统和方法
CN1155160C (zh) 发送和接收链接码数据的方法和装置
CN1161887C (zh) 用于在发送机和接收机之间传输编码数据的方法和装置
CN1050952C (zh) 采用双最大量度产生方法的非相干接收机
CN1123127C (zh) 编码和调制方法以及用于执行该方法的装置
CN1215671C (zh) 为空中文件转发提供差错保护的方法和装置
CN1148882C (zh) 用于速率匹配的信道编码设备和方法
CN1133277C (zh) 通信系统中具有串行级联结构的编码器/解码器
US7251285B2 (en) Method and apparatus for transmitting and receiving using turbo code
CN1154236C (zh) 纠错编码型的数字传输方法
CN101047472A (zh) 使用搜索深度维特比算法对咬尾卷积码的解码方法
CN1397107A (zh) 解码装置及解码方法
CN1777041A (zh) 用于收缩卷积码的软判决译码的接收机系统和方法
KR20010075775A (ko) 대역 효율적인 연쇄 티.씨.엠 디코더 및 그 방법들
CN1213542C (zh) 具有重复信道参数估算的增强代码译码器和增强代码译码方法
CN1768482A (zh) 无线电发送设备、无线电接收设备和无线电发送方法
CN1240066A (zh) 用于对分组码进行译码的方法和装置
CN1153397C (zh) 无线电通信系统中的比特检测方法
CN1149775C (zh) 数据信号的校正并译码的方法和设备
US6374382B1 (en) Short block code for concatenated coding system
CN1183687C (zh) Turbo码编码器及编码方法
Kallel et al. Sequential decoding with an efficient partial retransmission ARQ strategy
CN1357181A (zh) 快速最大后验概率译码的方法和系统
EP3413488A1 (en) Modulation method and device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication