CN1273434A - 半导体器件栅帽与栅足自对准的t形栅加工方法 - Google Patents

半导体器件栅帽与栅足自对准的t形栅加工方法 Download PDF

Info

Publication number
CN1273434A
CN1273434A CN 00105221 CN00105221A CN1273434A CN 1273434 A CN1273434 A CN 1273434A CN 00105221 CN00105221 CN 00105221 CN 00105221 A CN00105221 A CN 00105221A CN 1273434 A CN1273434 A CN 1273434A
Authority
CN
China
Prior art keywords
photoresist
grid
silicon nitride
window
deielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 00105221
Other languages
English (en)
Other versions
CN1110065C (zh
Inventor
丁奎章
宋力波
王同祥
冯震
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inst No13 Of Electronics Ministry Of Information Industry
Original Assignee
Inst No13 Of Electronics Ministry Of Information Industry
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inst No13 Of Electronics Ministry Of Information Industry filed Critical Inst No13 Of Electronics Ministry Of Information Industry
Priority to CN00105221A priority Critical patent/CN1110065C/zh
Publication of CN1273434A publication Critical patent/CN1273434A/zh
Application granted granted Critical
Publication of CN1110065C publication Critical patent/CN1110065C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

本发明公开了一种半导体器件栅帽与栅足自对准的T形栅加工方法,它用普通工艺设备,采用双层光刻胶,利用两种介质腐蚀速率差异大的特性,反应离子刻蚀后,去除腐蚀速率快的介质,由腐蚀速率慢的介质和光刻胶构成栅窗口。一次光刻,不用套刻,剥离后获得栅帽与栅足自对准、左右对称的T形栅,栅长最小可达0.1μm,降低了制版精度、光刻难度和加工成本,特别适合2英寸以上大圆片半导体器件研制生产,可推广应用。

Description

半导体器件栅帽与栅足自对准的T形栅加工方法
本发明涉及一种半导体器件的T形栅加工方法，特别适用于砷化镓(GaAs)半导体器件及其单片电路栅帽与栅足自对准的T形栅加工工艺技术。
在GaAs半导体器件及其单片电路中，需要用T形栅提高器件和电路的性能，是一个关键工艺。国外自八十年代起投入大量人力和财力，从事微细加工的设备和工艺技术研究，开发出多种加工技术，如：电子束光刻，投影光刻，X射线光刻法，聚集电子束无掩膜法等。其中用得最广泛的是电子束直接光刻法。它利用两层以上的光刻胶，两次对位光刻在胶上得到T形窗口，经蒸发金属，剥离后得到T形栅。它可以制造出0.1μm以下的T形栅。但设备复杂，昂贵，加工费时，成本高。
中国专利号96104462.4、《半导体器件的T形栅加工方法》中公开了一种半导体的T形栅加工方法，半导体器件的栅帽与栅足是采用二次掩膜版套刻而成，由于采用普通工艺设备制造，套刻难度较大，因而成熟性的批量生产及推广应用受到限制。
本发明的目有在于避免上述背景技术中的不足之处而提供一种不用昂贵电子束曝光机、采用普通工艺设备一次光刻制造半导体器件栅帽与栅足自对准的T形栅加工方法，并这种方法还具有栅金属化厚度较厚，工艺难度小和容易操作，成品率高，加工成本低，栅的粗细易于控制等特点，特别能做出0.1μm的T形栅。
本发明的目的是这样实现的，它包含的制造加工步骤有：
在砷化镓1衬底上淀积一层氮化硅2膜，氮化硅2膜上涂两层不同光刻胶3、4；
用一块掩膜版放在光刻胶4上，对位曝光显影，光刻胶4上曝光显影出近似矩形的光刻胶窗口；
大面积曝光显影，光刻胶3上曝光显影出近似矩形的比光刻胶4尺寸大的光刻胶窗口，露出胶窗口底部的氮化硅2；
在光刻胶4上、光刻胶4窗口和光刻胶3窗口中淀积一层介质膜5，介质膜5淀积厚度为0.1μm至1.0μm；
反应离子刻蚀光刻胶4上的介质膜5和光刻胶3、4窗口中底部氮化硅2上介质膜5和氮化硅2，在窗口底部的氮化硅2膜和介质膜5上得到尺寸缩小了的狭窄窗口；
用氢氟酸腐蚀液去除掉所有的介质膜5，留下氮化硅2膜；
对砷化镓1腐蚀挖槽后，在砷化镓1片上垂直蒸发势垒金属膜6，剥离掉砷化镓1上光刻胶3、4及光刻胶3、4上的势垒金属膜6，得到栅帽与栅足自对准的T形栅。
本发明还包含以下制造加工步骤：
本发明砷化镓(GaAs)1衬底上淀积一层厚度为500至4000的氮化硅2膜，在氮化硅2膜上涂两层厚度分别为3000至15000的不同光刻胶3、4。
本发明氢氟酸去除介质膜5采用的温度为20℃至80℃。
本发明相比背景技术有如下优点：
(1)本发明没有用昂贵的电子束光刻机，而是用普通的工艺设备，采用填充介质膜，反应离子刻蚀等工艺制造栅长可控制的T形栅，大大降低了加工成本。
(2)本发明采用氮化硅(Si3N4)2和介质膜5双层介质，利用两种介质腐蚀速率差异大的特性(腐蚀比约1∶20)，反应离子刻蚀后，去除腐蚀速率快的介质，由胶和第一层介质构成栅窗口，剥离后获得一个栅帽与栅足自对准、左右对称的T形栅，用不着对位套刻，极大的降低了光刻难度，使成品率高，加工成本低。
(3)本发明所制造的T形栅势垒金属膜6的栅金属厚度比较厚，有利于器件性能的提高。
(4)本发明制造的T形栅座落在氮化硅(Si3N4)2介质上，虽然栅金属厚度比较厚，也不会倒伏，机械性能良好。
(5)本发明可以用较粗的掩膜版，获得很细的栅条，大大降低了制版精度和光刻难度，工艺难度小和容易操作，极有推广使用价值。
(6)本发明可用于2英寸以上大圆片半导体器件的批量生产，生产效率高。
以下结合附图对本发明作进一步的详细描述。
图1是本发明淀积氮化硅(Si3N4)2和涂两次光刻胶3、4的工艺结构示意图。
图2是本发明光刻胶曝光显影后的工艺结构示意图。
图3是本发明淀积介质膜5后的工艺结构示意图。
图4是本发明反应离子刻蚀后的工艺结构示意图。
图5是本发明去除介质膜5后的工艺结构示意图。
图6是本发明蒸发金属、剥离后T形栅的结构示意图。
参照图1至图6，本发明采取以下加工步骤：
(1)利用市场上通用的PECVD型淀积炉在砷化镓(GaAs)1衬底上淀积一层氮化硅(Si3N4)2膜，膜厚度为400至4000，实施例淀积的Si3N4膜厚度为2500，然后采用常规方法处理GaAs片子的正面，首先在Si3N4膜上涂一层光刻胶3，厚度为3000至15000，实施例光刻胶3采用市售PMMA型光刻胶，涂胶的厚度为1微米(1μm)。然后在光刻胶3上涂一层光刻胶4，厚度为3000至15000，实施例光刻胶4采用市售AZ1450型光刻胶，涂胶的厚度为6000，并用市售通用烘箱前烘，前烘温度为100℃，时间为15分钟。
(2)用一块掩膜版放在光刻胶4上，对位曝光显影，光刻胶4上曝光显影出近似矩形的光刻胶窗口。实施例采用1μm宽的掩膜版，对位后在常规曝光机上曝光10秒钟，再放在四甲基氢氧化铵比水等于1∶3的显影液中显影1分钟，在光刻胶4上得到一个近似1μm光刻胶窗口。
大面积曝光显影，光刻胶3上曝光显影出近似矩形的比光刻胶4尺寸大的光刻胶窗口，露出胶窗口底部的氮化硅(Si3N4)2。实施例用普通的泛光灯对光刻胶3大面积曝光5分钟，再放在四甲基氢氧化铵比水等于1∶3的显影液中显影1分钟，最后用普通烘箱后烘，后烘温度为100℃，时间为15分钟进行坚膜，在光刻胶3上得到一个比光刻胶4尺寸稍大的光刻胶窗口，同时露出胶窗口底部的氮化硅(Si3N4)2。
(3)再利用市场上通用的PECVD型淀积炉在光刻胶4、光刻胶4窗口和光刻胶3窗口中淀积一层介质膜5、介质膜淀积厚度为0.1μm至1.0μm，实施例介质膜5生长出SiO2膜，淀积介质厚度为5000。
(4)采用市售通用的反应离子刻蚀机反应离子刻蚀光刻胶4上的介质膜5和光刻胶3、4窗口中底部氮化硅(Si3N4)2上介质膜5和氮化硅2，在窗口底部的氮化硅(Si3N4)2膜和介质膜5上得到尺寸缩小了的狭窄窗口。
(5)用氢氟酸腐蚀液去除掉所有的介质膜5，留下氮化硅2膜，得到光刻胶3、4和氮化硅2膜组成的窗口。氢氟酸去除介质膜5采用的温度为20℃至80℃。实施例采用温度为40℃的氢氟酸，腐蚀时间1分钟，去除所有的介质膜5。实施例采用氮化硅2和介质膜5双层介质，利用这两种介质腐蚀速率差异大的特性(腐蚀比为1∶20)，在反应离子刻蚀后，去除腐蚀速率快的介质膜5后，由光刻胶3、4和氮化硅2构成栅窗口，
(6)对砷化镓1腐蚀挖槽，然后用市售电子束蒸发台在砷化镓(GaAs)1片上垂直蒸发势垒金属膜6，剥离掉砷化镓1上光刻胶3、4及光刻胶3、4上的势垒金属膜6，留下窗口内的势垒金属膜6，得到栅帽与栅足自对准、左右对称的T形栅。势垒金属膜6由钛(Ti)、铂(Pt)、金(Au)三层金属构成，实施例势垒金属膜6的厚度钛(Ti)为1000，铂(Pt)为2000，金(Au)为7000。因此T形栅势垒金属膜6的栅金属厚度比较厚，有利于提高器件性能，并且T形栅座落在氮化硅2介质上，虽然栅金属厚度比较厚，也不会倒伏，有良好机械性能。本发明可以用较粗的掩膜版，获得很细的栅条，大大降低制版精度和光刻难度，便于批量生产，适用于2英寸以上大圆片半导体器件的研制和生产，提高生产效率。

Claims (3)

1.一种半导体器件栅帽与栅足自对准的T形栅加工方法，其特征在于它包含的加工步骤有：
在砷化镓(1)衬底上淀积一层氮化硅(2)膜，氮化硅(2)膜上涂两层不同光刻胶(3)、(4)；
用一块掩膜版放在光刻胶(4)上，对位曝光显影，光刻胶(4)上曝光显影出近似矩形的光刻胶窗口；
大面积曝光显影，光刻胶(3)上曝光显影出近似矩形的比光刻胶(4)尺寸大的光刻胶窗口，露出胶窗口底部的氮化硅(2)；
在光刻胶(4)上、光刻胶(4)窗口和光刻胶(3)窗口中淀积一层介质膜(5)，介质膜(5)淀积厚度为0.1μm至1.0μm；
反应离子刻蚀光刻胶(4)上的介质膜(5)和光刻胶(3)、(4)窗口中底部氮化硅(2)上介质膜(5)和氮化硅(2)，在窗口底部的氮化硅(2)膜和介质膜(5)上得到尺寸缩小了的狭窄窗口；
用氢氟酸腐蚀液去除掉所有的介质膜(5)，留下氮化硅(2)膜；
对砷化镓(1)腐蚀挖槽后，在砷化镓(1)片上垂直蒸发势垒金属膜(6)，剥离掉砷化镓(1)上光刻胶(3)、(4)及光刻胶(3)、(4)上的势垒金属膜(6)，得到栅帽与栅足自对准的T形栅。
2.根据权利要求1所述的半导体器件栅帽与栅足自对准的T形栅加工方法，其特征在于砷化镓(1)衬底上淀积一层厚度为500至4000的氮化硅(2)膜，在氮化硅(2)膜上涂两层厚度分别为3000至15000的不同光刻胶(3)、(4)。
3.根据权利要求1或2所述的半导体器件栅帽与栅足自对准的T形栅加工方法，其特征在于氢氟酸去除介质膜(5)采用的温度为20℃至80℃。
CN00105221A 2000-04-05 2000-04-05 半导体器件栅帽与栅足自对准的t形栅加工方法 Expired - Fee Related CN1110065C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN00105221A CN1110065C (zh) 2000-04-05 2000-04-05 半导体器件栅帽与栅足自对准的t形栅加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN00105221A CN1110065C (zh) 2000-04-05 2000-04-05 半导体器件栅帽与栅足自对准的t形栅加工方法

Publications (2)

Publication Number Publication Date
CN1273434A true CN1273434A (zh) 2000-11-15
CN1110065C CN1110065C (zh) 2003-05-28

Family

ID=4577613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00105221A Expired - Fee Related CN1110065C (zh) 2000-04-05 2000-04-05 半导体器件栅帽与栅足自对准的t形栅加工方法

Country Status (1)

Country Link
CN (1) CN1110065C (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100421217C (zh) * 2004-01-29 2008-09-24 罗姆及海斯电子材料有限公司 T栅的形成方法
CN100446185C (zh) * 2005-11-29 2008-12-24 韩国电子通信研究院 形成t或伽玛形电极的方法
CN101251713B (zh) * 2008-04-07 2010-11-10 中国电子科技集团公司第十三研究所 深紫外光刻制作“t”型栅的方法
CN102110738B (zh) * 2009-12-25 2013-04-24 华东光电集成器件研究所 一种双面psd器件的制造方法
CN101901751B (zh) * 2009-01-26 2014-11-05 半导体元件工业有限责任公司 半导体元件及其制造方法
CN105190870A (zh) * 2013-03-19 2015-12-23 友立材料株式会社 半导体元件搭载用基板的制造方法
CN105789037A (zh) * 2016-03-18 2016-07-20 中国电子科技集团公司第五十五研究所 微波毫米波芯片的小尺寸栅制备方法
CN107393959A (zh) * 2017-07-07 2017-11-24 西安电子科技大学 基于自对准栅的GaN超高频器件及制作方法
CN112614777A (zh) * 2020-12-18 2021-04-06 江苏能华微电子科技发展有限公司 一种t形栅极金属下部栅极沟道开口的自对准方法及器件
CN112645276A (zh) * 2020-03-06 2021-04-13 腾讯科技（深圳）有限公司 铟柱及其制备方法
CN112713084A (zh) * 2020-12-29 2021-04-27 中国科学院微电子研究所 一种半导体结构的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599790A (en) * 1985-01-30 1986-07-15 Texas Instruments Incorporated Process for forming a T-shaped gate structure
FR2711451B1 (fr) * 1993-10-18 1995-11-17 Jackie Etrillard Procédé d'obtention de contacts conducteurs auto-alignés pour composants électroniques.
CN1112288A (zh) * 1995-02-21 1995-11-22 中国科学院微电子中心 在半导体表面制造t形栅极的方法
US5688704A (en) * 1995-11-30 1997-11-18 Lucent Technologies Inc. Integrated circuit fabrication
CN1048354C (zh) * 1996-05-03 2000-01-12 电子工业部第十三研究所 半导体器件的t形栅加工方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100421217C (zh) * 2004-01-29 2008-09-24 罗姆及海斯电子材料有限公司 T栅的形成方法
CN100446185C (zh) * 2005-11-29 2008-12-24 韩国电子通信研究院 形成t或伽玛形电极的方法
CN101251713B (zh) * 2008-04-07 2010-11-10 中国电子科技集团公司第十三研究所 深紫外光刻制作“t”型栅的方法
CN101901751B (zh) * 2009-01-26 2014-11-05 半导体元件工业有限责任公司 半导体元件及其制造方法
CN102110738B (zh) * 2009-12-25 2013-04-24 华东光电集成器件研究所 一种双面psd器件的制造方法
CN105190870B (zh) * 2013-03-19 2018-02-27 友立材料株式会社 半导体元件搭载用基板的制造方法
CN105190870A (zh) * 2013-03-19 2015-12-23 友立材料株式会社 半导体元件搭载用基板的制造方法
CN105789037A (zh) * 2016-03-18 2016-07-20 中国电子科技集团公司第五十五研究所 微波毫米波芯片的小尺寸栅制备方法
CN105789037B (zh) * 2016-03-18 2021-03-02 中国电子科技集团公司第五十五研究所 微波毫米波芯片的小尺寸栅制备方法
CN107393959A (zh) * 2017-07-07 2017-11-24 西安电子科技大学 基于自对准栅的GaN超高频器件及制作方法
CN112645276A (zh) * 2020-03-06 2021-04-13 腾讯科技（深圳）有限公司 铟柱及其制备方法
CN112645276B (zh) * 2020-03-06 2024-02-09 腾讯科技（深圳）有限公司 铟柱及其制备方法
CN112614777A (zh) * 2020-12-18 2021-04-06 江苏能华微电子科技发展有限公司 一种t形栅极金属下部栅极沟道开口的自对准方法及器件
CN112713084A (zh) * 2020-12-29 2021-04-27 中国科学院微电子研究所 一种半导体结构的制造方法

Also Published As

Publication number Publication date
CN1110065C (zh) 2003-05-28

Similar Documents

Publication Publication Date Title
US6800423B2 (en) Radiation-sensitive composition and method for forming patterns and fabricating semiconductor devices
CN100594434C (zh) 制具有纳米尺度的大面积由金属膜覆盖的金属结构的方法
US5275695A (en) Process for generating beveled edges
US4315984A (en) Method of producing a semiconductor device
CN1110065C (zh) 半导体器件栅帽与栅足自对准的t形栅加工方法
US20110291214A1 (en) Photo mask and method for fabricating image sensors
CN1048354C (zh) 半导体器件的t形栅加工方法
CN100576579C (zh) 一种制备铟柱的方法
JP3998393B2 (ja) パターン形成方法
FR2895698A1 (fr) Procede de fabrication d'une plaque d'impression avec un motif fin au moyen d'un champ electrique.
US5139922A (en) Method of making resist pattern
JP2002198283A (ja) レジストパターン形成方法
CN111453692B (zh) 纳米柱阵列及其制备方法
CN100349047C (zh) 硅基液晶铝反射电极的钝化保护方法
EP0877417A1 (en) Method for fabrication of electrodes and other electrically-conductive structures
CN1248292C (zh) 半导体器件栅凹槽与n+凹槽自对准加工方法
CN1063552C (zh) 一种量子线超微细图形的制作方法
Ono et al. High contrast x‐ray mask preparation
JP2001174993A (ja) 感放射線組成物およびパタン形成方法
US20070093056A1 (en) Method for forming metal line and semiconductor device including the same
KR930006133B1 (ko) 모스소자의 콘택트홀 형성방법
JPH03159126A (ja) 半導体装置の製造方法
JPH0513733A (ja) 半導体装置、及びその製造方法
Little et al. Free‐standing photoresist films for microlithography
JPH07321100A (ja) 高密度ｖ型溝を有するガリウム砒素基板の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee