CN1263114C - 通过交替层间电介质实现的无刻蚀阻止层的双镶嵌互连 - Google Patents

通过交替层间电介质实现的无刻蚀阻止层的双镶嵌互连 Download PDF

Info

Publication number
CN1263114C
CN1263114C CNB028122976A CN02812297A CN1263114C CN 1263114 C CN1263114 C CN 1263114C CN B028122976 A CNB028122976 A CN B028122976A CN 02812297 A CN02812297 A CN 02812297A CN 1263114 C CN1263114 C CN 1263114C
Authority
CN
China
Prior art keywords
interlayer dielectric
dielectric
conductor
integrated circuit
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028122976A
Other languages
English (en)
Other versions
CN1535477A (zh
Inventor
劳伦斯·黄
帕特里克·莫罗
杰佩恩格·洛伊
安德鲁·奥特
格兰特·克洛斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1535477A publication Critical patent/CN1535477A/zh
Application granted granted Critical
Publication of CN1263114C publication Critical patent/CN1263114C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明公开了一种双镶嵌工艺，其中，第一交替ILD由第一材料制成，第二交替ILD由第二材料制成。每种材料都在存在例如用于有机高分子和无机低K材料的不同的刻蚀剂时，能够以比另一种材料更快的速率刻蚀。这允许在没有刻蚀剂阻止层的情形下在彼此上交替地沉积ILD，从而减小了电容。

Description

通过交替层间电介质实现的无刻蚀阻挡层的双镶嵌互连
技术领域
本发明涉及在半导体器件中制作互连层的领域。
背景技术
在当前的集成电路中，经常使用在包含有有源器件的衬底上制作的几层互连结构。每个互连层都被制作在层间电介质(interlayer dielectric，ILD)之内或之上。在每个ILD中刻蚀通路(via)以与位于下面的层中的导体相接触。被普遍接受的是，每个ILD中的电介质材料都应该具有低的k(介电常数)，以在导体之间获得低的电容。低k的电介质常常具有低的密度，并且刻蚀得相当快速。具体地说，对于未落入的(unlanded)接触，过蚀刻可能出现并延伸进入位于下面的层而导致缺陷。因此，在每层之间形成刻蚀阻挡(etchant stop)。不幸的是，这些刻蚀阻挡一般具有更高的k值，因此增加了导体之间的电容。
在图1中示出了该问题，其中第一ILD 10包括使用双镶嵌(dualdamascene)工艺制作的铜导体和通路。当在紧接着的ILD 11中刻蚀开口12时，层13作为刻蚀阻挡以阻止刻蚀进入位于下面的层ILD 10。要不是有层13，由虚线14所示出的区域就可能被刻蚀掉而导致缺陷。因此，需要层13，即使它增加了导体之间的电容。
一般地说，层13既作为刻蚀阻挡又作为扩散阻挡层(barrier)。层13作为刻蚀阻挡的角色是对电容的主要贡献者，因为与提供阻挡层功能所仅需的200相比，800-1600的层厚常常被用于刻蚀阻挡功能。
可以用来代替将图1的层13用作阻挡层的另一种技术是使用具有钴、镍或它们的合金的分流层(shunt layer)。这涉及将分流材料选择沉积到铜线上以出现进入上覆ILD中的电迁移。这在同时待审的申请09/753,256“Interconnect Structures and a Method of Electroless Introduction ofInterconnect Structures”中讨论，该申请在2000年12月28日递交，并被转让给本申请的受让人。
发明内容
本发明的一个技术方案提供了一种集成电路，其包括：仅由第一电介质材料构成的第一层间电介质，所述第一电介质材料在暴露于第一刻蚀剂时具有第一刻蚀速率，其中所述第一层间电介质包括第一导体和位于下面的第一通路，所述第一导体和所述第一通路都完全嵌入在所述第一电介质材料中；仅由第二电介质材料构成的第二层间电介质，所述第二层间电介质直接置于所述第一层间电介质上，所述第二电介质材料在暴露于所述第一刻蚀剂时具有比所述第一刻蚀速率慢的刻蚀速率，其中所述第二层间电介质包括第二导体和位于下面的第二通路，所述第二导体和所述第二通路都完全嵌入在所述第二电介质中，使得所述第一层间电介质与所述第二层间电介质之间的界面是具有不同刻蚀速率的电介质材料的界面；直接置于所述第二层间电介质上的第三层间电介质，所述第三层间电介质仅由所述第一电介质材料构成，其中所述第三层间电介质包括第三导体和位于下面的第三通路，所述第三导体和所述第三通路完全嵌入在所述第一电介质材料中。
本发明的另一技术方案提供了一种集成电路，其包括：完全由第一材料构成的第一层间电介质，所述第一层间电介质交替地置于第二层间电介质之间，所述第二层间电介质完全由第二材料构成，其中所述第一材料和所述第二材料中的每一种可以在不同刻蚀剂下以比另一种更快的速率刻蚀，其中所述第一层间电介质包括第一导体和位于下面的第一通路，所述第一导体和所述第一通路完全置于所述第一层间电介质中，其中所述第二层间电介质包括第二导体和位于下面的第二通路，所述第二导体和所述第二通路完全置于所述第二层间电介质中，并且其中，所述第一层间电介质和所述第二层间电介质中每个层间电介质之间的界面由彼此直接接触的所述第一材料和所述第二材料构成。
本发明的另一技术方案提供了一种集成电路，其包括：完全由第一材料构成的第一层间电介质；完全由第二材料构成的第二层间电介质，所述第二层间电介质直接置于所述第一层间电介质上，所述第二材料可以由第一刻蚀剂以比刻蚀所述第一材料更快的速率刻蚀；直接置于所述第二层间电介质上的第三层间电介质，所述第三层间电介质完全由所述第一材料构成，其中所述层间电介质中的每一个都包括完全置于其各自的层间电介质中的导体和位于下面的通路，使得所述层间电介质之间的界面由彼此接触的所述第一材料和所述第二材料形成。
附图说明
图1是示出了现有技术中所使用的两级层间电介质(ILD)的横截面正视图；
图2是示出了根据本发明的实施例制作的两级ILD的横截面正视图；
图3是示出了由本发明的实施例制作的几级ILD的横截面正视图。
具体实施方式
本发明说明了一种集成电路互连结构和用于制作该结构的工艺。在下面的说明中，阐述了许多诸如具体的层间电介质(ILD)材料的具体的细节，以提供对本发明完整的理解。对于本领域普通技术人员清楚的是，本发明可以在没有这些具体细节的情形被实施。在其他例子中，例如刻蚀和沉积步骤的公知处理步骤将不再详细说明，以免不必要地使本申请模糊。
本发明使用了至少两种不同的ILD材料，它们从一个互连级到下一个级交替变换。选择这些材料使得每种材料在另一种材料存在时可以更快地刻蚀。在一个实施例中，第一材料是例如高分子基电介质的有机低k电介质，第二材料是例如掺碳氧化物的无机材料。第一类材料——有机高分子——通常是被旋转涂覆(spin on)的。在C.B.Case，C.J.Case，A.Kornblit，M.E.Mills，D.Castillo，R.Liu在美国材料研究学会(Materials ResearchSociety)ULSI XII.COPYRGT.1997的会议文集上所发表的“Intergration ofPerfluorocyclobutane(PFCB)”一文中，可以发现对全氟环丁烷(PFCB)有机高分子的讨论，该文章从第449页开始。这些高分子可以从例如Dupont，Allied Signal，Dow Chemical，Dow Corning等公司得到。
可以用在本发明中的第二类材料是基于硅质的，例如纳米多孔硅土气凝胶和干凝胶。在Ramos，Roderick，Maskara和Smith在美国材料研究学会ULSI XII.COPYRGT.1997的会议文集上所发表的“Nanoporous Silicafor Dieletric Constant Less than 2”一文，以及由Jin，List，Lee，Lee，Luttmer和Havermann在美国材料研究学会ULSI XII.COPYRGT.1997的会议文集上所发表的“Porous Xerogel Films as Ultra-Low PermittivityDielectrics for ULSI Interconnect Applications”一文中对这些电介质进行了讨论，这两篇文章分别开始于第455页和第463页。
为了讨论，假设一种工艺具有六级金属化，标识为ILD 0-5。尽管本发明在一些情形中可以被用在所有六级ILD中，但是在一个实施例中，其被用于第1-4级。第0级ILD通常与衬底接触，并可能需要例如在美国专利6,124,191中所讨论的不同的工艺。最上面的ILD级通常为诸如包括突点(bump)之类的封装目的而接受特殊处理，因此，可以使用未掺杂的二氧化硅层。
参考图3，图示说明了4级连续的ILD 30，31，32和33的结构。这些级可以是6级金属化工艺中的第1-4级。第一和第三级由第一ILD材料形成，这些材料可以是例如低k掺碳氧化物。所指示的交替的层31和33是由例如高分子基电介质的第二ILD材料制作的。
如图3所示，在ILD 30-33中的每一个中形成通路和导体。这些通路和导体可以以普通方式，例如双镶嵌工艺来形成。在这种情形下，例如，通路和导体都可以由铜或铜合金制作而成，所述铜合金中包含有导电阻挡层材料以阻止铜扩散到邻近的电介质材料中。
在图3中，在ILD之间使用了氮化硅或碳化硅阻挡层34。该电介质阻止铜扩散到ILD中。如上所述，由于层34未被用作刻蚀阻挡，所以它可以相对较薄(例如，200)。因此，它不会将连线间和导体间电容增加到较厚的刻蚀阻挡会增加到的程度。
在图2中，图示说明了一些用于制作一个实施例的结构的工艺。第一ILD 19由例如高分子基电介质的第一材料制作，并包括通路和导体。对于此实施例，在铜导体上增加了分流层25以进行电迁移。然后，ILD 20由例如掺碳氧化物的第二电介质材料形成。通路和导体与分流层25一道在ILD 20中形成。所有这些使用公知的处理步骤来完成。
现在不使用例如图1中的层13的中间刻蚀阻挡，在ILD 20上直接形成ILD 21。ILD 21由例如高分子基电介质的第一材料制作。
对每层进行图案化以界定通路和导体开口，比如用牺牲光吸收材料(sacrificial light absorbing material，SLAM)或双硬掩模工艺，或这些步骤的组合来形成开口24和类似开口。开口24被用来形成接触和导体。
在图2中，分流材料被用来提供阻挡层，而在图3中，电介质被用于阻挡层。二者可以在ILD中的同一层使用，或者它们可以交替变换。例如，通常已经沉积了分流材料，可以形成阻挡层电介质。当对上覆ILD刻蚀通路/导体开口时，在所述电介质中刻蚀开口用于通路。
重要的是，通过所公开的实施例，使用第一刻蚀剂刻蚀第一材料比刻蚀ILD 20的位于下面的第二材料更快。差异刻蚀速率优选地是20比1，或更大。因此，当开口24被刻蚀，并且刻蚀剂到达第二材料时，在ILD第二材料中只出现非常少的刻蚀。因此，由图1的虚线14所示的缺陷即使在没有刻蚀阻挡时也不会发生。
同样地，当在ILD 20中刻蚀开口时，使用了刻蚀第二材料比刻蚀第一材料更快的刻蚀剂。因此，当在ILD 20中刻蚀开口时，刻蚀剂不会刻蚀到位于下面的第一材料中。同样，优选地，被用来刻蚀第一材料的刻蚀剂以比第一材料快至少20倍的速率刻蚀该材料。
尽管在一个实施例中，所有偶数级ILD由第一材料制成，所有奇数级ILD由第二材料制成，但这不是必须的。每层都可以有不同的材料，只要一层能以比位于下面的层更高的速率被刻蚀即可。但是，将所有奇数层由第一材料制成，偶数层由第二材料制成，这样成本上可能更有效。
上面讨论的无机材料可以使用碳氟化合物刻蚀，例如可以是C4F8，C5F8，C2F6，C4F6，CF4或CH2F2。碳氟化合物通常被用于与氧气和氩气的混合物中。在上述所讨论的无机或有机ILD之间，可以获得20比1的选择性。
上面讨论的有机高分子可以使用氢气或氧气进行刻蚀，它们实际上在与氮气的混合物中燃烧所述高分子。在有机和无机电介质之间可以获得30比1的选择性。
因此，本发明公开了具有减少的电容的ILD。

Claims (15)

1.一种集成电路，包括：
仅由第一电介质材料构成的第一层间电介质，所述第一电介质材料在暴露于第一刻蚀剂时具有第一刻蚀速率，其中所述第一层间电介质包括第一导体和位于下面的第一通路，所述第一导体和所述第一通路都完全嵌入在所述第一电介质材料中；
仅由第二电介质材料构成的第二层间电介质，所述第二层间电介质直接置于所述第一层间电介质上，所述第二电介质材料在暴露于所述第一刻蚀剂时具有比所述第一刻蚀速率慢的刻蚀速率，其中所述第二层间电介质包括第二导体和位于下面的第二通路，所述第二导体和所述第二通路都完全嵌入在所述第二电介质中，使得所述第一层间电介质与所述第二层间电介质之间的界面是具有不同刻蚀速率的电介质材料的界面；
直接置于所述第二层间电介质上的第三层间电介质，所述第三层间电介质仅由所述第一电介质材料构成，其中所述第三层间电介质包括第三导体和位于下面的第三通路，所述第三导体和所述第三通路完全嵌入在所述第一电介质材料中。
2.如权利要求1所述的集成电路，其中，所述第二电介质材料在暴露于不同于所述第一刻蚀剂的第二刻蚀剂时，比所述第一电介质材料刻蚀得更快。
3.如权利要求2所述的集成电路，其中，所述第一电介质材料包括有机基电介质。
4.如权利要求3所述的集成电路，其中，所述第二电介质材料包括无机基电介质。
5.如权利要求1所述的集成电路，包括直接置于所述第三层间电介质上的第四层间电介质，所述第四层间电介质仅由所述第二电介质材料构成。
6.如权利要求5所述的集成电路，其中，所述第一电介质材料包括高分子基电介质。
7.如权利要求6所述的集成电路，其中，所述第二电介质材料包括掺碳氧化物。
8.一种集成电路，包括：
完全由第一材料构成的第一层间电介质，所述第一层间电介质交替地置于第二层间电介质之间，所述第二层间电介质完全由第二材料构成，其中所述第一材料和所述第二材料中的每一种可以在不同刻蚀剂下以比另一种更快的速率刻蚀，其中所述第一层间电介质包括第一导体和位于下面的第一通路，所述第一导体和所述第一通路完全置于所述第一层间电介质中，其中所述第二层间电介质包括第二导体和位于下面的第二通路，所述第二导体和所述第二通路完全置于所述第二层间电介质中，并且其中，所述第一层间电介质和所述第二层间电介质中每个层间电介质之间的界面由彼此直接接触的所述第一材料和所述第二材料构成。
9.如权利要求8所述的集成电路，其中，在所述第一导体之上添加了分流层。
10.如权利要求8所述的集成电路，其中，所述第一材料是有机基电介质。
11.如权利要求10所述的集成电路，其中，所述第二材料是无机基电介质。
12.一种集成电路，包括：
完全由第一材料构成的第一层间电介质；
完全由第二材料构成的第二层间电介质，所述第二层间电介质直接置于所述第一层间电介质上，所述第二材料可以由第一刻蚀剂以比刻蚀所述第一材料更快的速率刻蚀；
直接置于所述第二层间电介质上的第三层间电介质，所述第三层间电介质完全由所述第一材料构成，其中所述层间电介质中的每一个都包括完全置于其各自的层间电介质中的导体和位于下面的通路，使得所述层间电介质之间的界面由彼此接触的所述第一材料和所述第二材料形成。
13.如权利要求12所述的集成电路，包括完全由所述第二材料构成的第四层间电介质，所述第四层间电介质直接置于所述第三层间电介质上。
14.如权利要求13所述的集成电路，其中，所述第一材料是高分子基电介质。
15.如权利要求14所述的集成电路，其中，所述第二材料是碳基氧化物。
CNB028122976A 2001-09-28 2002-09-27 通过交替层间电介质实现的无刻蚀阻止层的双镶嵌互连 Expired - Fee Related CN1263114C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/968,459 2001-09-28
US09/968,459 US6992391B2 (en) 2001-09-28 2001-09-28 Dual-damascene interconnects without an etch stop layer by alternating ILDs

Publications (2)

Publication Number Publication Date
CN1535477A CN1535477A (zh) 2004-10-06
CN1263114C true CN1263114C (zh) 2006-07-05

Family

ID=25514297

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028122976A Expired - Fee Related CN1263114C (zh) 2001-09-28 2002-09-27 通过交替层间电介质实现的无刻蚀阻止层的双镶嵌互连

Country Status (8)

Country Link
US (2) US6992391B2 (zh)
EP (1) EP1430525B1 (zh)
CN (1) CN1263114C (zh)
AT (1) ATE312411T1 (zh)
DE (1) DE60207879T2 (zh)
MY (1) MY130377A (zh)
TW (1) TW559958B (zh)
WO (1) WO2003028092A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI278962B (en) * 2002-04-12 2007-04-11 Hitachi Ltd Semiconductor device
US6902954B2 (en) * 2003-03-31 2005-06-07 Intel Corporation Temperature sustaining flip chip assembly process
US7157380B2 (en) * 2003-12-24 2007-01-02 Intel Corporation Damascene process for fabricating interconnect layers in an integrated circuit
US20060157776A1 (en) * 2005-01-20 2006-07-20 Cheng-Hung Chang System and method for contact module processing
US7867779B2 (en) 2005-02-03 2011-01-11 Air Products And Chemicals, Inc. System and method comprising same for measurement and/or analysis of particles in gas stream
CN101667555B (zh) * 2005-12-07 2012-06-27 佳能株式会社 使用双镶嵌工艺制造半导体器件的方法以及制造具有连通孔的制品的方法
US7790631B2 (en) * 2006-11-21 2010-09-07 Intel Corporation Selective deposition of a dielectric on a self-assembled monolayer-adsorbed metal
US8120114B2 (en) * 2006-12-27 2012-02-21 Intel Corporation Transistor having an etch stop layer including a metal compound that is selectively formed over a metal gate
TWI320588B (en) * 2006-12-27 2010-02-11 Siliconware Precision Industries Co Ltd Semiconductor device having conductive bumps and fabrication methodthereof
US8154121B2 (en) * 2008-02-26 2012-04-10 Intel Corporation Polymer interlayer dielectric and passivation materials for a microelectronic device
US9214429B2 (en) 2013-12-05 2015-12-15 Stmicroelectronics, Inc. Trench interconnect having reduced fringe capacitance
US20150162277A1 (en) * 2013-12-05 2015-06-11 International Business Machines Corporation Advanced interconnect with air gap

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197696B1 (en) 1998-03-26 2001-03-06 Matsushita Electric Industrial Co., Ltd. Method for forming interconnection structure
US6127258A (en) * 1998-06-25 2000-10-03 Motorola Inc. Method for forming a semiconductor device
TW437040B (en) 1998-08-12 2001-05-28 Applied Materials Inc Interconnect line formed by dual damascene using dielectric layers having dissimilar etching characteristics
US6165898A (en) * 1998-10-23 2000-12-26 Taiwan Semiconductor Manufacturing Company Dual damascene patterned conductor layer formation method without etch stop layer
US6287961B1 (en) * 1999-01-04 2001-09-11 Taiwan Semiconductor Manufacturing Company Dual damascene patterned conductor layer formation method without etch stop layer
US6770975B2 (en) * 1999-06-09 2004-08-03 Alliedsignal Inc. Integrated circuits with multiple low dielectric-constant inter-metal dielectrics
US6576550B1 (en) * 2000-06-30 2003-06-10 Infineon, Ag ‘Via first’ dual damascene process for copper metallization
US6395632B1 (en) * 2000-08-31 2002-05-28 Micron Technology, Inc. Etch stop in damascene interconnect structure and method of making
US6861347B2 (en) * 2001-05-17 2005-03-01 Samsung Electronics Co., Ltd. Method for forming metal wiring layer of semiconductor device
US6943451B2 (en) * 2001-07-02 2005-09-13 International Business Machines Corporation Semiconductor devices containing a discontinuous cap layer and methods for forming same
KR100428791B1 (ko) * 2002-04-17 2004-04-28 삼성전자주식회사 저유전율 절연막을 이용한 듀얼 다마신 배선 형성방법
US20040056366A1 (en) * 2002-09-25 2004-03-25 Maiz Jose A. A method of forming surface alteration of metal interconnect in integrated circuits for electromigration and adhesion improvement
US7094683B2 (en) * 2003-08-04 2006-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dual damascene method for ultra low K dielectrics

Also Published As

Publication number Publication date
TW559958B (en) 2003-11-01
DE60207879D1 (de) 2006-01-12
US6992391B2 (en) 2006-01-31
MY130377A (en) 2007-06-29
US20050208753A1 (en) 2005-09-22
WO2003028092A2 (en) 2003-04-03
DE60207879T2 (de) 2006-08-17
EP1430525A2 (en) 2004-06-23
CN1535477A (zh) 2004-10-06
EP1430525B1 (en) 2005-12-07
WO2003028092A3 (en) 2003-08-28
ATE312411T1 (de) 2005-12-15
US20030064580A1 (en) 2003-04-03

Similar Documents

Publication Publication Date Title
US20050208753A1 (en) Dual-damascene interconnects without an etch stop layer by alternating ILDs
US6905958B2 (en) Protecting metal conductors with sacrificial organic monolayers
CN100403517C (zh) 双镶嵌结构、内连结构及其制造方法
KR100301647B1 (ko) 집적회로,집적회로용 호접속부부 제공방법 및 전도성 스트라이프
KR101093915B1 (ko) 반도체 장치의 제조 방법
US6919637B2 (en) Interconnect structure for an integrated circuit and method of fabrication
US8274155B2 (en) Semiconductor device and method of manufacturing semiconductor device
US6756672B1 (en) Use of sic for preventing copper contamination of low-k dielectric layers
US20120032344A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR101354126B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN1216407C (zh) 一种金属层间介电层的制造方法
US6726996B2 (en) Laminated diffusion barrier
US7071564B1 (en) Composite tantalum capped inlaid copper with reduced electromigration and reduced stress migration
CN1890795A (zh) 使用碳掺杂层和无碳氧化物层的双镶嵌工艺
US6790336B2 (en) Method of fabricating damascene structures in mechanically weak interlayer dielectrics
US20040119163A1 (en) Method of making semiconductor devices using carbon nitride, a low-dielectric-constant hard mask and/or etch stop
US5888898A (en) HSQ baking for reduced dielectric constant
CN1244144C (zh) 形成低介电常数介电层的方法及导电内连线结构
US7034400B2 (en) Dual damascene interconnect structure using low stress fluorosilicate insulator with copper conductors
WO2006121129A1 (ja) 半導体装置及びその製造方法
US20020106895A1 (en) Method for forming copper interconnect and enhancing electromigration resistance
CN1103496C (zh) 形成相邻于信号线的屏蔽线的方法
US20040222525A1 (en) Advanced VLSI metallization
CN1420530A (zh) 一种氧掺杂硅碳化合物蚀刻停止层
WO2005024935A1 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060705

Termination date: 20170927