CN1260824C

CN1260824C - 高灵敏度的互补金属氧化物半导体有源像素

Info

Publication number: CN1260824C
Application number: CNB011292709A
Authority: CN
Inventors: 李瑞圭; 闵大晟
Original assignee: PIKESERPRAS CO Ltd
Current assignee: PIKESERPRAS CO Ltd
Priority date: 2000-06-20
Filing date: 2001-06-19
Publication date: 2006-06-21
Anticipated expiration: 2021-06-19
Also published as: US6528833B2; JP2002094042A; US20020020863A1; TW516184B; CN1329366A

Abstract

一种具有高灵敏度的CMOS有源像素，包含一个用于接收信号电荷的浮扩散层、一个可产生信号电荷并传输到浮扩散层的光电二极管、一个可控制重置电压值的重置电路和一个输出电路。该光电二极管有第一、第二两个具有第一种掺杂类型的二极管下掺杂层和具有第二种掺杂类型的二极管上掺杂层，两种掺杂类型极性相反，第一、第二两个二极管下掺杂层接触，且其同时与上掺杂层的下部接触，二极管上掺杂层和第一二极管下掺杂层同时与浮扩散层接触。

Description

高灵敏度的互补金属氧化物半导体有源像素

技术领域

本发明涉及一种图像传感器，特别是指一种互补金属氧化物半导体(CMOS)图像传感器的像素结构。

背景技术

一般来说，图像传感器是通过具有对某种外来电磁能(例如光)响应特性的半导体元件来获取图像的，自然界中每一个物体发出的光有它的特征能量值(如波长等)，图像传感器的像素探测到物体发出的光，并把光的能量值转换为电的能量值，也就是说，图像传感器的像素产生与物体发出的光能量等相对应的电的数值。

图1表示一个光电二极管的截面图及相关电路，它相应于通常的带有三个晶体管的CMOS有源像素。在此三晶体管的CMOS有源像素中，一个N⁺型掺杂层11形成光电二极管的侧向结，它与一个N⁺型浮扩散层13相连接，因而光电二极管的电容主要为N⁺型掺杂层11和N⁺型浮扩散层13的电容之和，所以通常采用三晶体管CMOS有源像素的图像传感器的灵敏度较差。为了克服三晶体管CMOS有源像素的缺点，就发展了四晶体管CMOS有源像素。

图2描述了光电二极管的截面图及相关电路，它相应于通常的带有四个晶体管的CMOS有源像素。在通常的四晶体管CMOS有源像素中，一个传输晶体管35被用来去除噪声，该传输晶体管35接受传输控制信号TX的控制。一个N⁺型掺杂层21从N⁺型浮扩散层23中分出来，它形成了一个侧向结。因而，由通常的四晶体管CMOS有源像素制作的图像传感器具有高灵敏度和高质量，但是，通常的四晶体管CMOS有源像素由于附加了元件(即传输晶体管35)，减少了光接收面积。

总之，这两种普通的CMOS有源像素有下列问题：普通的三晶体管CMOS有源像素灵敏度低，普通的四晶体管CMOS有源像素受光面积小。

发明内容

本发明的目的是要解决上述问题，尤其是要提出一种既具有高灵敏度，又尽量不使光接收面积减小的CMOS有源像素。

为了达到上述目的，本发明提出一种制作在半导体衬底上的CMOS有源像素，其具体实现方案是：该CMOS有源像素包含一个浮扩散层、一个光电二极管、一个重置(重新设置)电路和一个输出电路。浮扩散层用第一种掺杂型杂质掺杂，并用于接收信号电荷。光电二极管产生信号电荷，并把它传送到浮扩散层，该光电二极管有一个具有第一种掺杂类型的二极管下掺杂层，以及具有第二种掺杂类型的二极管上掺杂层，第二种掺杂类型的极性和第一种掺杂类型的极性相反，二极管上掺杂层制作在二极管下掺杂层之上。重置电路按照控制信号来控制浮扩散层的电压，以重置电压值。输出电路产生与浮扩散层电压值相应的输出信号。在这种情形下，在像素初始态，二极管下掺杂层的电势能高于浮扩散层电势能，因而最好二极管下掺杂层的掺杂浓度低于浮扩散层的掺杂浓度。

本发明还提出一种制作在半导体衬底上的CMOS有源像素，其具体实现方案是：CMOS有源像素制作在半导体衬底上，它包含一个浮扩散层、一个光电二极管、一个重置电路和一个输出电路。浮扩散层用第一种掺杂型杂质掺杂，并用于接收信号电荷。光电二极管产生信号电荷，并把它传送到浮扩散层，该光电二极管有第一和第二个都具有第一种掺杂类型的两个二极管下掺杂层，以及具有第二种掺杂类型的二极管上掺杂层，第二种掺杂类型的极性和第一种掺杂类型的极性相反，二极管上掺杂层制作在第一和第二个二极管下掺杂层之上，第一个二极管下掺杂层制作在浮扩散层和第二个二极管下掺杂层之间。重置电路按照控制信号来控制浮扩散层的电压，以重置电压值。输出电路产生与浮扩散层电压值相应的输出信号。在这种情形下，在像素初始态，第一个二极管下掺杂层的电势能高于浮扩散层电势能，第二个二极管下掺杂层的电势能高于第一个二极管下掺杂层电势能，因而最好第一个二极管下掺杂层的掺杂浓度低于浮扩散层的掺杂浓度，以及第二个二极管下掺杂层的掺杂浓度低于第一个二极管下掺杂层的掺杂浓度。

本发明又提出一种制作在半导体衬底上的CMOS有源像素，其具体实现方案是：该CMOS包含一个浮扩散层、一个光电二极管、一个重置电路和一个输出电路。浮扩散层用第一种掺杂型杂质掺杂，并用于接收信号电荷。光电二极管按照所接收的能量产生信号电荷，并把它传送到浮扩散层。该光电二极管有具有第一种掺杂类型的二极管下掺杂层、具有第二种掺杂类型的二极管上掺杂层和一个隔离层，第二种掺杂类型的极性和第一种掺杂类型的极性相反，二极管上掺杂层制作在二极管下掺杂层之上，隔离层制作在二极管下掺杂层和浮扩散层之间。重置电路按照控制信号来控制浮扩散层的电压，以重置电压值。输出电路产生与浮扩散层电压值相应的输出信号。在这种情形下，在像素初始态，隔离层的电势能高于浮扩散层电势能。

附图说明

由如下的描述和相应的图例，前面所述的和后面所述的本发明的目的、特点和优点将会变得更加明显，在图例中，同样的数码表示同样的或相应的部件。

图1表示一个通常的带有三个晶体管的CMOS有源像素(现有技术)。

图2表示一个通常的带有四个晶体管的CMOS有源像素(现有技术)。

图3是按照本发明第一、二、三个实施例的CMOS有源像素工作过程的电原理图。

图4是根据第一个实施例的CMOS有源像素中光电二极管的截面图及相关电路图。

图5A-5D表示相应于第一个实施例，在CMOS有源像素的光电二极管中信号电荷的积累和传输的过程。

图6是根据第二个实施例的CMOS有源像素中光电二极管的截面图及相关电路图。

图7A-7E表示相应于第二个实施例，在CMOS有源像素的光电二极管中信号电荷的积累和传输的过程。

图8是根据第三个实施例的CMOS有源像素中光电二极管的截面图及相关电路图。

图9表示相应于第三实施例，在CMOS有源像素的每一个面积(area)上的初始电势能。

图10表示按照本发明第一、二、三个实施例，浮扩散层电压值随CMOS有源像素上入射光强(illumination)的变化而变化。

具体实施方式

图3是一个电原理图，它显示按照本发明第一、二、三个实施例CMOS有源像素的工作过程。按照优先实施例，该CMOS有源像素由浮扩散层43，光电二极管31，重置电路33和输出电路34组成。尤其是重置电路33有重置电路晶体管33a，输出电路34由选择电路晶体管34a和访问(access)晶体管34b所组成，以实现像素电平(pixel level)的源极跟随电路(followercircuit)。

浮扩散层43接收由光电二极管31产生的信号电荷，也就是说，由于外加的电磁能量(例如光等)，光电二极管31产生和积累了信号电荷，于是，信号电荷的积累导致在浮扩散层43上产生了电压，浮扩散层43作为重置电路33中重置晶体管33a的源极。

浮扩散层43电压的改变影响了选择晶体管34a的门极电压，选择晶体管34a作为输出电路34的驱动器，因而，改变了访问极N36的电压。在这种情况下，访问极N36作为选择晶体管34a的源极或者是访问晶体管34b的漏极。

如上所述，浮扩散层43和选择晶体管34a的源极N36的电压由于信号电荷的积累而改变。选择像素列阵中一行(图中没有显示)的行选择信号RS被送到访问晶体管34b的门极。像素列阵中的一行是由行选择信号RS选择的。此时，由所选像素上积累电荷引起的电压被传输到列选线。

在各实施例中，重置电路33由重置信号RESET控制，也就是说，当重置信号变为逻辑HIGH时，重置晶体管33a接通，于是，积累在光电二极管上的信号电荷被重置，浮扩散层43被重置为VDD-Vt值(以下视为重置电压值)。VDD和Vt分别表示外电源电压和重置晶体管33a的阈值电压。

在被行选择信号RS选中的像素中，访问极N36的电压被传到列选线COLSEL。

第一个实施例

图4是第一个实施例的CMOS有源像素中光电二极管的截面图及相关电路图。在图4中，CMOS有源像素的光电二极管包含一个P⁺型杂质掺杂的二极管上掺杂层51，以及一个N^-型杂质掺杂的二极管下掺杂层41。二极管下掺杂层41与二极管上掺杂层51的下部相接触，二极管上掺杂层51和二极管下掺杂层41同时与浮扩散层43接触，这时，由于在二极管下掺杂层41和衬底表面之间形成了P⁺型的二极管上掺杂层51，光电二极管的PN结面积能够被增加。

在本说明中，“N型”表示多数载流子是电子，“P型”表示多数载流子是空穴。同样，在本说明和图例中，“P”型或“N”型和带上标“-”掺杂层的掺杂浓度比带上标“+”掺杂层的掺杂浓度要低。

建议把部分浮扩散层43制作在P型衬底49中的P型阱47中。

在图4中，面积I和面积II表示二极管下掺杂层41，表示同一个二极管下掺杂层的面积I和面积II之所以被分开，是为了便于将第一实施例与后面要谈到的第二、第三个实施例相比较。面积III、IV、V分别相应于浮扩散层43、重置晶体管的沟道层44和重置晶体管的漏层46。

图5A-5D表示相应于第一个实施例，在CMOS有源像素的光电二极管中信号电荷的积累和传输过程的各种状态。

图5A表示信号电荷积累之前的初始状态，在图5A中，实线“a”表示一个重置晶体管33a的漏层46的初始电势能级，它是由外电源电压VDD提供的。实线“b”表示掺杂为N⁺型的浮扩散层43的初始电势能级，掺杂为N^-型的二极管下掺杂层41的初始电势能级表示为实线“d”，它位于实线“b”之上，也就是说，在浮扩散层43和二极管下掺杂层4l之间有一个电势能差“t”，此电势能差成为二极管下掺杂层41和浮扩散层43之间的势垒，从而将二极管下掺杂层4l与浮扩散层43分隔开来。

与此同时，实线“c”表示在关断状态下，重置晶体管33a的沟道层44的初始电势能级。但是，当重置晶体管33a接通时，沟道层44的初始电势能级下降到实线“b”。

然后，如图5B所示，二极管下掺杂层4l所产生的信号电荷在浮扩散层43中积累，即电容主要是在与浮扩散层43相应的面积III上产生的。因此，如在图10区域“A1”中所示，Vout电压-入射光图线的斜率非常陡。

同样，由于接着产生信号电荷，浮扩散层43的电势能级上升到实线“d”，于是如图5C所示，该产生的信号电荷积累在面积I、II、III上，亦即所有的I、II、III面积都能够形成电容。因此，如图lO所示，在第一个实施例中，入射光较强(higher illumination)的区域“A2”上的Vout电压-入射光图线的斜率比入射光较弱(lower illumination)的区域“A1”图线的斜率要平缓。

由于信号电荷继续产生，面积I、II、III的电势能级上升到实线“c”。于是，如图5D所示，该产生的信号电荷通过重置晶体管的沟道层44(即面积IV)，移到了重置晶体管的漏层46(即面积V)。此时，由于漏层46与电源电压VDD的电极相连，该移动的信号电荷漏到了电源电压VDD的电极上。因此，如图10所示，在最强入射光的区域“A3”上，即使入射光在增强，Vout电压仍然保持为一个常数值Vconst。

接着，如图10所示，第一个实施例浮扩散层43的电压相对入射光图线的斜率随着入射光强度的增加更趋平缓。

因此，与通常的CMOS有源像素比较，该发明的第一个实施例的CMOS有源像素具有高的灵敏度，同时几乎没有减小接收光面积。此外，第一个实施例的CMOS有源像素还具有灵敏度随入射光按要求变化的优点，也就是说，在低的照射条件下扩散层的灵敏度是高的，随着入射光强从低变高，灵敏度随着变化。因此，使用本发明的CMOS有源像素，图像敏感器的工作区域将扩大。

第二个实施例

图6是第二个实施例的CMOS有源像素中光电二极管的截面图及相关电路图。除了光电二极管的二极管下掺杂层的结构不同以外，图6的第二个实施例类似于图4的第一个实施例。

在第一种实施例里，二极管下掺杂层41是一个N^-型杂质掺杂层，而在第二种实施例里，第一个二极管下掺杂层61a是一个N^-型杂质掺杂层，第二个二极管下掺杂层61b是一个N型杂质掺杂层。第一个和第二个二极管下掺杂层61a和61b与二极管上掺杂层71的下部相接触，同时，第一个二极管下掺杂层61a与浮扩散层43相接触，第二个二极管下掺杂层61b与第一个二极管下掺杂层61a相接触。

图7A-7E表示相应于第二个实施例，在CMOS有源像素的光电二极管中信号电荷的积累和传输过程的各种状态。

图7A表示信号电荷积累之前像素的初始状态，图7A中的实线“a”至“d”与第一个实施例中的实线“a”至“d”一致，但是，图7A中的实线“e”表示面积I的电势能级。此时，由于面积II相应于N^-型杂质掺杂层，面积I相应于N^--型杂质掺杂层，实线“e”表示的电势能级高于实线“d”表示的电势能级。

然后，如图7B所示，第二个二极管下掺杂层61b(即面积I)所产生的信号电荷，通过第一个二极管下掺杂层61a(即通过面积II)在浮扩散层43中积累，这时，如在图10区域“B1”中所示，第一个实施例图线的斜率非常陡，它表示在弱光照射情况下Vout电压随着入射光强的增加而增加的变化率，相应的第二个实施例图线的斜率几乎与第一个实施例图线的斜率一样。

由于接着产生信号电荷，浮扩散层43的电势能级上升到相应于实线“d”的能级，于是如图7C所示，此产生的信号电荷积累在面积II和III上，因此，如在图10区域“B2”中所示，与它在区域“B1”的斜率相比，Vout电压相对入射光图线的斜率比较平缓，而在区域“B2”上的斜率比在第一个实施例中相应的斜率陡。

此外，由于信号电荷继续产生，第一个二极管下掺杂层61a和浮扩散层43的电势能级上升到实线“e”所表示的能级。于是，如图7D所示，该产生的信号电荷积累在面积I、II、III上，因此，如在图10区域“B3”中所示，与它在区域“B2”的斜率相比，Vout电压相对入射光图线的斜率比较平缓。

由于信号电荷继续产生，面积I、II、III的电势能级上升到相应于实线“c”的能级，于是，如图7E所示，该产生的信号电荷通过重置晶体管的沟道层44(即面积IV)，移到了重置晶体管的漏层46(即面积V)。此时，由于漏层46与电源电压VDD的电极相连，该移动到漏层46的信号电荷漏到了电源电压VDD的电极上。因此，如图10区域“B4”所示，在这一区段，即使入射光强再增加，Vout电压仍然保持在一个常数值Vconst。

因此，第二个实施例的CMOS有源像素有这样的特性：图10中的第二个实施例图线的斜率表示浮扩散层43的电压随入射光强的增加而增加的增长率，它随着入射光强的增加变得更加平缓。

第三个实施例

根据第三个实施例，图8是CMOS有源像素中光电二极管的截面图及相关电路图。除了光电二极管的二极管下掺杂层的结构不同以外，图8的第三个实施例类似于图4的第一个实施例。

参考图8，在第三个实施例CMOS有源像素中，形成光电二极管侧向结的N⁺型二极管下掺杂层81与N⁺型浮扩散层43被一个N^-型隔离层85分开，在此实施例中，二极管下掺杂层81和浮扩散层43都是N⁺型掺杂的，但是，熟悉此技术者很容易理解，二极管下掺杂层81的掺杂浓度可以不同于浮扩散层43的掺杂浓度，二极管下掺杂层81、浮扩散层43和隔离层85制作在专为此制作的P型阱里。在图8中，面积I、II、III、IV和V分别表示二极管下掺杂层81、隔离层85、浮扩散层43、重置晶体管的沟道层44和重置晶体管的漏层46。

图9表示相应于第三个实施例，在CMOS有源像素的每一个面积上的初始电势能。参考图9，第三个实施例的CMOS有源像素的初始态类似于图5中的第一个实施例的CMOS有源像素的初始态，在此情况下，由于二极管下掺杂层81(即面积I)是N⁺型掺杂的，面积I的电势能级很低，它由实线“f”来表示。但是，即使信号电荷还没有开始产生，由于诸如α粒子等其他因素的影响，二极管下掺杂层81的电势能级通常上升到一定的高度，它由实线“d”来表示。

不象第一个实施例中二极管下掺杂层的掺杂是N^-型的，第三个实施例中二极管下掺杂层的掺杂是N⁺型的，第三个实施例中的电容是在面积I、II上形成的，因此，它大于第一个实施例中的电容。于是，当图9的面积I电势能级超过实线“f”所表示的能量时，图10中第三个实施例图线的斜率，也就是浮扩散层的电压随着照射光增加而增加的比率，变平缓了。此后，第三个实施例在光电二极管中信号电荷的产生和积累的后续过程与第一个实施例相类似，因此参阅图10，此后续的信号电荷的积累和传输的过程就很容易理解了，所以，在第三个实施例里不再描述此后续过程。

如上所述，应用本发明的CMOS有源像素，在尽量不减小接收光面积的同时，光灵敏度得到了有效的提高。此外，由于使用本发明的CMOS有源像素的图像传感器中噪声得到降低，图像传感器获取图像的质量得到了提高。

本发明对优先实施例提供了专门的显示和描述，但要知道，依据这种技术可以有各种变化和等价物而并不脱离本发明的精神和范围。例如，在上述实施例里，光电二极管有一个或两个二极管下掺杂层，但是，其他实施例亦是可能的，如光电二极管有三个或更多的二极管下掺杂层，同时各层有各自不同的掺杂浓度。因此，本发明的范围应参考权利要求书来决定。

Claims

1、一种制作在半导体衬底上的互补金属氧化物半导体(CMOS)有源像素，其特征在于它包含：

形成在所述半导体衬底上的用第一种掺杂型杂质掺杂的浮扩散层，它用于接收信号电荷；

能产生信号电荷，并把它传输到浮扩散层的光电二极管，该光电二极管有一个具有第一种掺杂类型的二极管下掺杂层，以及具有第二种掺杂类型的二极管上掺杂层，第二种掺杂类型的极性和第一种掺杂类型的极性相反，二极管上掺杂层制作在二极管下掺杂层之上，该光电二极管形成在所述半导体衬底的除了第二种掺杂类型的阱以外的区域中，并且所述浮扩散层与该二极管上掺杂层和二极管下掺杂层接触；

重置电路，它按照控制信号来控制浮扩散层的电压，以重置电压值，具有形成在所述半导体衬底的第二种掺杂类型的阱中的重置晶体管，该重置晶体管的沟道层与浮扩散层相连，该重置晶体管的漏层与外电源电压相连，而该重置晶体管的栅极与重置信号相连；以及

输出电路，它产生与浮扩散层电压值相应的输出信号，具有第一晶体管和第二晶体管，该第一晶体管的源极与第二晶体管的漏极相连，该第一晶体管的漏极与外电源电压相连，该第一晶体管的栅极与所述浮扩散层相连，而该第二晶体管的源极与列选线相连，该第二晶体管的栅极与行选线相连；

其中，在光电二极管初始态，二极管下掺杂层的电势能高于浮扩散层的电势能。

2、根据权利要求1所述的CMOS有源像素，其特征在于：其中所述的二极管下掺杂层的掺杂浓度低于浮扩散层的掺杂浓度。

3、根据权利要求2所述的CMOS有源像素，其特征在于：其中所述的第一种掺杂类型是N型掺杂，第二种掺杂类型是P型掺杂。

4、根据权利要求2所述的CMOS有源像素，其特征在于：其中所述的部分浮扩散层制作在第二种掺杂类型的阱中。

5、根据权利要求4所述的CMOS有源像素，其特征在于：其中所述的二极管上掺杂层的掺杂浓度比阱的掺杂浓度高。

6、一种制作在半导体衬底上的CMOS有源像素，其特征在于它包含：

能产生信号电荷，并把它传输到浮扩散层的光电二极管，该光电二极管包括第一和第二两个具有第一种掺杂类型的二极管下掺杂层，以及具有第二种掺杂类型的二极管上掺杂层，第二种掺杂类型的极性和第一种掺杂类型的极性相反，二极管上掺杂层制作在第一和第二个二极管下掺杂层之上，第一个二极管下掺杂层制作在浮扩散层和第二个二极管下掺杂层之间，该光电二极管形成在所述半导体衬底的除了第二种掺杂类型的阱以外的区域中，并且所述浮扩散层与该第一个二极管下掺杂层和该二极管上掺杂层接触，该第二个二极管下掺杂层与该第一个二极管下掺杂层接触；

其中，在光电二极管初始态，第一个二极管下掺杂层的电势能高于浮扩散层电势能；并且

在光电二极管初始态，第二个二极管下掺杂层的电势能高于第一个二极管下掺杂层的电势能。

7、根据权利要求6所述的CMOS有源像素，其特征在于：其中所述的第一个二极管下掺杂层的掺杂浓度低于浮扩散层的掺杂浓度，以及第二个二极管下掺杂层的掺杂浓度低于第一个二极管下掺杂层的掺杂浓度。

8、根据权利要求7所述的CMOS有源像素，其特征在于：其中所述的第一种掺杂类型是N型掺杂，第二种掺杂类型是P型掺杂。

9、根据权利要求7所述的CMOS有源像素，其特征在于：其中所述的部分浮扩散层制作在第二种掺杂类型的阱中。

10、根据权利要求9所述的CMOS有源像素，其特征在于：其中所述的二极管上掺杂层的掺杂浓度比阱的掺杂浓度高。

11、一种制作在半导体衬底上的CMOS有源像素，其特征在于它包含：

形成在所述半导体衬底的第二种掺杂类型的阱中的用第一种掺杂型杂质掺杂的浮扩散层，它用于接收信号电荷；

能产生信号电荷，并把它传输到浮扩散层的光电二极管，该光电二极管包括：

第一种掺杂类型的二极管下掺杂层，其形成在所述半导体衬底的第二种掺杂类型的阱中，

第二种掺杂类型的二极管上掺杂层，第二种掺杂类型的极性和第一种掺杂类型的极性相反，二极管上掺杂层制作在二极管下掺杂层之上，以及

形成在所述半导体衬底的第二种掺杂类型的阱中的一个隔离层，该隔离层制作在二极管下掺杂层和浮扩散层之间，

其中，所述浮扩散层与所述隔离层和所述二极管上掺杂层接触，并且所述二极管下掺杂层与所述隔离层接触；

重置电路，它按照控制信号来控制浮扩散层的电压值，以重置电压值，具有形成在所述半导体衬底的第二种掺杂类型的阱中的重置晶体管，该重置晶体管的沟道层与浮扩散层相连，该重置晶体管的漏层与外电源电压相连，而该重置晶体管的栅极与重置信号相连；

其中，在光电二极管初始态，隔离层的电势能高于浮扩散层电势能。

12、根据权利要求11所述的CMOS有源像素，其特征在于：其中所述的第一种掺杂类型是N型掺杂，第二种掺杂类型是P型掺杂。