CN1260822C - 降低第二位效应的氮化硅只读存储单元及其制造方法 - Google Patents
降低第二位效应的氮化硅只读存储单元及其制造方法 Download PDFInfo
- Publication number
- CN1260822C CN1260822C CN 02142191 CN02142191A CN1260822C CN 1260822 C CN1260822 C CN 1260822C CN 02142191 CN02142191 CN 02142191 CN 02142191 A CN02142191 A CN 02142191A CN 1260822 C CN1260822 C CN 1260822C
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- substrate
- memory unit
- effect
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种降低第二位效应的氮化硅只读存储单元，由一衬底、位于衬底上的一氧化硅/氮化硅/氧化硅层、位于氧化硅/氮化硅/氧化硅层上的一栅极、位于衬底中邻接栅极的源/漏极，以及位于源/漏极与氧化硅/氮化硅/氧化硅层之间邻接栅极的一浅口袋掺杂区域所组成，其中浅口袋掺杂区域的深度小于400埃，以使流至源/漏极的电流不受干扰。
Description
技术领域
本发明是有关于一种氮化硅只读存储单元(nitride read onlymemory cell，简称NROM cell)，且特别有关于一种降低第二位效应(second-bit effect)的氮化硅只读存储单元。
背景技术
氮化硅只读存储单元(NROM cell)的作法是在衬底上先形成一层电荷陷入层(trapping layer)，其是由氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，简称ONO)叠层所构成的结构，其中的氮化硅层即作为使电荷陷入的层，而利用此种材料作为电荷陷入层的只读存储单元称为“氮化硅只读存储单元”。随后的工艺是于氧化硅/氮化硅/氧化硅层上形成一栅极，再对衬底进行一离子植入工艺，以于衬底中形成邻接栅极的源/漏极(source/drain)。
对氮化硅只读存储单元而言，一个氮化硅只读存储单元基本上可以在接近漏极与源极的ONO层中的氮化硅层各储存一个位(bit)。然而，若是接近漏极部位已储存一位则会在进行逆向读取(reverse read)时产生第二位效应；也就是说，原先已经存在的位会影响顺向读取，而使势垒(barrier)提高，导致顺向读取的启始电压(threshold voltage，简称Vt)提高。而目前的解决办法多是采取增加漏极电压(Vd)，以增加漏极电压所造成的势垒降低效应(drain-induced barrier lowering，简称DIBL)，来因应上述问题，但是随着元件尺寸不断缩小，过大的漏极电压也会导致操作上的困难。
发明内容
因此，本发明的目的是提供一种降低第二位效应的氮化硅只读存储单元及其制造方法，以防止漏极电压所造成的势垒降低效应(DIBL)增加，进而增加逆向读取时的启始电压。
本发明的再一目的是提供一种降低第二位效应的氮化硅只读存储单元及其制造方法，可在不增加漏极电压下减少漏极电压所造成的势垒降低效应(DIBL)。
本发明的另一目的是提供一种降低第二位效应的氮化硅只读存储单元及其制造方法，可同时减少漏极电压所造成的势垒降低效应(DIBL)以及维持顺向读取的功效。
根据上述与其它目的，本发明提出一种降低第二位效应的氮化硅只读存储单元，是由一衬底、位于衬底上的一氧化硅/氮化硅/氧化硅层、位于氧化硅/氮化硅/氧化硅层上的一栅极、位于衬底中邻接栅极的源/漏极，以及位于源/漏极与氧化硅/氮化硅/氧化硅层之间邻接栅极的一浅口袋(shallow pocket)掺杂区域所组成，其中浅口袋掺杂区域的深度小于400埃。
本发明另外提出一种制造降低第二位效应的氮化硅只读存储单元的方法，包括于衬底上形成一氧化硅/氮化硅/氧化硅层，再于氧化硅/氮化硅/氧化硅层上形成一栅极。接着，以栅极为掩模，对衬底进行一浅口袋离子植入工艺，以于衬底中形成邻接栅极的浅口袋掺杂区域，其中浅口袋掺杂区域的深度需小到足以使顺向读取的电流不受干扰。然后，于浅口袋掺杂区域外的衬底中植入离子，以形成源/漏极。
本发明因为在源/漏极与氧化硅/氮化硅/氧化硅层之间邻接栅极具有一浅口袋掺杂区域，而且浅口袋掺杂区域的深度必需够小，而不会使顺向读取的电流受到干扰。因此，可以防止漏极电压所造成的势垒降低效应(DIBL)增加，进而增加逆向读取时的启始电压。而且，因为本发明所提出的浅口袋掺杂区域的深度不会使顺向读取的电流受到干扰，所以能够同时减少漏极电压所造成的势垒降低效应(DIBL)以及维持顺向读取的功效。而且，本发明在不增加漏极电压下减少漏极电压所造成的势垒降低效应(DIBL)，故可确保元件操作上的难易度。
附图说明
图1是依照本发明的一较佳实施例的降低第二位效应的氮化硅只读存储单元(NROM cell)的剖面示意图；
图2所示本发明与公知的氮化硅只读存储单元在进行顺向与逆向读取操作上的启始电压(Vt)曲线图；以及
图3A至图3C是依照本发明的一较佳实施例的降低第二位效应的氮化硅只读存储单元(NROM cell)的制造流程剖面图。
100，300：衬底
101：氮化硅层
102，302：氧化硅/氮化硅/氧化硅堆栈层
103：电荷陷入区
106：电流流动路径
110a，110b，310a，310b：浅口袋掺杂区域
116a，116b，316a，316b：源/漏极
200：曲线图位置
306：掩模
308：浅口袋离子植入工艺
312：间隙壁
314：离子植入工艺
具体实施方式
图1是依照本发明的一较佳实施例的降低第二位效应(second-biteffect)的氮化硅只读存储单元(nitride read only memory cell，简称NROM cell)的剖面示意图。
请参照图1，本发明的实施例的氮化硅只读存储单元由一衬底100、位于衬底100上的一氧化硅/氮化硅/氧化硅层102、位于氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，简称ONO)层102上的一栅极104、位于衬底中100邻接栅极104的源/漏极(source/drain)116a、116b，以及位于源/漏极116a、116b与氧化硅/氮化硅/氧化硅层102之间邻接栅极104的浅口袋(shallow pocket)掺杂区域110a、110b所组成，其中浅口袋掺杂区域110a、110b的深度小于400埃，而较佳深度是小于200埃左右；以及其宽度例如是500埃。当氮化硅只读存储单元在进行顺向读取(forward read)时会有以下特性；也就是说，如果有电荷(charge)存在的话，进行顺向读取的电流会如图1所示的电流流动路径106，在接近漏极116b时从原本沿着源/漏极116a、116b之间的通道(channel)流向漏极116b改变成朝向衬底100内部一固定深度流动，直到到达漏极116b。因此，本发明的氮化硅只读存储单元的浅口袋掺杂区域110a、110b深度必需够小，以使顺向读取时流至源/漏极116a、116b的电流不受其干扰，并保持其顺向读取时的启始电压(threshold voltage，简称Vt)。
请继续参照图1，当漏极116b上方的氧化硅/氮化硅/氧化硅层102中具有电荷陷入区(trapping region)103的氮化硅层101已储存一位(bit)时，在进行逆向读取(reverse read)期间所产生第二位效应将因为浅口袋掺杂区域110b的存在而被降至最低，亦即能避免势垒(barrier)降低所导致的漏极电压所造成的势垒降低效应(drain-induced barrierlowering，简称DIBL)增加，进而提升逆向读取时的启始电压(Vt)。为使本发明与公知的差异更加明显，请参考图2所示。
图2所示为本发明与公知的氮化硅只读存储单元在进行顺向与逆向读取操作上的启始电压(Vt)曲线图。
请参照图2，当线宽为0.3微米、漏极电压为1.6伏特时，分别利用本发明的氮化硅只读存储单元与公知的氮化硅只读存储单元进行顺向与逆向读取，可以得到逆向读取时的启始电压与顺向读取时的启始电压的关系图。从图2可知在曲线图位置200之后，即逆向读取时的启始电压超过2.5伏特，且顺向读取时的启始电压超过0.1伏特之后，在相同的顺向读取启始电压下，本发明的氮化硅只读存储单元所测得的逆向读取启始电压将明显大于公知的数值。因此，本发明确实能避免漏极电压所造成的势垒降低效应(DIBL)增加，进而提升逆向读取时的启始电压(Vt)。而关于本发明的氮化硅只读存储单元的制作方法则如图3A至图3C所示。
图3A至图3C是依照本发明的一较佳实施例的降低第二位效应的氮化硅只读存储单元(NROM cell)的制造流程剖面图。
请参照图3A，于衬底300上形成氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，简称ONO)堆栈层(stacked layer)302，其所构成的堆栈式结构是由一层底氧化层、一层氮化硅层与一层顶氧化层所组成的。然后，于氧化硅/氮化硅/氧化硅堆栈层302上形成一层导体层，以作为氮化硅只读存储单元的栅极304，其中材料例如是多晶硅(polysilicon layer)。
接着，请参照图3B，于氧化硅/氮化硅/氧化硅层302上形成一掩模306譬如光刻胶，以暴露出邻接栅极304的区域。随后，进行一浅口袋离子植入工艺308，以于衬底300内形成浅口袋掺杂区域310a、310b，其深度小于400埃；而较佳深度是小于200埃左右，其中浅口袋离子植入工艺308的植入浓度例如是1.5×1018cm-3。此外，就算不在衬底300上形成掩模306，也可以将栅极304当作离子植入工艺的掩模，直接进行浅口袋离子植入工艺308。
随后，请参照图3C，去除掩模306(请见图3B)，在于栅极304侧壁形成间隙壁312。然后，对衬底进行一离子植入工艺314，以于衬底300中形成邻接栅极304的源/漏极316a、316b。
如上所述，本发明的特征包括：
1.本发明通过源/漏极与氧化硅/氮化硅/氧化硅层之间邻接栅极的浅口袋掺杂区域，来防止漏极电压所造成的势垒降低效应(DIBL)增加，进而增加逆向读取时的启始电压。
2.本发明可在不增加漏极电压下减少漏极电压所造成的势垒降低效应(DIBL)。
3.本发明所提出的浅口袋掺杂区域的深度由于不会使顺向读取的电流受到干扰，所以能够同时减少漏极电压所造成的势垒降低效应(DIBL)以及维持顺向读取的功效。
Claims (14)
1.一种降低第二位效应的氮化硅只读存储单元，其特征是，该存储单元包括：
一衬底；
一氧化硅/氮化硅/氧化硅层，位于该衬底上；
一栅极，位于该氧化硅/氮化硅/氧化硅层上；
一源/漏极，位于该衬底中邻接该栅极；以及
一浅口袋掺杂区域，位于该源/漏极与该氧化硅/氮化硅/氧化硅层之间邻接该栅极，其中该浅口袋掺杂区域的深度小于400埃。
2.如权利要求1所述的降低第二位效应的氮化硅只读存储单元，其特征是，该栅极的材料包括多晶硅。
3.如权利要求1所述的降低第二位效应的氮化硅只读存储单元，其特征是，该浅口袋掺杂区域的深度小于200埃。
4.一种制造降低第二位效应的氮化硅只读存储单元的方法，其特征是，该方法包括：
提供一衬底；
于该衬底上形成一氧化硅/氮化硅/氧化硅层；
于该氧化硅/氮化硅/氧化硅层上形成一栅极；
于该氧化硅/氮化硅/氧化硅层上形成一掩模，以暴露出邻接该栅极的一区域；
施行一浅口袋植入工艺，以于邻接该栅极的该衬底内形成一浅口袋掺杂区域，其中该浅口袋掺杂区域具有一第一深度；
去除该掩模；以及
于该衬底中形成邻接该栅极的一源/漏极，其中顺向读取时流至该源/漏极的电流的流动路径在接近该浅口袋掺杂区域时的最浅深度为一第二深度，其中该第二深度大于该第一深度。
5.如权利要求4所述的制造降低第二位效应的氮化硅只读存储单元的方法，其特征是，该浅口袋掺杂区域的深度小于400埃。
6.如权利要求4所述的制造降低第二位效应的氮化硅只读存储单元的方法，其特征是，该浅口袋掺杂区域的深度小于200埃。
7.如权利要求4所述的制造降低第二位效应的氮化硅只读存储单元的方法，其特征是，该栅极的材料包括多晶硅。
8.如权利要求4所述的制造降低第二位效应的氮化硅只读存储单元的方法，其特征是，该掩模包括光刻胶。
9.如权利要求4所述的制造降低第二位效应的氮化硅只读存储单元的方法，其特征是，于该衬底中形成邻接该栅极的该源/漏极的步骤，包括：
于该栅极侧壁形成一间隙壁；以及
对该衬底进行一离子植入工艺，以于该衬底中形成邻接该栅极的该源/漏极。
10.一种制造降低第二位效应的氮化硅只读存储单元的方法，其特征是，该方法包括：
提供一衬底；
于该衬底上形成一氧化硅/氮化硅/氧化硅层；
于该氧化硅/氮化硅/氧化硅层上形成一栅极；
施行一浅口袋植入工艺，以于该衬底内形成具有一第一深度的一浅口袋掺杂区域，其中该第一深度浅于顺向读取期间于该浅口袋掺杂区域下的电流流动路径的最浅深度；以及
于该衬底中形成一源/漏极。
11.如权利要求10所述的制造降低第二位效应的氮化硅只读存储单元的方法，其特征是，该浅口袋掺杂区域的深度小于400埃。
12.如权利要求10所述的制造降低第二位效应的氮化硅只读存储单元的方法，其特征是，该浅口袋掺杂区域的深度小于200埃。
13.如权利要求10所述的制造降低第二位效应的氮化硅只读存储单元的方法，其特征是，该栅极的材料包括多晶硅。
14.如权利要求10所述的制造降低第二位效应的氮化硅只读存储单元的方法，其特征是，于该衬底中形成该源/漏极的步骤，包括：
于该栅极侧壁形成一间隙壁；以及
对该衬底进行一离子植入工艺，以于该衬底中形成邻接该栅极的该源/漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02142191 CN1260822C (zh) | 2002-08-30 | 2002-08-30 | 降低第二位效应的氮化硅只读存储单元及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02142191 CN1260822C (zh) | 2002-08-30 | 2002-08-30 | 降低第二位效应的氮化硅只读存储单元及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1479380A CN1479380A (zh) | 2004-03-03 |
| CN1260822C true CN1260822C (zh) | 2006-06-21 |
Family
ID=34147971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02142191 Expired - Fee Related CN1260822C (zh) | 2002-08-30 | 2002-08-30 | 降低第二位效应的氮化硅只读存储单元及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1260822C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6998671B2 (en) * | 2004-04-14 | 2006-02-14 | Macronix International Co., Ltd. | Localized split floating gate device using drain coupling to suppress the second bit effect |
-
2002
- 2002-08-30 CN CN 02142191 patent/CN1260822C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1479380A (zh) | 2004-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815764B2 (en) | Local SONOS-type structure having two-piece gate and self-aligned ONO and method for manufacturing the same | |
| US7402862B2 (en) | Multi-bit non-volatile memory device having a dual-gate and method of manufacturing the same, and method of multi-bit cell operation | |
| CN1043097C (zh) | 制造特快电可擦除和编程的只读存储器单元的方法 | |
| KR0136932B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US6754105B1 (en) | Trench side wall charge trapping dielectric flash memory device | |
| EP1480274A3 (en) | Nonvolatile semiconductor memory device having gate stack including oha film and method of manufacturing the same | |
| CN1868069A (zh) | 用于减少短沟道效应的凹陷沟道快闪架构 | |
| CN1761073A (zh) | 包括多层隧道势垒的非易失存储器件及其制造方法 | |
| JPH04179274A (ja) | 半導体記憶装置の製造方法 | |
| CN1670960A (zh) | 存储器件及其制造方法 | |
| US8975687B2 (en) | Nonvolatile memory array with continuous charge storage dielectric stack | |
| CN1694242A (zh) | 制造闪存器件的方法 | |
| US7772654B2 (en) | Methods of fabricating nonvolatile memory devices | |
| CN1260822C (zh) | 降低第二位效应的氮化硅只读存储单元及其制造方法 | |
| US6649971B1 (en) | Nitride read-only memory cell for improving second-bit effect and method for making thereof | |
| CN1828907A (zh) | 对称及自对准的非易失性存储器结构 | |
| CN1122313C (zh) | 快速存储器及其制造方法 | |
| CN1929115A (zh) | 半导体存储装置及其制造方法 | |
| CN1748298A (zh) | 闪存装置的改进制造方法 | |
| US6868014B1 (en) | Memory device with reduced operating voltage having dielectric stack | |
| US20070075358A1 (en) | Flash memory structure and method for fabricating the same | |
| CN1324691C (zh) | P型信道氮化硅只读存储器的擦除方法 | |
| CN1291485C (zh) | 多位存储单元及其制造方法及其操作方法 | |
| CN1231963C (zh) | 氮化硅只读存储器的制造方法 | |
| CN1263147C (zh) | 具有高介电常数隧穿介电层只读存储器的结构与制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060621 Termination date: 20190830 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |