CN1257833C - 整合集成电路组件和微机电系统的制造方法 - Google Patents

整合集成电路组件和微机电系统的制造方法 Download PDF

Info

Publication number
CN1257833C
CN1257833C CN 03108501 CN03108501A CN1257833C CN 1257833 C CN1257833 C CN 1257833C CN 03108501 CN03108501 CN 03108501 CN 03108501 A CN03108501 A CN 03108501A CN 1257833 C CN1257833 C CN 1257833C
Authority
CN
China
Prior art keywords
integrated circuit
circuit package
mems
manufacture method
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 03108501
Other languages
English (en)
Other versions
CN1533980A (zh
Inventor
江禄山
朱世麟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN 03108501 priority Critical patent/CN1257833C/zh
Publication of CN1533980A publication Critical patent/CN1533980A/zh
Application granted granted Critical
Publication of CN1257833C publication Critical patent/CN1257833C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

一种整合集成电路组件和微机电系统的制造方法,包括下列步骤:提供一基板,具有一集成电路(IC)组件区以及一微机电系统组件区,其中上述集成电路组件区形成有一集成电路组件;沉积一绝缘层于上述集成电路组件区以及微机电系统组件区上;蚀刻上述绝缘层,在集成电路组件区形成多个导孔;形成一结构层于上述微机电系统组件区上;沉积一金属层于上述基板并填入上述多个导孔内;形成一热电阻于上述微机电系统组件区,并与上述金属层直接接触;以及蚀刻上述金属层定义一金属线路。

Description

整合集成电路组件和微机电系统的制造方法
技术领域
本发明涉及一种整合集成电路组件和微机电系统的制造方法,特别涉及一种以直接接触方式将热电阻与接着金属整合于喷墨头和集成电路组件制造方法。
背景技术
在一般制造方法中,由于通常微机电与集成电路制造厂为分别的厂商,将集成电路装置以及微机电组件分为两独立的制造流程,故通常是在集成电路制造厂先完成集成电路所有装置制造方法后,再送入微机电系统制造厂,进行微机电组件制造方法。
但是集成电路装置及微机电组件制造方法中,常有使用相同的沉积金属、介电层以及蚀刻介层洞等薄膜制造方法的步骤,因而造成许多生产成本的重复增加以及浪费。
此外,在微机电组件与集成电路整合制造方法中,喷嘴与微机电开关常使用到热电阻连接集成电路中的金属导线,作为加热作用。如图1所示,为公知微机电组件中,使用有热电阻的局部剖面图。其中,传统使用热电阻作为加热组件时,是在结构层1上先沉积并蚀刻形成热电阻层2,再沉积一介电层3并蚀刻出介层洞5,最后沉积金属层4,与其余部分的集成电路组件同时进行布线。
上述传统制造方法,由于金属层4是通过介层洞5才与热电阻2接触,故不仅热电阻2与金属层4接触面积减少,且增加金属层4沉积时填充介层洞5问题。
发明内容
本发明所要解决的技术问题为提供一种整合集成电路组件和微机电系统制造方法,包括下列步骤:提供一基板,该基板具有一集成电路(IC)组件区以及一微机电系统(MEMS)组件区,其中上述集成电路组件区形成有一集成电路组件;沉积一绝缘层于上述集成电路组件区以及上述微机电系统组件区上;蚀刻上述绝缘层,以分隔上述集成电路组件区与上述微机电系统组件区;形成一结构层于上述集成电路组件区、上述微机电系统组件区及上述绝缘层上,并蚀刻上述结构层,以移除上述集成电路组件区上的上述结构层,留下上述微机电系统组件区上的上述结构层;蚀刻上述集成电路组件区上的绝缘层,以形成导孔并露出该基板;沉积一金属层在上述基板上并填入上述等导孔内,且蚀刻上述金属层以定义一金属线路;以及形成一热电阳于上述微机电系统组件区的上述金属层上,并与上述金属层直接接触。
根据本发明,同时整合微机电组件于集成电路制造方法,同时将热电阻直接接触于金属层而无需通过介层洞,减少金属层沉积的困难,并可省略微机电组件区不必要的介电层步骤。
为了让本发明上述目的、特征和优点能更明显易懂,下文特举一较佳实施例,并配合所附图示,作详细说明如下:
附图说明
图1为公知微机电组件中,使用有热电阻的局部剖面图;
图2~7为以制作微机电喷嘴为例的本发明实施例制造方法示意图;
图8为图7的上视图;
图9为图8沿B-B线的剖面图。
具体实施方式
为清楚起见,请同时参照图2~7以制作微机电喷嘴为例的本发明实施例制造方法示意图。右边为集成电路装置20部分,左边为微机电组件30部分。
首先,提供一半导体基板10,其中上述半导体基板10可为具有集成电路装置20(例如,CMOS),如图2所示。前述半导体基板10材料例如是一硅晶圆或GaAs基板,其上方可以形成任何所需的半导体组件,例如CMOS晶体管、电阻、逻辑组件等,不过此处为了简化图式,仅以具有CMOS晶体管于其上平整的基板表示。在前述半导体基板10沉积一层绝缘层110,可为硼磷玻璃(BPSG)或磷玻璃(PSG),此绝缘层110厚度范围约在6500~11000之间,其中,BPSG或PSG可以在SiH4、PH3、B2H6的环境下使用常压化学气相沉积法(APCVD)所形成,然后利用化学机械研磨法将其平坦化,并利用快速热制造方法(RTP)将BPSG或PSG所形成的绝缘层110进行退火,以致密化此绝缘层110。
再进一步定义此绝缘层110并蚀刻其形样,如图3所示,以区隔上述绝缘层110作为集成电路装置20的介电层110a,同时也可作为微机电组件30的牺牲层110b。接着,在介电层110a及牺牲层110b顶部依序沉积一层结构层120;其中结构层120可为氮化硅(Si3N4),其厚度约为10000,可利用低压化学气相沉积法(LPCVD),以二氯硅烷(SiCl2H2)与氨气(NH3)为反应气体,在250~400℃的操作温度下沉积而成。接下来,以一般标准集成电路光微影蚀刻制造方法,按顺序界定结构层120微机电组件区30的形样,如图4所示。
接下来,如图5所示,蚀刻出微机电组件区域的介层洞(via)131通过绝缘层110以暴露出集成电路装置的接触区(contact)132。然后沉积金属层140于基板10,且此金属层140填满介层洞131,其中,可以物理气相沉积(PVD)方式沉积铜来形成此一金属层140。
如上所述,本实施例中,利用同一绝缘层,如BPSG或PSG,同时做为集成电路的介电层以及微机电组件牺牲层。也就是说在集成电路之后制造方法中,导入部分微机电制造方法,同时完成微机电组件部分制造方法步骤。
再如图6所示,沉积一层热电阻层(heater)160。其中作为热阻加热器的热电阻层160可为氮化钛(TiN)或铝化钽(TaAl),其厚度约为100~300nm,可以钛为金属靶,利用氩气和氮气所混和的反应气体,利用反应性溅镀法而形成氮化钛层或直接溅镀铝化钽(TaAl)。另再以干蚀刻方法,蚀刻形成热电阻层160形样;接着并蚀刻出金属层140形样以作为金属内联机。
接下来,如图7所示,沉积一层保护层150,可为多晶硅,再参照第06213589号美国专利,以背面蚀刻基板10的技术,形成基板10开口移除牺牲层110b的部分,即可完成一具有空腔13的微机电喷嘴;此步骤可以湿蚀刻的方式达成,针对牺牲层110b与低介电常数材料选用适当的蚀刻液,通常可达到极高的蚀刻选择比。目前湿蚀刻的方式大致可分为浸洗蚀刻(immersion etching)、喷洗蚀刻(spray etching)两大类,均可适用于本制造方法。
图8为利用上述制造方法,形成微机电组件区30的上视图,其中,图7即为沿A-A剖面线的剖面图。其中,再沿B-B剖面线,如图9所示,热电阻层160为跨越金属层140所形成的两条金属导线,且与金属层140直接接触,而不需通过介电层或是介层洞。
如上所述的制造方法,将部分微机电组件制造方法整合于集成电路组件制造方法中,以减少两不同流程的重复步骤,例如沉积绝缘层以及金属层。其后微机电组件部分可再进一步蚀刻掉以集成电路制造方法中的绝缘层所形成的牺牲层,而制造出具有空腔的喷嘴。更重要的是,将热电阻层与金属层直接接触,而无需通过介层洞,减少金属层沉积的困难,并可省略微机电组件区不必要的介电层步骤。同理,也可以本发明方法,制造悬吊电枢的开关在集成电路组件的制造方法中。

Claims (12)

1.一种整合集成电路组件和微机电系统的制造方法,包括下列步骤:
提供一基板,该基板具有一集成电路组件区以及一微机电系统组件区,其中该集成电路组件区形成有一集成电路组件;
沉积一绝缘层于该集成电路组件区以及微机电系统组件区上;
蚀刻该绝缘层,以分隔该集成电路组件区与该微机电系统组件区;
形成一结构层于该集成电路组件区、该微机电系统组件区及该绝缘层上,并蚀刻该结构层,以移除该集成电路组件区上的该结构层,留下该微机电系统组件区上的该结构层;
蚀刻该集成电路组件区上的绝缘层,以形成导孔并露出该基板;
沉积一金属层于该基板上并填入上述多个导孔内,且蚀刻该金属层以定义一金属线路;以及
形成一热电阻于该微机电系统组件区的该金属层上,并与该金属层直接接触。
2.如权利要求1所述整合集成电路组件和微机电系统的制造方法,其特征在于该集成电路组件区包含一互补式金氧半导体晶体管。
3.如权利要求1所述整合集成电路组件和微机电系统的制造方法,其特征在于该绝缘层为硼硅酸磷玻璃或磷玻璃。
4.如权利要求3所述整合集成电路组件和微机电系统的制造方法,在沉积该绝缘层后还包括一快速热制造方法,以对绝缘层进行退火。
5.如权利要求1项所述整合集成电路组件和微机电系统的制造方法,其特征在于该绝缘层厚度为6500~11000。
6.如权利要求1所述整合集成电路组件和微机电系统的制造方法,其特征在于该微机电系统组件区包括有一微机电组件。
7.如权利要求6所述整合集成电路组件和微机电系统的制造方法,其特征在于该微机电组件为一微喷嘴或微机电开关。
8.如权利要求1所述整合集成电路组件和微机电系统的制造方法,其特征在于该结构层为氮化硅,且厚度为10000。
9.如权利要求1所述整合集成电路组件和微机电系统制造方法,其特征在于该热电阻为氮化钛或铝化钽。
10.如权利要求1所述整合集成电路组件和微机电系统制造方法,其特征在于在该热电阻形成步骤中,包含:
沉积该热电阻的材料层于微机电组件区,并直接与该金属层接触;以及
对该热电阻的材料层进行干蚀刻。
11.如权利要求10所述整合集成电路组件和微机电系统的制造方法,其特征在于该热电阻材料层以化学气相沉积或是物理气相沉积方式形成。
12.如权利要求10所述整合集成电路组件和微机电系统的制造方法,其特征在于该热电阻材料层厚度为100nm~300nm。
CN 03108501 2003-03-28 2003-03-28 整合集成电路组件和微机电系统的制造方法 Expired - Fee Related CN1257833C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 03108501 CN1257833C (zh) 2003-03-28 2003-03-28 整合集成电路组件和微机电系统的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 03108501 CN1257833C (zh) 2003-03-28 2003-03-28 整合集成电路组件和微机电系统的制造方法

Publications (2)

Publication Number Publication Date
CN1533980A CN1533980A (zh) 2004-10-06
CN1257833C true CN1257833C (zh) 2006-05-31

Family

ID=34283126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 03108501 Expired - Fee Related CN1257833C (zh) 2003-03-28 2003-03-28 整合集成电路组件和微机电系统的制造方法

Country Status (1)

Country Link
CN (1) CN1257833C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8897470B2 (en) * 2009-07-31 2014-11-25 Macronix International Co., Ltd. Method of fabricating integrated semiconductor device with MOS, NPN BJT, LDMOS, pre-amplifier and MEMS unit

Also Published As

Publication number Publication date
CN1533980A (zh) 2004-10-06

Similar Documents

Publication Publication Date Title
CN100477166C (zh) 集成电路的制造方法、金属-绝缘层-金属电容形成方法
KR20200010598A (ko) 3d 커패시터 및 커패시터 어레이 제작용 광활성 기재
USRE34583E (en) Method of forming a configuration of interconnections on a semiconductor device having a high integration density
US5429987A (en) Method for profile control of selective metallization
KR100421824B1 (ko) 반도체 장치의 제조방법
US20060222760A1 (en) Process for producing a multifunctional dielectric layer on a substrate
CN111517272B (zh) 电极的制备方法
CN103811414A (zh) 铜蚀刻集成方法
CN1257833C (zh) 整合集成电路组件和微机电系统的制造方法
US20060236537A1 (en) Method for fabricating a monolithic fluid injection device
US6235632B1 (en) Tungsten plug formation
KR20090038624A (ko) 배리어 금속막 형성 방법
US20060110842A1 (en) Method and apparatus for preventing metal/silicon spiking in MEMS devices
CN1125481C (zh) 半导体元件避免钨插塞损失阻挡层的制造方法
US5804506A (en) Acceleration of etch selectivity for self-aligned contact
WO2006057775B1 (en) Method for fabricating a mim capacitor having increased capacitance density and related structure
CN1259709C (zh) 集成电路器件和微机电组件的整体制造方法
CN103515308B (zh) 铜内连结构及其制造方法
CN100461393C (zh) 用于将铜与金属-绝缘体-金属电容器结合的方法和结构
US20040089903A1 (en) Method for producing surface micromechanical structures, and sensor
WO1988001102A1 (en) Semiconductor devices having improved metallization
US5924004A (en) Manufacturing method for forming metal plugs
TW564237B (en) Integrating IC device and the sacrificial layer of MEMS
TW558811B (en) A method to integrate the fabrication process of integrated circuit (IC) devices and the fabrication process of a sacrificial layer
NL1004841C2 (nl) Werkwijze voor de vervaardiging van een aluminiumplug onder toepassing van selectieve chemische dampafzetting.

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060531

Termination date: 20210328