CN1257308A - 基于深沟槽的动态随机存取存储器和制作方法 - Google Patents
基于深沟槽的动态随机存取存储器和制作方法 Download PDFInfo
- Publication number
- CN1257308A CN1257308A CN99106678A CN99106678A CN1257308A CN 1257308 A CN1257308 A CN 1257308A CN 99106678 A CN99106678 A CN 99106678A CN 99106678 A CN99106678 A CN 99106678A CN 1257308 A CN1257308 A CN 1257308A
- Authority
- CN
- China
- Prior art keywords
- groove
- sidewall
- internal electrode
- semiconductor structure
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000003990 capacitor Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 19
- 230000008569 process Effects 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- 229910052785 arsenic Inorganic materials 0.000 claims description 11
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 abstract description 6
- 238000003860 storage Methods 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 239000002019 doping agent Substances 0.000 description 11
- 238000000151 deposition Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
通过在半导体衬底表面内蚀刻沟槽、在沟槽侧壁上形成介质层、部分地去除介电材料层暴露侧壁上部分、在侧壁上部分上生长氧化层、去除剩余的介电材料层、掺杂以形成埋置电容器板、形成节点介质和在沟槽里面形成内部电极,制作基于深沟槽的存储电容器的存储节点。最好用LOCOS工艺方法形成在沟槽上部分上的氧化物层。
Description
本发明涉及到制作基于深沟槽的存储电容器的存储节点的方法而特别是涉及到只需要一个沟槽开槽工艺过程制作隔离颈环和埋置电容器结构的方法。尤其是，本发明提供一种在颈环和埋置电容器板之间达到自对准的工艺过程。此外，用LOCOS工艺过程来制作结构中的颈环。本发明也涉及到一种新的基于深沟槽的存储电容器结构。
在现时可买得到的数据处理器中的高处理速度必须靠大量的高速随机存取存储器来支撑。由于每个存储单元的器件数目减少，动态随机存取存储器(DRAM)提供了大部分所要求的存储，所以能够在单片集成电路芯片上构成数量非常大的存储单元。在这样的器件中，因为由于小尺寸最大程度地限制每个电容器的电容，然而为了获得足够的用于探测存储电荷存在或不存在的读出放大器的工作范围，存储电容必须比位线电容大，所以存储单元(原则上每个存储单元包括一个存储电容器)构成的密度是很重要的。因此，沟槽形成比较深的深度而彼此留有非常紧密的间隔。这些相同的几何形状对于其他的沟槽结构例如隔离沟槽来说，也是重要的。
近年来，在形成沟槽电容器的半导体衬底内构成埋置电容器板也已实际应用。埋置电容器板是在动态随机存取存储单元中包围存储节点沟槽的侧面和底部的区域，起存储电容器的固定电位电极的作用。埋置电容器板一般沿存储节点沟槽侧面往下延伸约6微米。埋置电容器板的顶表面位置所在的深度应在半导体衬底表面以下设定的距离例如1.5±0.4微米。
采用抗蚀剂开槽工艺过程和掺杂剂例如砷从沟槽下部分的外扩散能够制作埋置电容器板。Gololen等人并且转让给国际商用机器公司(IBM)的美国专利5,618,751描述了一种像这样的工艺过程。
众所周知类型的DRAM使用如Nesbit等人在国际电子器件会议技术汇编(Technical Digest of the International Electron DevicesMeeting)，华盛顿哥伦比亚特区(Washington，D.C)1993年627页中的“具有自对准埋置片的0.6平方微米256兆位沟槽DRAM单元(BEST)”(“A 0.6μm2 256mb Trench DRAMCell with Self-AlignedBuried strap(BEST)”)所说明的深沟槽电容器。一般通过采用对电容器多晶硅填料的三个蚀刻步骤以及隔离埋置电容器板和构成在电容器顶部跨过颈环而与传送晶体管连接的片连接的二个颈环形成步骤制作深沟槽电容器。像这样的工艺过程具有很窄的配合公差以及高应力和高接触电阻的缺点。更近一些年来，已研制了减少蚀刻步骤数目的改进的工艺过程。特别是，见Hsu等人并且转让给国际商用机器公司(IBM)的美国专利5,395,786，其公开内容可作为参考。
尽管如此，在先的工艺过程为形成埋置电容器板和隔离颈环需用二个独立的沟槽开槽步骤。因为所述步骤难以控制，所以仍遇到问题。并且，可靠性问题在节点-颈环界面存在。
本发明涉及不需要许多独立的为形成埋置板和颈环的沟槽开槽的制作基于深沟槽的存储电容器的存储节点的工艺过程。此外，根据本发明，埋置电容器板和颈环是自对准的。特别是，本发明的方法涉及到在半导体衬底表面上蚀刻沟槽和在沟槽侧壁上形成介电材料层。为了曝露沟槽上部分的底层区域，从沟槽的上面区域部分地去除介电材料层。然后在侧壁上部分生长氧化物层。从剩余的侧壁部分去除介电材料并通过掺杂形成埋置电容器板。在包括颈环和节点上的沟槽壁(即埋置电容器上的沟槽壁)上形成介电材料层。在沟道里面形成内部电极。本发明也涉及到通过所述公开的工艺过程获得的结构。
本发明也涉及到包括在衬底内有沟槽的半导体衬底、邻接沟道上部分设置的颈环氧化物、与颈环氧化物自对准的埋置电容器板、在沟槽内并延伸到沟槽顶部的介质层和在沟槽里面的内部电极的半导体结构。特别是由于在颈环底部处的过渡段上有介质层所以延伸到沟槽顶部的介质层是有利的。
根据下面的详细描述，本发明还有的其他目的和优点对精通技术的人是显而易见的。在描述中仔细考虑的实施本发明的最好方法的说明图仅说明和论述发明的最佳实施例。正如将会意识到的那样，本发明可以用其他不同的实施例，而其某些细节在没有脱离本发明的情况下在许多显而易见的方面是可以变化的。因此，就性质上来说，这种描述被认为是说明性的而不被认为是约束性的。
附图的简要说明
图1-10是在本发明的制作工艺过程中的各个步骤期间穿过沟槽存储器的横截面图。
为了便于对本发明的理解，将参考用于表示的本发明制作结构的各个工序的附图
当讨论提到n型杂质时特定的工艺步骤能应用于P型，反之亦然。同样，本发明能应用于除硅以外在本技术领域大家知道的其它衬底，例如包括III-V族半导体的半导体材料的衬底。此外，当提到“第一类型”杂质和“第二类型”杂质时，“第一类型”指的是n型或p型杂质而“第二类型”指的是相反的导电类型，这是不言而喻的。也就是说，如果“第一类型”是p，“第二类型”则是n。如果“第一类型”是n，“第二类型”则是p。用于硅的P型掺杂剂包括硼、铝、镓和铟。用于硅的N型掺杂剂包括砷、磷和锑。
参阅图1，表示透过在硅衬底10上蚀刻的一个深沟槽11的横截面视图。通过像例如使用HBr、NF3、O2、Sil4的反应离子蚀刻(RIE)之类的常规定向蚀刻工艺过程，能够使沟槽蚀刻到一般约为5微米到8微米露出沟槽侧壁的深度。沟槽的形状不局限于具有平行壁的形状而是包括其他形状，例如具有锥形壁或凹入状剖面(例如呈瓶状)的形状。典型的半导体硅衬底是晶体取向为<100>的P型硅衬底。此外，在蚀刻沟槽以前在衬底10上沉积衬垫区绝缘材料层。薄层13的典型例子是用通常的化学汽相沉积方法例如低压化学汽相沉积工艺方法(LPCVD)沉积氮化硅。所述薄层13一般约为1000埃到5000埃。例如用化学汽相沉积在沟槽壁上形成介质层14以构成氮化硅和/或最好具有氮化硅的氧化硅的介质阻挡。此外，热氧化的二氧化硅薄层(在图中未表示出)可以生长到约为20埃-100埃的厚度，作为在化学汽相沉积SiN层以前的衬垫层。在典型的例子中，通过低压化学汽相沉积工艺方法沉积约为20埃到100埃的氮化硅层，例如氮化硅层为50埃(见图2)。
然后在沟槽11中沉积光致抗蚀剂15而然后经像化学顺流蚀刻(CDE)技术之类的蚀刻开槽工艺过程处理以去除一直到初始深度的光致抗蚀剂，初始深度等于或大于在衬底中阵列排列的井深度，初始深度一般在衬底表面以下约0.8到1.2微米。然后通过蚀刻去除没有被光致抗蚀剂15保护的介质层14上部分。例如，在氧化硅的情况中，采用像化学顺流蚀刻(CDE)之类的均质蚀刻工艺过程能够进行蚀刻。能使用的典型的光致抗蚀剂为Shipley AZ-7500。
然后采用通常的湿法光致抗蚀剂剥离工艺过程从沟槽中去除剩余的光致抗蚀剂15。介质层14保留在沟槽11的下部分中。见图4。
然后在有湿氧或者最好是干氧的情况下，通过加热到约800℃到1100℃的温度使在沟槽的上面区域中的露出的硅氧化而形成颈环氧化物16。氧化约2到10分钟，形成约10到50纳米的颈环氧化物16。在典型的例子中，在有干氧的情况中在约为1050℃的温度下氧化5分钟左右，形成具有厚度约为350埃的氧化硅。在侧壁上的氧化硅介质层14和衬垫氧化物13掩盖结构的其他部分避免在这些其他区域中氧化。见图5。
然后通过使用HF-甘油蚀刻剂之类的蚀刻剂蚀刻以去除沟槽11里面的氮化硅层14。在典型的例子中，所述蚀刻需用50秒到100秒左右。见图6。
然后通过掺入与衬底相反类型的杂质能够形成埋置电容器板17。例如，在衬底是P型时，掺杂剂将是n型并且在硅的情况中掺杂剂最好是砷。在颈环和衬垫氧化物掩盖这些不掺入掺杂剂的区域的情况下把掺杂剂掺入沟槽的下面区域。掺杂剂浓度一般为1×1018到5×1020原子/厘米3左右，例如约为5×1019原子/厘米3。通过沉积像砷硅酸盐玻璃之类的掺杂硅酸盐玻璃能够提供掺杂剂，随后是在约900到1100℃温度下热处理以使砷扩散出而形成所希望的电容器板。然后能够通过蚀刻去除剩余的硅酸盐玻璃，即耗尽砷的硅酸盐。见图7。能够用例如像在砷中的气相热处理之类的等离子气体掺杂或等离子体浸渍注入的其他工艺方法掺入掺杂剂。
然后采用例如在约900℃到1000℃温度下在有NH3的情况下的热氮化工艺过程继之以沉积一层约15埃到100埃厚的氮化硅形成节点介质18。可用LPCVD技术沉积氮化硅。并且如果希望的话，则可使氮化物层氧化而成氮氧化硅层。
并且，如果希望的话，在形成节点介质层以前为了消除由于形成埋置电容器板的掺杂而引起的任何有损害的薄层，可在沟槽中形成约50埃到500埃的牺牲氧化物层而然后就被除去。
然后例如采用沉积掺有与埋置电容器板相同类型的掺杂剂的硅构成沟槽11中的内部电极19。内部电极也能够看作存储节点。然后例如采用化学机械抛光(CMP)能够使结构经受平面化处理，随后是在存储节点和硅衬底之间构成片状电连接21。通过把内部电极放入凹部，继之以去除节点介质、蚀刻颈环氧化物然后填满补充的电极材料就能实现片状电连接。如图10所示，能够形成浅沟槽隔离20，随后是包括构成栅极22、源和漏区23以及与栅极导电连接的常规制作。
根据本发明工艺过程，在获得颈环上准确形成节点介质的同时产生颈环和埋置电容器板自对准。此外，本发明可以使用各种各样形成掺杂埋置电容器板的工艺方法并且因为工艺步骤的数目减少而减小在衬垫SiN上的偏差。本发明的工艺过程排除像对需要的光致抗蚀剂和节点电极二者采用同样蚀刻之类的要求高的蚀刻步骤或开槽步骤。
下面以非约束性例子进一步说明本发明。
例子
在P型硅衬底上沉积约2200埃厚的衬垫氮化硅层，然后使深沟槽蚀刻通过衬垫氧化物层到硅。通过低压化学汽相沉积在沟槽壁上形成约50埃厚的氮化硅介质层。然后在沟槽内沉积Shipley AZ-7500光致抗蚀剂并经化学顺流蚀刻处理以使光致抗蚀剂放置在硅衬底表面下面降到0.9微米左右深于在硅衬底中排列势阱的凹部。
通过化学顺流蚀刻去除在沟槽中已没有被光致抗蚀剂保护的氮化硅介质的上部分。通过通常的湿法光致抗蚀剂剥离工艺过程去除沟槽中剩余的光致抗蚀剂。
通过在有干氧的情况下加热到1050℃左右，使沟槽上部分露出的硅被氧化处理约5分钟以形成约350埃的颈环氧化物。用HF-甘油蚀刻剂蚀刻去除沟槽内的氮化硅。
然后通过采用气相扩散和温度约为1000℃的扩散热处理注入约5×1019原子/厘米3的砷，形成埋置电容板。在沟槽内形成约100埃的牺牲氧化物层而然后被除去。然后通过在有NH3的情况下在温度约900℃时形成约20埃的氮化硅层的热氮化处理，形成节点介质。
通过沉积N型硅形成内部电极，继之以化学机械抛光。通过把内部电极、节点氮化硅介质和颈环氧化物置入凹部然后填满补充的电极材料，在内部电极和硅衬底之间构成片状电连接。
有关发明的上面描述举例说明和论述了本发明。另外，公开内容仅仅说明和论述本发明的最佳实施例，而且如上所述，省略了本发明能够用于各种各样的其他组合、变更和场合并且在如本文表达的与所述有关技术的教学和/或技能或知识相当的发明思想范围内能够变化或变换。在本文中所述实施例是进一步用来说明实施本发明的已知的最好方法而使精通技术的人在所述或者其他的实施例中和在实际应用或发明的用途要求的种种变更的情况中应用本发明。因此，论述不是用来限制本发明而是本文中公开内容的方式。并且，意图把附加的权利要求书看作是包括可替换的实施例。
Claims (20)
1.一种在半导体衬底上制作用于基于深沟槽的存储电容器的存储节点的方法，包括：
在半导体衬底表面内蚀刻沟槽；
在上述沟槽侧壁上形成介质层；
为了曝露所述侧壁的上部分的底层区域部分地去除所述介质层；
在所述侧壁的所述上部分上生长氧化物层；
从所述沟槽的所述侧壁去除所述介质的剩余部分；
掺杂以形成埋置电容器板；
为形成节点介质在至少下沟槽侧壁上形成沟槽介质；和
在所述沟槽内形成内部电极。
2.如权利要求1的方法，其特征在于在上述沟槽的上述侧壁上的所述介质层包括氮化硅。
3.如利要求1的方法，其特征在于上述内部电极包括掺杂硅。
4.如权利要求1的方法，方法包括通过硅的定位氧化在上述侧壁的上述上部分上生长所述氧化层。
5.如权利要求1的方法，其特征在于所述衬底包括硅。
6.如权利要求1的方法，其特征在于通过用砷掺杂继而加热使砷移动，形成所述埋置电容器板。
7.如权利要求1的方法，其特征在于在所述沟槽的下部分上所述介质包括氮化硅。
8.如权利要求1的方法，其特征在于所述侧壁的上部分约为0.8到1.微米。
9.如权利要求1的方法，其特征在于进一步包括：
蚀刻所述内部电极和所述颈环介质到搭接片深度，由此曝露在部分所述颈环侧壁上的搭接片连接表面和在所述内部电极顶部上的电极连接表面；
在所述搭接片连接表面和所述内部电极之间形成导电搭接片。
10.如权利要求9的方法，其特征在于所述导电搭接片包括掺杂多晶硅。
11.如权利要求1的方法用于制造DRAW。
12.通过权利要求1的工艺过程获得半导体结构。
13.一种半导体结构，其特征在于半导体衬底，它包括包括在所述衬底中开有构槽；位于邻接所述沟槽上部分的颈环氧化物；与所述颈环氧化物自对准的埋置电容器板；在所述沟槽内并延伸到所述沟槽顶部的介质层；和在所述沟槽内的内部电极。
14.如权利要求13的半导体结构，其特征在于在所述沟槽内的所述介质层包括氮化硅。
15.如权利要求13的半导体结构，其特征在于所述内部电极包括掺杂硅。
16.如权利要求13的半导体结构，其特征在于所述衬底包括硅。
17.如权利要求13的半导体结构，其特征在于所述埋置电容器板包括砷。
18.如权利要求13的半导体结构，其特征在于所述侧壁的上部分在半导体衬底顶表面下面约0.8到1.2微米。
19.权利要求13的半导体结构，其特征在于所述沟槽约为5到8微米深。
20.权利要求13的结构是DRAW。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US8889098A | 1998-06-02 | 1998-06-02 | |
| US088,890 | 1998-06-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1257308A true CN1257308A (zh) | 2000-06-21 |
Family
ID=22214109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN99106678A Pending CN1257308A (zh) | 1998-06-02 | 1999-05-20 | 基于深沟槽的动态随机存取存储器和制作方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0962972A1 (zh) |
| JP (1) | JP2000012801A (zh) |
| KR (1) | KR100343351B1 (zh) |
| CN (1) | CN1257308A (zh) |
| TW (1) | TW471164B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1305129C (zh) * | 2002-10-08 | 2007-03-14 | 南亚科技股份有限公司 | 瓶型沟槽的形成方法 |
| CN100356551C (zh) * | 2003-11-21 | 2007-12-19 | 联华电子股份有限公司 | 动态随机存取存储单元及其制造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8450290B2 (en) | 2007-11-26 | 2013-05-28 | Enzon Pharmaceuticals, Inc. | Methods for treating androgen receptor dependent disorders including cancers |
| US11309214B2 (en) * | 2020-08-11 | 2022-04-19 | Nanya Technology Corporation | Semiconductor device with graphene-based element and method for fabricating the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4801989A (en) * | 1986-02-20 | 1989-01-31 | Fujitsu Limited | Dynamic random access memory having trench capacitor with polysilicon lined lower electrode |
| US5395786A (en) * | 1994-06-30 | 1995-03-07 | International Business Machines Corporation | Method of making a DRAM cell with trench capacitor |
| US5543348A (en) * | 1995-03-29 | 1996-08-06 | Kabushiki Kaisha Toshiba | Controlled recrystallization of buried strap in a semiconductor memory device |
| US5656535A (en) * | 1996-03-04 | 1997-08-12 | Siemens Aktiengesellschaft | Storage node process for deep trench-based DRAM |
-
1999
- 1999-05-18 TW TW088108101A patent/TW471164B/zh not_active IP Right Cessation
- 1999-05-20 CN CN99106678A patent/CN1257308A/zh active Pending
- 1999-05-26 JP JP11147146A patent/JP2000012801A/ja active Pending
- 1999-05-28 KR KR1019990019343A patent/KR100343351B1/ko not_active IP Right Cessation
- 1999-05-28 EP EP99304168A patent/EP0962972A1/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1305129C (zh) * | 2002-10-08 | 2007-03-14 | 南亚科技股份有限公司 | 瓶型沟槽的形成方法 |
| CN100356551C (zh) * | 2003-11-21 | 2007-12-19 | 联华电子股份有限公司 | 动态随机存取存储单元及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000012801A (ja) | 2000-01-14 |
| EP0962972A1 (en) | 1999-12-08 |
| KR20000005724A (ko) | 2000-01-25 |
| TW471164B (en) | 2002-01-01 |
| KR100343351B1 (ko) | 2002-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1165985C (zh) | 用于垂直晶体管的可控制的槽顶部隔离层的形成 | |
| US5770484A (en) | Method of making silicon on insulator buried plate trench capacitor | |
| US6204140B1 (en) | Dynamic random access memory | |
| US6365452B1 (en) | DRAM cell having a vertical transistor and a capacitor formed on the sidewalls of a trench isolation | |
| US4742018A (en) | Process for producing memory cell having stacked capacitor | |
| TW311239B (zh) | ||
| JP3589791B2 (ja) | Ｄｒａｍセルの製造方法 | |
| US6218236B1 (en) | Method of forming a buried bitline in a vertical DRAM device | |
| JP2002222873A (ja) | 改良たて型ｍｏｓｆｅｔ | |
| TW492187B (en) | Trench-capacitor with capacitor-electrodes and its production method | |
| JP3878019B2 (ja) | トレンチコンデンサと選択トランジスタとを有するメモリおよびその製造方法 | |
| US6555430B1 (en) | Process flow for capacitance enhancement in a DRAM trench | |
| US5656529A (en) | Method for manufacturing highly-integrated capacitor | |
| JPH08241966A (ja) | トレンチｄｒａｍセル | |
| KR19990078136A (ko) | Ｄｒａｍ 셀 장치 및 그 제조방법 | |
| US4820652A (en) | Manufacturing process and structure of semiconductor memory devices | |
| JPH11330233A (ja) | 半導体装置の製造方法 | |
| JP3408212B2 (ja) | モノリシック・メモリデバイス | |
| US5013679A (en) | Cell capacitor of a dynamic random access memory and a method of manufacturing the same | |
| TW550756B (en) | Modified vertical MOSFET and methods of formation thereof | |
| US5677225A (en) | Process for forming a semiconductor memory cell | |
| TW554520B (en) | Semiconductor memory cell and method for fabricating it | |
| CN1257308A (zh) | 基于深沟槽的动态随机存取存储器和制作方法 | |
| US20010042880A1 (en) | Dram cell with active area reclaim | |
| US6586300B1 (en) | Spacer assisted trench top isolation for vertical DRAM's |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1026062 Country of ref document: HK |