CN1245599A - 截短法尔码的差错捕获译码方法和装置 - Google Patents

Abstract

这里提供了一个差错捕获译码器(10),在译码移位寄存器(12)中执行对所接收截短码字的循环右移。因此,在寄存器(12)内的截短码长度内遇到所接收码字的差错突发部分。换句话说,为了遇到所接收码字的差错突发部分,移位寄存器(12)所需的循环右移次数与截短码字的长度相当。

Description

截短法尔码的差错捕获译码方法和装置

发明背景

发明的技术领域

本发明一般地涉及数据通信纠错领域，特别涉及一种应用差错捕获对截短法尔码进行译码的方法和装置。

对现有技术的描述

常规的高速数据通信系统通常采用循环冗余校验(CRC)检错码来检测和校正接收到的数据传输的差错。这些差错可以是由各种传输干扰引起的，例如衰减、信道噪声或信号串扰(例如，来自频率共用或干扰)。

在颁给Turco的美国专利No.5,381,423(“Turco”)中公开了一种特定的循环码检错和纠错方案。Turco公开出可以采用一特定类的循环码(被称为“法尔码”)系统地校正传输信道中的突发差错。“突发差错”是由非零差错值在任一端定界的一个长序列差错码位。在这里，零差错值用于表示没有差错。

在数学上，码字多项式可用于代表要传送的信息(信息字)和法尔码。例如，法尔码的生成器多项式可以如下表示：

    g(X)＝(1+X^2t-1)p(X) (1)

其中将t定义为法尔码的突发校正能力，p(X)是一个不可约多项式。将项ρ定义为p(X)的周期。换句话说，ρ是使p(X)除尽(X^p+1)的最小整数。并且，t是一个使表达式(2t-1)不能被ρ除尽的正整数。法尔码的长度n(每个法尔码字中的位数)是表达式(2t-1)和ρ的最小公倍数。注意，表达式(X^p+1)可由法尔码生成多项式g(X)除尽。

可以将要传送的信息字(例如，k个信息位)表示为幂(k-1)的多项式。如果表达式{u₀，...，u_k-1}代表信息字中的位，则信息字多项式可以由下式表示：

    u(X)＝u₀+u₁X+...+u_k-1X^k-1 (2)

已知上述条件，则要发送的码字多项式c(X)可以表示为：

    c(X)＝X^n-ku(X)+f(X)    (3)

其中

    f(X)＝X^n-ku(X)modg(X) (4)

从方程3和4可以得出：

    c(X)＝0modg(X) (5)

在一个例示性的运算设置中，将一个码字c(X)作为数据组在通信信道上传送。假设在传输中出现了突发差错，则在信道接收端接收到所发送码字的不可靠形式。所接收的码字r(X)可以用下式表示：

    r(X)＝c(X)+e(X) (6)

其中，e(X)是差错位模式。所接收的码字r(X)可以被认为是一单个多项式(single polynomial)，通过在一个方向上移位接收字可以从该单个多项式计算出一单个校正子(syndrome)，并且通过在相反方向上移位接收字可以校正差错。接收字的校正子可以由下式表示：

    s(X)＝r(X)modg(X)＝e(X)modg(X) (7)

因此，如等式7所示，接收字的校正子取决于接收字中的差错位模式。

公知的通常用于突发差错校正的设备是差错捕获译码器。其操作是基于下述假设的：对于一定量的接收字的循环移位，突发差错可以被隔离至最后t位校正子。于是，依据该假设，差错捕获译码器如下操作。

对于一个接收字的每个循环移位，译码器计算该字的一个校正子。当译码器确定前n-k-t位校正子为零时，校正子的后t位代表在移位的接收字中出现的突发差错。然后通过将接收字向相反方向移位相应的位数来校正差错。

现有的误差捕获译码器通常采用“循环左移”，以便对接收字译码。在数学上，长度为n的接收字r(X)的循环左移可以表示为：

    r⁽¹⁾(X)＝Xr(X)mod(Xⁿ+1) (8)

用其校正子s(X)表示，接收字r(X)可以表示为：

    r(X)＝a(X)g(X)+s(X) (9)

项a(X)为一定值。因此，可以如下导出循环左移接收字r⁽¹⁾(X)的校正子s⁽¹⁾(X)：

    s⁽¹⁾(X)＝r⁽¹⁾(X)modg(X) (10)

  ＝Xr(X)mod(Xⁿ+1)modg(X)   (11)

  ＝Xr(X)modg(X)             (12)

  ＝(Xa(X)g(X)+Xs(X))modg(X) (13)

  ＝Xs(X)modg(X)             (14)

因为表达式(Xⁿ+1)是可由g(X)除尽的，所以可以如上所示导出等式(12)。注意，如上所述，差错捕获译码器可以通过仅仅采用接收字的校正子来确定循环左移接收字的校正子。在现有的差错捕获译码器中应用这个原理来校正突发差错。

在许多突发差错校正应用中，采用标准法尔码获得的法尔码字和信息字(n+k)的全部长度可能不合适，因为所得字对于实际系统常常太长了。因此，可以采用码字的截短形式。为了截短一个要传输的法尔码字，将一些信息位设置为零，定位奇偶校验位，并且只传送非零的信息位和奇偶校验位。通过将(n，k)字组合的1个信息位设置为零，并且不传送这1个信息位，可以将(n，k)法尔码字截短为一个(n-1，k-1)码字。发射机和接收机都认同这1位总为零。

例如，应用欧洲全球移动通信系统(GSM)协议，可以将一个长度为(3014633，3014593)的标准法尔码字截短成长度为(224，184)。可以采用这个截短的码字来校正长度为12位或小于12位的所有突发差错。

在实际中，(224，184)法尔码仅仅是用零替代最低有效的3014409个信息位的较长的(3014633，3014593)法尔码。或者，信息表示形式由下式所示：

    u(X)＝X^3014409(u₀+u₁X+u₂X²+...+u₁₈₃X¹⁸³) (15)

在概念上，这些值为零的3014409个最低有效位是要先移位进译码器的多项式除法电路(例如，参见下面的图2)的各位。然而，由于表达式0modg(X)＝0，所以这个操作是不必要的，将实际的信息位移位进多项式除法电路，并进入信道。当全部184位都移进多项式除法电路时，除法过程的余项给出奇偶校验多项式p(X)。这些奇偶校验位跟着信息位进入信道。

图1A和1B显示了用于对截短法尔码字编码的两个常规的位结构。在图1A所示的结构中，信息位和奇偶校验位是相邻的。在图1B所示的结构中，信息位和奇偶校验位是不相邻的。空信息位不传送。图1A所示的结构比图1B所示的结构更好，因为图1B所示结构可能会将传输中出现的突发差错分成两个更短的突发差错，而接收机中的译码器可能无法处理这种情况。

在图1B的情况下，将零位明确地移进信道，或者应用其他多项式代数技术间接地计算奇偶校验位，但这增加了编码电路中所需的操作数目。

还可以采用一个差错捕获译码器对截短法尔码字进行译码，假设首先被接收和译码的信息位是零并且是无差错的。然而，对于这个译码方案，出现了一个问题，因为在遇到码字的差错突发部分之前，译码器必须将接收的码字左移相当多次。事实上，所需的这种移位的次数相当于一个未截短码字的长度。因此，对于一个标准的GSM码字，大约需要3百万次左移操作，这就显著地增加了差错校正延迟，从而降低了数据通过量。

对这个问题的一种解决方法在由Prentice Hall Inc.，Englewood Cliffs，NJ的S.Lin和D.Costello在1983年著的课本“差错控制编码：基础和应用”一书中进行了描述。可以认识到，这个问题是从计算所接收码字的1位循环左移的校正子的过程出现的。换句话说，对一个接收位r_n-1-1译码的校正子等于表达式X^n-k-1r(X)除以生成多项式g(X)所得的余项，如下式所示：

    X^n-k-1r(X)＝a₁(X)g(X)+s^(n-k-1)(X) (16)

等式16指出，自左乘(premultiplying)r(X)可以产生所需的校正子，如下面的表达式所示：

    ρ(X)r(X)＝[a₁(X)+a₂(X)r(X)]g(X)+s^(n-k-1)(X) (17)

则自左乘因子ρ(X)为：

    ρ(X)＝X^n-k-1+a₂(X)g(X)  (18)

等式18指出，可以采用实现表达式ρ(X)r(X)/g(X)的多项式逻辑电路来获得校正子S^n-k-1(X)。然而，需要相当多的相对复杂的硬件来实现这种方案。

通过将上述刚刚说明的除法操作用互反多项式来表示，可以得到类似结果。例如，对于所接收码字，从下列表达式开始：

  r(X)＝a(X)g(X)+s(X) (19)

r(X)的倒数可以表示如下：

Xⁿr(X^-1)＝[X^k-1aX^-1][X^n-k+1g(X^-1)]+[X^n-ks(X^-1)]X^k (20)

注意，等式20说明了互反循环码：

    r’(X)＝a’(X)g’(X)+X^ks’(X) (21)

因此，互反循环码r’(X)的校正子可以用所接收字的校正子由下列表达式表示：

    v(X)s’(X)modg’(X) (22)

其中，自左乘项v(X)等于表达式：(X^kmodg’(X))。然而，与在实现上述公开的文章中建议的电路中得到的结果相似，也需要相当多的相对复杂的硬件来实现这种方案。发明概述

依据本发明，提供了一个差错捕获译码器，在一个译码移位寄存器中执行所接收截短码字的循环右移。因此，在寄存器中在截短码的长度范围内就可遇到所接收码字的差错突发部分。换句话说，为了遇到所接收字的差错突发部分，移位寄存器所需的循环右移次数相当于截短字的长度。

本发明的一个重要技术优点是所需的差错捕获译码器硬件的复杂度显著降低，消耗更少的功率，并比现有的译码器的花费少得多。

本发明的另一个重要的技术优点是本译码方法的软件实现需要比常规方法少得多的处理操作。附图简要说明

下面通过结合附图参考详细说明，可以对本发明的方法和装置有更全面的理解，在附图中，

图1A是显示用于传送截短法尔码字的常规位结构的方框图；

图1B是显示用于传送截短法尔码字的第二个常规位结构的方框图；以及

图2是显示依据本发明的一个最佳实施例的应用循环右移对截短码字进行译码的装置和方法的原理框图。

图3是显示依据图2中所示装置和实施方式的应用循环右移对截短码字进行译码的方法的流程图。最佳实施例的详细说明

通过参考附图1-3，可以充分地理解本发明的最佳实施例及其优点，相似的标号用于代表各个附图中的相似和对应部分。

依据本发明，在实质上提供了一种差错捕获译码器，该译码器在移位寄存器中执行所接收循环(例如，截短)码字的循环右移。因此，在截短码的长度范围内就可遇到所接收字的差错突发部分。换句话说，为了遇到所接收字的差错突发部分，移位寄存器所需的循环右移次数相当于截短字的长度。另一方面，现有的译码器直到遇到差错突发部分为止所需的循环移位次数相当于未截短字的长度，而这在差错校正过程中会产生相当大的延迟。因此，本发明的右移译码器比现有的译码器需要少得多的硬件。

依据本发明的最佳实施例，一个所接收右移字r(X)的校正子由下面确定。与执行(n-1)次循环左移的操作相同，执行所接收字r(X)的一次循环右移，其中“n”是码字长度。因此，得出下列表达式：

    r^-1(X)＝r^(n-1)(X)＝X^n-1r(X)mod(Xⁿ+1) (23)

r(X)的校正子是s(X)。换句话说，

    r(X)＝a(X)g(X)+s(X) (24)

a(X)为一定值。然后由下式计算出字r^(-1)(X)的校正子s^(-1)(X)：

s^(-1)(X)＝r^-1(X)modg(X)    (25)

＝X^n-1r(X)mod(Xⁿ+1)modg(X) (26)

＝X^n-1a(X)g(X)mod(Xⁿ+1)modg(X)+X^n-1s(X)mod(Xⁿ+1)modg(X)(27)

＝X^n-1a(X)g(X)modg(X)+X^n-1s(X)mod(Xⁿ+1)modg(X) (28)

＝X^n-1s(X)mod(Xⁿ+1)modg(X) (29)

因为Xⁿ+1可被g(X)除尽，所以得出等式28。

多项式形式的校正子s(X)为：

    s(X)＝s₀+s₁X+...+s_n-k-1X^n-k-1 (30)

因此，如下导出循环右移字的校正子s^(-1)(X)：

s^-1(X)＝X^n-1s(X)mod(Xⁿ+1)modg(X) (31)

＝(s₀ X^n-1+s₁Xⁿ+...+s_n-k-1X^2n-k-2)mod(Xⁿ+1)modg(X) (32)

＝(s₀X^n-1+s₁+s₂X+...+s_n-k-1X^n-k-2)modg(X) (33)

＝(s₁+s₂X+...+s_n-k-1X^n-k-2)+s₀X^n-1modg(X) (34)

如等式34所确认的，通过对所接收字的初始校正子中的高阶位移位并增加一个屏蔽字(s₀X^n-1modg(X))，可以确定循环右移字的校正子。因此，如果位s₀为“零”，则屏蔽字(s₀X^n-1modg(X))等于零，如果位s₀为“1”，则屏蔽字(s₀X^n-1modg(X))等于(X^n-1modg(X))。可以事先计算出项(X^n-1modg(X))的一预定值，并存储在译码器的屏蔽寄存器(下面将说明)中以供使用。因此，与现有的译码器相比，处理接收字R(X)所需的计算显著地减少到相当于截短字的数字上。应用等式34所表示的右移字的校正子，本译码器可以将所接收字译码，并隔离差错突发，以进行校正。纠错操作可以通过将所接收字从寄存器移出所需位数以去除差错突发来执行。

图2是显示依据本发明的一个最佳实施例用循环右移对截短码字进行译码的装置和方法的原理框图。这里所用的术语“右移”被定义为与图2中显示横向数据的方向的箭头有关。因此，如果图2中所示结构要被横向倒转，则这里所说的“右移”的概念在实际上将变为“左移”。换句话说，本发明并不限于一种移位方向。

参见图2，显示了一个译码器10，包括一个码移位寄存器12。寄存器12的输入与译码器接收器(未明确显示)的前端的输出相连。所接收码字r(X)的各位被右移进码移位寄存器12。在这个实施例中，码移位寄存器12的长度是224位。寄存器12最右端的多个位存储单元由数据线13连接到一个突发检测和校正电路14。按照(从下面将说明的突发检测电路16)确定了所接收字中的突发差错的长度，在加法器26上，突发校正电路14将差错突发位加到码移位寄存器12中的所接收字的各位上。所接收字位加上突发校正位被向右移位，并通过加法器26移出码移位寄存器12，从而将一个纠错字传送到接收器中的下一级。

多个数据线(未明确显示)将突发检测电路16的输出连接到突发校正电路14的输入。为了清楚起见，未显示这些特别的特征，并且在图2中将突发检测和校正电路16和14合并成一个方框。根据上述等式34中所表示的右移接收字的校正子s^(-1)(X)，突发检测电路16检测到在校正子寄存器18的最右端位置的一个长度为t或更少的突发的存在。校正子寄存器18被构造为包含字R(X)的校正子。如上所述，可以根据Lin和Costello的讲授来计算这个校正子。校正子寄存器18的一个输出由数据线17连接到突发检测电路16的对应输入。多个加法器(或XOR门)20中的每一个由数据线19连接到校正子寄存器18的一个对应位存储单元。屏蔽寄存器22的多个输出21中的每一个与加法器20的每一个相连。使屏蔽寄存器22成形包含屏蔽字(s₀X^n-1modg(X))的各位。码寄存器12的一个输出由数据线23连接到加法器26和接收器中的下一级。数据线25将校正子寄存器18的最右位连接到加法器20。将用于同步图2中所示的每个电路和寄存器的操作的系统时钟24连接到每个电路和寄存器上。

在操作中，将所接收的截短码字右移进码寄存器12和校正子寄存器18。所接收字被右移出码寄存器12到数据线23上。参考上面的等式34，只要在校正子寄存器18中的最右端位置的位是“0”，则屏蔽寄存器22中的屏蔽值等于零。换句话说，如果屏蔽值等于零(s₀＝0)，则右移字的(寄存器18中的)校正子等于(s₁+s₂X+...+s_n-k-1X^n-k-2)。因此，码移位寄存器12中的字被向右移位一次。然而，当校正子寄存器18的输出位为“1”时，加法器20被允许，屏蔽寄存器22中的屏蔽值被加到校正子寄存器18中的校正子的值上。换句话说，如果s₀＝1，则(校正子寄存器18中的)校正子等于量(s₁+s₂X+...+s_n-k-1X^n-k-2)和预定值(X^n-1modg(X))的总和。因此，码移位寄存器12中的字被移位一次。

校正子寄存器18中的校正子位与突发检测电路16中的对应位存储单元相连。校正子寄存器18中的位模式与突发检测电路16中的对应位存储单元相连。突发检测电路16中的最上面t位与突发校正电路14中的对应位存储单元相连。当检测到长度为t或更少的突发时，突发差错校正电路14将这些位加到码寄存器12中的字上，从而完成差错校正过程。码寄存器12中的剩余位因而被移出。

图3是显示依据图2所示的译码装置和实施例的用循环右移对截短码字进行译码的方法的流程图。图3所示方法(100)可以用软件实现，该软件在微处理器(未明确显示)的控制下操作。在本质上，一个可校正的差错模式在校正子寄存器的(n-k-1-t)个最高有效位置中具有一个零序列。(t)个最低有效位形成可校正差错模式，该模式至少具有一个非零元素。对于GSM实施例，t＝12，n＝224，k＝184。

特别地，在步骤104，将所接收截短码字r(X)装载(右移)进码寄存器12(图2)。码寄存器长n位。对所接收码字r(X)的每一次右移计算右移字的校正子s(X)。在步骤106，将位计数器(未明确显示)设置为零。由所接收码字r(X)每次向码寄存器右移一位使得位计数器增1。校正子寄存器18的最低有效位用于启动加法器20。在步骤108，计算所接收码字的校正子。在步骤110，分析校正子寄存器的内容，以确定在该寄存器中是否有个12位差错模式(例如，对于GSM)，并且寄存器中的其他所有位是否为零。如果否，则假设没有差错模式，将信息向量u(X)移到接收机中的下一级。在步骤114，译码器等待下一个接收的码字r(X)。

然而，如果在步骤110，校正子寄存器的内容包含一个12位差错模式并且其他所有位为零，则在步骤116假设已经检测到一个可校正的差错模式。在步骤118，加法器20被禁止，并在所接收码字r(X)右移出码字寄存器时将校正子寄存器的内容(包括差错模式)加到所接收码字r(X)上。在步骤118，将12位差错模式加到从位存储单元(位计数器值+1)开始的所接收码字上。在步骤114，译码器等待下一个接收的码字r(X)。如果接收到另一个码字r(X)，流程返回到步骤104。

在步骤116，如果确定在校正子寄存器中没有12位差错模式(以及其他所有位等于零)，则在步骤120分析位计数器的值以确定其是否等于(n-1)。如果是，并且还没有检测到可校正的位模式，则在步骤122，系统宣布已经发生了“帧删除”，流程进行到步骤114，等待下一个接收的码字。

如果在步骤120判定位计数值不等于(n-1)，则在步骤124，分析校正子寄存器，以判定最低有效位是否等于“1”。如果是，则将校正子寄存器中的位向最低有效位右移，并加到存储在屏蔽寄存器22中的预定屏蔽字X^n-1modg(X)上。对于这个实施例，屏蔽字X^n-1modg(X)为X³⁹+X²⁵+X²²+X¹⁶+X²。在步骤130，位计数器值增1。然而，如果在步骤124校正子寄存器中的最低有效位不等于“1”，则在步骤128将校正子寄存器的内容向最低有效位右移，从而将其删去。在步骤130，位计数器值增1，流程返回到步骤116。

虽然这里已经在附图中显示了并且在详细说明中描述了本发明的方法和装置的一个最佳实施例，但应该理解的是，本发明并不限于所公开的实施例，而是在不偏离由下面的权利要求所陈述和限定的本发明的精神的情况下能够进行各种重新整理、修改和替代。

Claims (19)

1.一种用于对一循环码字进行译码的方法，包括下列步骤：

将所述循环码字装载进一个第一存储单元；

计算所述循环码字的校正子；

将所述校正子装载进一个第二存储单元；

判定所述校正子的最低有效位是否等于一预定值；

如果所述最低有效位不等于所述预定值，将所述第二存储单元的内容向所述最低有效位方向移位；以及

如果所述最低有效位等于所述预定值，将所述第二存储单元的所述内容向所述最低有效位方向移位，并将所述内容加到一个屏蔽字上。

2.如权利要求1的方法，其中，所述第一存储单元是一个移位寄存器。

3.如权利要求1的方法，其中，所述装载所述循环码字的步骤包括将所述接收码字右移进所述第一存储单元的步骤。

4.如权利要求1的方法，其中，所述预定值等于1。

5.如权利要求1的方法，其中，所述循环码字是一个等于r(X)的向量，所述第一存储单元的长度是n位，所述屏蔽字等于(X^n-1)modg(X)。

6.如权利要求1的方法，其中，所述循环码字包括一个法尔码字。

7.如权利要求1的方法，其中，所述循环码字包括一个截短循环码。

8.一种法尔码译码器，包括：

一个码字存储装置，用于存储一个要译码的码字；

一个与所述码字存储装置相联系的校正子存储装置，用于存储所述码字的一个校正子；以及

一个屏蔽字装置，用于存储一个预定字，并响应于在所述校正子存储装置中检测到一预定位值，启动所述预定字与所述校正子的加法。

9.如权利要求8的法尔码译码器，其中，所述码字存储装置包括一个n位累加寄存器。

10.如权利要求8的法尔码译码器，其中，所述校正子存储装置包括一个寄存器。

11.如权利要求8的法尔码译码器，其中，所述屏蔽字装置包括多个加法器，所述加法器中的每一个连在所述校正子存储装置和所述屏蔽字装置的相应位存储单元之间。

12.如权利要求8的法尔码译码器，其中，所述预定字包括(X^n-1)modg(X)。

13.如权利要求8的法尔码译码器，其中，所述预定字包括(X³⁹+X²⁵+X²²+X¹⁶+X²)，并且所述校正子存储装置的内容包括一个12位差错模式。

14.如权利要求8的法尔码译码器，其中，所述预定位值包括“1”。

15.如权利要求8的法尔码译码器，其中，所述法尔码包括一个截短循环码。

16.一种法尔码译码器，包括：

第一存储单元，用于存储一个要译码的码字；

一个与所述第一存储单元相联系的第二存储单元，用于存储所述码字的一个校正子；以及

第三存储单元，用于存储一个预定字，并响应于在所述第二存储单元中检测到一预定值，启动所述预定字与所述校正子的加法。

17.如权利要求16的法尔码译码器，其中，所述法尔码包括一个截短循环码。

18.如权利要求16的法尔码译码器，其中，至少所述第一、第二和第三存储单元中的一个包括一个移位寄存器。

19.如权利要求16的法尔码译码器，其中，所述预定值包括逻辑“1”。

Images