CN114594913A - 配置信号处理电路、芯片、可穿戴设备及处理方法 - Google Patents
配置信号处理电路、芯片、可穿戴设备及处理方法 Download PDFInfo
- Publication number
- CN114594913A CN114594913A CN202210263523.XA CN202210263523A CN114594913A CN 114594913 A CN114594913 A CN 114594913A CN 202210263523 A CN202210263523 A CN 202210263523A CN 114594913 A CN114594913 A CN 114594913A
- Authority
- CN
- China
- Prior art keywords
- configuration signal
- cyclic
- historical
- codes
- cyclic code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title abstract description 8
- 125000004122 cyclic group Chemical group 0.000 claims abstract description 382
- 238000000034 method Methods 0.000 claims description 44
- 238000004364 calculation method Methods 0.000 claims description 13
- 230000002159 abnormal effect Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 15
- 230000003247 decreasing effect Effects 0.000 description 12
- 230000005856 abnormality Effects 0.000 description 2
- 239000003550 marker Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0608—Saving storage space on storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Abstract
本申请涉及电子设备技术领域,本申请的配置信号处理电路、芯片、可穿戴设备及处理方法,将获取的当前配置信号与上一个配置信号进行比较得到第一比较结果;根据所述第一比较结果以及所述上一个配置信号对应的历史循环码从预设的循环码序列中获取所述当前配置信号对应的当前循环码,其中,所述循环码序列包括沿第一循环方向排列的多个循环码;通过上述方式,所记录的相邻的两个配置信号对应的两个历史循环码应与预设的循环码序列中相邻的两个循环码匹配,若不匹配,则为异常数据,并且,可以根据异常的两个历史循环码与预设的循环码序列对缺失数据进行补齐,提高了配置信号回溯的可靠性。
Description
技术领域
本申请涉及电子设备技术领域,尤其涉及一种配置信号处理电路、芯片、可穿戴设备及处理方法。
背景技术
在对电子设备进行配置或校准时,为了获取更好的性能,需要根据接收的测量信号对配置信号进行多次调节,并且,在电子设备进行参数计算时,需要将每次调节后所配置的配置信号进行回溯,因此,需要对每次调节后的配置信号进行记录,由于配置信号的数据量较大,直接存储配置信号不利于节省电子设备的存储空间。
现有技术中一般采用比配置信号数据量小的标记码对每次调节后所配置的配置信号进行记录,具体采用如下方式:与上一次调节所配置的配置信号相比,本次调节所配置的配置信号较大,本次调节所配置的配置信号的标记码为固定的调大标记码(例如,为11);与上一次调节所配置的配置信号相比,本次调节所配置的配置信号较小,本次调节所配置的配置信号的标记码为固定调小标记码(例如,为00),回溯时,根据标记码以及配置信号的预设配置算法在上一个配置信号的基础上进行计算来获取下一个配置信号,例如,假设连续四次调节均为调大,所记录的四个标记码应为11-11-11-11,当标记码输出及存储过程均正常时,根据初始配置信号D0和预设配置算法,可回溯得到四个标记码对应的配置信号分别为D0-2*D0-4*D0-8*D0。但是,当标记码输出或存储的过程中发生数据丢失,例如导致四次调节所记录的标记码只有三个,为11-11-11时,由于11-11-11在形式上是正确的,根本无法对标记码数据缺失进行有效识别,此时根据标记码回溯配置信号时所得到的配置信号也是错误的;当标记码输出或存储的过程中发生数据乱码,例如假设第三个配置信号的标记码出现乱码,使得四次调节所记录的四个标记码为11-11-(?)-11,第三个标记码可能是11或00,就算知道该标记码缺失也无法进行补齐,导致无法进行配置信号的准确回溯。基于上述,现有技术中配置信号标记方式回溯可靠性差,无法对标记数据缺失异常进行识别,无法对缺失标记数据进行补齐,利用回溯所得各配置信号所计算的参数不准确。
发明内容
本申请的目的在于提供一种配置信号处理电路、芯片、可穿戴设备及处理方法,以解决现有技术中无法对标记数据缺失异常进行识别及无法对缺失标记数据进行补齐导致的配置信号回溯可靠性差的技术问题。
本申请的技术方案如下:提供一种配置信号处理电路,包括:
比较器,用于将当前配置信号与上一个配置信号进行比较得到第一比较结果;
以及,译码器,用于根据所述第一比较结果以及所述上一个配置信号对应的历史循环码从预设的循环码序列中获取所述当前配置信号对应的当前循环码,其中,所述循环码序列包括沿第一循环方向排列的多个循环码。。
本申请的另一技术方案如下:提供一种芯片,所述芯片包括上述的配置信号处理电路。
本申请的另一技术方案如下:提供一种电子设备,所述电子设备包括上述的配置信号处理电路。
本申请的另一技术方案如下:提供一种配置信号处理方法,包括:
将当前配置信号与上一个配置信号进行比较得到第一比较结果;
根据所述第一比较结果以及所述上一个配置信号对应的历史循环码从预设的循环码序列中获取所述当前配置信号对应的当前循环码,其中,所述循环码序列包括沿第一循环方向排列的多个循环码。
本申请的配置信号处理电路、芯片、可穿戴设备及处理方法,将获取的当前配置信号与上一个配置信号进行比较得到第一比较结果;根据所述第一比较结果以及所述上一个配置信号对应的历史循环码从预设的循环码序列中获取所述当前配置信号对应的当前循环码,其中,所述循环码序列包括沿第一循环方向排列的多个循环码;通过上述方式,所记录的相邻的两个配置信号对应的两个历史循环码应与预设的循环码序列中相邻的两个循环码匹配,若不匹配,则为异常数据,并且,可以根据异常的两个历史循环码与预设的循环码序列对缺失数据进行补齐,提高了配置信号回溯的可靠性。
附图说明
图1为本申请一实施例中配置信号处理电路的一应用环境示意图;
图2为本申请第一实施例的配置信号处理电路的结构示意图;
图3为本申请第一实施例中一循环码序列示例图;
图4为本申请第一实施例中另一循环码序列示例图;
图5为本申请第一实施例中另一配置信号处理电路的结构示意图;
图6为本申请第一实施例中二分法配置算法示例图;
图7为本申请第一实施例中等步长配置算法示例图;
图8为本申请第二实施例的配置信号处理方法的流程示意图;
图9为本申请第三实施例的配置信号处理方法的流程示意图;
图10为本申请第四实施例的配置信号处理方法的流程示意图;
图11是本申请第五实施例的芯片的结构示意图;
图12是本申请第六实施例的可穿戴设备的结构示意图;
图13是本申请第七实施例的可穿戴设备的结构示意图;
图14为本申请第八实施例的存储介质的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请提供的配置信号处理电路100可以应用在如图1所示的电子设备200中,其中,该电子设备200包括发射电路21和接收电路22,其中,发射电路21包括LED以及LED驱动电路211,LED驱动电路211用于根据预设的调光控制信号驱动该LED发光;LED光射向皮肤,由皮肤组织反射形成LED反射光;接收电路22包括依次连接的光电二极管221、跨阻放大器222、可编程增益放大器223、滤波电路224、模数转换器225、LED调光电路226以及配置信号处理电路100,光电二极管221接收上述LED反射光,并将接收到的光信号转化为电流信号,跨阻放大器222接收该电流信号并将该电流信号转化为电压信号,可编程增益放大器223对电压信号进行增益放大,滤波电路224对电压信号进行滤波,滤波后的电压信号经模数转换器225转换为数字信号,并传输至LED调光电路226,该LED调光电路226对接收到的数字信号进行处理后输出配置信号至LED驱动电路211,以对LED驱动电路211的发射电流进行调节,其中,本申请提供的配置信号处理电路100可以与LED调光电路226连接或内置在LED调光电路226中,以接收该LED调光电路226输出的配置信号,并对该配置信号进行标记处理。在上述应用场景中,该配置信号可以为电流控制信号,用于配置LED的驱动电流。作为一种示例,该电流控制信号可以具体为电流控制位,电流控制位表示用来调整LED脉冲的能量的一驱动电流,电流控制位越大,驱动电流越大;电流控制位越小,驱动电流越小。可选地,该电子设备200可以为可穿戴设备,例如智能手环、智能手表、TWS(True Wireless Stereo,真无线智能)耳机等;该电子设备200还可以为便携式终端、家用电子设备或医用电子设备等。
本申请提供的配置信号处理电路100还可以应用在其他应用场景中,例如,时钟配置、时钟校准、电流配置、电流校准、电压配置、电压校准等应用场景,相应地,配置信号还可以为电压控制信号或时钟控制信号。
本申请第一实施例提供一种配置信号处理电路,请参阅图2所示,该配置信号处理电路100包括比较器11和译码器12,其中,该比较器11将当前配置信号与上一个配置信号进行比较得到第一比较结果;该译码器12用于根据第一比较结果以及上一个配置信号对应的历史循环码从预设的循环码序列中获取当前配置信号对应的当前循环码,其中,循环码序列包括沿第一循环方向依次排列的多个循环码。可选地,上述沿第一循环方向排列的多个循环码的码值可以依次增大,也可以依次减小,还可以呈不规则变化。其中,循环码序列的第一循环方向用于表征配置信号的第一变化方向,该第一变化方向可以为增大或减小。例如,当配置信号的第一变化方向为增大时,第一循环方向对应于配置信号的增大,即当配置信号增大时,各配置信号对应的循环码沿第一循环方向变化;例如,当配置信号的第一变化方向为减小时,第一循环方向对应于配置信号的减小,即当配置信号减小时,各配置信号对应的循环码沿第一循环方向变化。
在一个可选的实施方式中,第一循环方向用于表征配置信号的增大,且上述沿第一循环方向排列的多个循环码的码值依次增大;或者,第一循环方向用于表征配置信号的减小,且上述沿第一循环方向排列的多个循环码的码值依次减小。这样,沿第一循环方向的循环码变化规律与配置信号的变化规律相一致(都是增大或减小),可以便于根据配置信号确定循环码,也便于根据循环码回溯配置信号。
在本实施例中,通过循环码序列的设置,所记录的相邻的两个配置信号对应的两个历史循环码应与预设的循环码序列中相邻的两个循环码匹配,若不匹配,则为异常数据,降低了异常数据识别的难度。并且,在识别出异常数据后,可以根据异常的两个历史循环码与预设的循环码序列对缺失数据进行补齐,提高了配置信号回溯的可靠性。
在一个可选的实施方式中,所述循环码序列中的所述循环码为二进制码,各所述循环码的位数相同,所述循环码的位数大于或等于2。
在一个可选的实施方式中,该配置信号为配置码值,配置码值越大,配置信号越大;配置码值越小,配置信号越小。
下面以二进制循环码为例,对循环码序列进行详细说明。请参阅图3所示,图3所示的循环码序列包括四个位数相同的循环码,每个循环码为2bit,分别为00、01、10和11,该循环码序列包括第一循环方向S1和第二循环方向S2,第一循环方向S1与第二循环方向S2相反,沿第一循环方向S1,各循环码依次增大,相邻的两个循环码相差1,从00开始,增加1后为01,再增加1后为10,继续增加1后为11,接着增加1后为00(实际为100,由于循环码位数为两位,发生溢出,仍然记为00);沿第二循环方向S2,各循环码依次减小,相邻的两个循环码相差1,从00开始(实际为100,由于循环码位数为两位,发生溢出,仍然记为00),减1后为11,再减1后为10,继续减1后为01,接着减1后为00。通过上述循环码序列的设置方式,采用2bit的二进制循环码,最大程度减小对配置信号进行标记的数据量,并且根据相邻的两个循环码的循环方向可以直接确定对应的相邻的两个配置信号的变化方向,在配置信号的回溯过程中,增加计算速度。
请参阅图4所示,图4所示的循环码序列包括八个位数相同的循环码,每个循环码3bit,分别为000、001、010、011、100、101、110、111,沿第一循环方向S1实现000-001-010-011-100-101-110-111-000(实际为1000,由于循环码位数为三位,发生溢出,仍然记为000)的循环;沿第二循环方向S2实现000(实际为1000,由于循环码位数为三位,发生溢出,仍然记为000)-111-110-101-100-011-010-001-000的循环。通过上述循环码的设置方式,采用3bit的二进制循环码,一定程度减小对配置信号进行标记的数据量,同时循环码的数据多样性增加,在配置信号的回溯过程中,对于连续沿增大方向调节或连续沿减小方向调节的多个连续的配置信号更易识别,进一步增加了计算速度。
本领域技术人员应当理解,循环码序列还可以采用其他形式。
以图3所示循环码序列为例,译码器12还用于:若第一比较结果为当前配置信号大于上一个配置信号,则从循环码序列中沿第一循环方向S1获取与上一个配置信号对应的历史循环码相邻的循环码,作为当前循环码;若第一比较结果为所述当前配置信号小于上一个配置信号,则从循环码序列中沿第二循环方向S2获取与上一个配置信号对应的历史循环码相邻的循环码,作为当前循环码。
具体地,当前配置信号大于上一个配置信号,表示本次调节的方向为调大,确定循环方向为增大方向,即沿第一循环方向S1获取当前配置信号的循环码,若上一个配置信号的历史循环码为00,则当前循环码为与00在第一循环方向S1相邻的01。当前配置信号小于上一个配置信号,表示本次调节的方向为调小,确定循环方向为减小方向,即沿第二循环方向S2获取当前配置信号的循环码,若上一个配置信号的历史循环码为00,则当前循环码为与00在第二循环方向S2相邻的11。
进一步地,译码器12还用于:若所述第一比较结果为当前配置信号等于上一个配置信号,则将上一个配置信号对应的历史循环码作为当前循环码。具体地,在配置信号调节过程中,一般调节的方向为调大或调小,不会出现不调节的情况,只有在配置信号调节的末尾,当上一个配置信号已经位于目标范围内,则当前配置信号与上一个配置信号相等,此时,这一轮配置信号调节即将结束。也就是说,只有在每一轮调节的末尾才会出现相邻的两个配置信号的循环码相同的情形。
在一个可选的实施方式中,请参阅图5所示,该配置信号处理电路100还进一步包括寄存器13和处理模块14,其中,寄存器13用于存储当前配置信号对应的当前循环码。寄存器13与译码器12连接,当该译码器12得到当前配置信号对应的当前循环码时,将该当前循环码发送至寄存器13进行存储,以对当前配置信号进行标记。在配置信号调节过程中,每进行一次配置信号调节,就对应标记该配置信号的循环码,每个配置信号的循环码均存储于寄存器13中,在配置信号调节结束后,寄存器13存储有多个历史循环码,该多个历史循环码是按照存储时间从早到晚依次排列的,该多个历史循环码按照排列顺序分别对应按照配置时间从早到晚排列的多个配置信号。
其中,处理模块14用于根据寄存器13中存储的各历史循环码对配置信号进行回溯。具体地,该处理模块14用于获取该寄存器13中存储的多个历史循环码;判断获取的多个历史循环码中每相邻两个历史循环码是否连续,其中,上述相邻指的是存储时间相邻,即判断获取的多个历史循环码任意两个存储时间相邻的历史循环码是否连续;若判断结果为是,则根据获取的多个历史循环码以及初始配置信号获取多个历史循环码对应的多个配置信号。
例如,配置算法采用二分法,若调整方向为增大,则将配置位上限与上一个配置信号之差的一半作为增加值,根据上一个配置信号对配置位下限进行更新,将上一个配置信号与增加值之和作为调整后的当前配置信号;若调整方向为减小,则将上一个配置信号与配置位下限之差的一半作为减小值,根据上一个配置信号对配置位上限进行更新,将上一个配置信号与减小值之差作为调整后的当前配置信号。
请参阅图6所示,图6以二分法为例展示了一轮配置信号调节过程,该轮配置信号调节过程的初始配置信号为100(标记的历史循环码为00),初始的配置位上限为200,初始的配置位下限为0,第一次调整的方向为调大,假设采用2bit的二进制循环码,于是,第一个调整配置信号为150,标记的历史循环码为01;第二次调整的方向为调大,于是,第二个调整配置信号为175,标记的历史循环码为10;第三次调整的方向为调小,于是,第三个调整配置信号为162.5,标记的历史循环码为01。
针对图6,处理模块14从寄存器13中获取的多个所述历史循环码依次为00-01-10-01,初始配置信号为100;处理模块14基于二分法的计算方式,根据00-01-10-01和初始配置信号为100,得到回溯的四个配置信号为100-150-175-162.5。
请参阅图7所示,图7以等步长法为例展示了一轮配置信号调节过程,调大时,增加预设步长(例如为10),调小时,减少预设步长,假设采用3bit的二进制循环码,于是,初始的配置信号为160,标记的历史循环码为000;第一次调整的方向为调小,于是,第一个调整配置信号为150,标记的历史循环码为111;第二次调整的方向为调小,于是,第二个调整配置信号为140,标记的历史循环码为110;第三次调整的方向为调小,于是,第三个调整配置信号为130,标记的历史循环码为101;第四次调整的方向为调大,于是,第四个调整配置信号为140,标记的历史循环码为110。针对图7所示调整过程,获取的多个历史循环码为000-111-110-101-110,初始的配置信号为160,根据000-111-110-101-110以及初始的配置信号为160,基于步长法得到多个配置信号为160-150-140-130-140。
在本实施例中,将每轮调整的初始的配置信号及最后一个配置信号进行存储,上一轮调整的最后一个配置信号为下一轮调整的初始的配置信号,再将各配置信号的对应循环码进行存储,无需对配置信号的中间值进行存储,节省了硬件存储空间。
进一步地,该处理模块14判断获取的多个所述历史循环码是否连续的方式如下:若获取的多个所述历史循环码中每相邻两个历史循环码均在所述循环码序列中相邻或相同,则确定获取的多个所述历史循环码连续;若至少一组相邻的两个所述历史循环码不连续,则确定获取的多个所述历史循环码不连续。也就是说,针对每一个历史循环码分别进行判断,若该历史循环码为所述循环码序列中与上一个历史循环码相邻的循环码,或者,该历史循环码与上一个历史循环码相同,则确定上一个历史循环码与该历史循环码连续;否则,确定上一个历史循环码与该历史循环码不连续;若每组相邻的两个历史循环码均连续,则确定获取的多个所述历史循环码连续;若至少一组相邻的两个历史循环码不连续,则确定获取的多个所述历史循环码不连续。具体地,多个所述历史循环码依次为00-01-10-01,针对01这个当前的历史循环码,上一个历史循环码为00,在循环码序列中与上一个历史循环码00相邻的循环码有两个,分别为01(S1方向相邻)和11(S2方向相邻),当前的历史循环码为01,二者匹配,说明01这个当前的历史循环码与上一个历史循环码00连续;或者,当前历史循环码与上一个历史循环码相同,也视为连续;按照上述方式依次判断每相邻的两个历史循环码是否连续。又如,多个所述历史循环码依次为00-01-11-10,针对11这个当前历史循环码,上一个历史循环码为01,在循环码序列中与上一个历史循环码01相邻的循环码有两个,分别为10(S1方向相邻)和00(S2方向相邻),当前历史循环码为11,与10(S1方向相邻)和00(S2方向相邻)均不匹配,说明上一个历史循环码01与当前历史循环码11不连续。
进一步地,该处理模块14还用于:若判断结果为否,则根据所述循环码序列将所述多个所述历史循环码补齐;根据补齐后的所述多个所述历史循环码以及初始配置信号获取多个所述历史循环码对应的多个所述配置信号。该处理模块14补齐方式如下:从获取的多个所述历史循环码中确定不连续的相邻两个所述历史循环码;将所述不连续的相邻两个所述历史循环码分别在所述循环码序列中进行定位,获取所述循环码序列中位于所述不连续的相邻两个所述历史循环码之间的缺失循环码;将所述缺失循环码插入两个所述历史循环码之间。具体地,针对不连续的相邻的两个历史循环码01-11,将01和11分别在循环码序列中定位,在循环码序列中01和11之间的循环码为10,于是,将10插入不连续的01-11之间,得到01-10-11;通过上述方式对不连续的相邻两个历史循环码分别进行补齐,最终得到补齐后的多个历史循环码,再进行配置信号回溯。
在一个可选的实施方式中,该配置信号处理电路100还进一步包括获取模块(图未示出),该获取模块用于生成各配置信号,该获取模块用于获取初始配置信号;根据所述初始配置信号和预设的目标配置信号,获取至少一个中间配置信号。
其中,目标配置信号为电子设备在配置过程中需要或预期达到的配置信号,即为在目标范围内的配置信号。为了将配置信号由初始配置信号调节到接近目标配置信号,可以基于初始配置码值,进行一次或多次的调整,直至调整后的配置信号与目标配置信号的差值在预设的范围内。
本申请实施例中,根据初始配置信号和预设的目标配置信号可以确定每一次调整后应得到的中间配置信号,由此先后获取得到至少一个中间配置信号。
进一步地,该获取模块还用于根据预设配置算法以及所述目标配置信号,基于所述初始配置信号进行至少一次计算,得到至少一个中间配置信号。
在第一个中间配置信号获取方式中,该获取模块还用于:
基于所述初始配置信号,根据预设配置算法以及所述目标配置信号进行至少一次计算,并得到至少一个中间配置信号;
每得到一个所述中间配置信号之后,检测所述中间配置信号与所述目标配置信号之间的差值是否小于或等于预设阈值;
当所述差值大于所述预设阈值时,继续执行所述计算并得到新的中间配置信号,直至所述中间配置信号与目标配置信号之间的差值小于或等于预设阈值。
在第二个中间配置信号获取方式中,该获取模块还用于:
根据所述预设配置算法以及所述目标配置信号,基于所述初始配置信号进行预设次数的计算,得到数量与所述预设次数相应的至少一个中间配置信号。
更进一步地,预设配置算法包括二分法或等步长配置算法。在本实施例中,所记录的相邻的两个配置信号对应的两个历史循环码应与预设的循环码序列中相邻的两个循环码匹配,若不匹配,则为异常数据,并且,可以根据异常的两个历史循环码与预设的循环码序列对缺失数据进行补齐,提高了配置信号回溯的可靠性。
图8是本申请第二实施例的配置信号处理方法的流程示意图。需注意的是,若有实质上相同的结果,本申请的方法并不以图8所示的流程顺序为限。本实施例的配置信号处理方法可以通过第一实施例的配置信号处理电路100实现,也可以通过软件程序实现,本实施例与第一实施例相关的内容具体参见上述,在此不进行一一赘述。如图8所示,该配置信号处理方法主要包括以下步骤:
S110,将当前配置信号与上一个配置信号进行比较得到第一比较结果。
S120,根据所述第一比较结果以及上一个配置信号对应的历史循环码从预设的循环码序列中获取当前配置信号对应的当前循环码,其中,循环码序列包括沿第一循环方向排列的多个循环码。
进一步地,在步骤S120中,存储当前循环码,以根据当前循环码对当前配置信号进行标记。
进一步地,在步骤S110之前,还包括如下步骤:
S101,获取初始配置信号;
S102,根据所述初始配置信号和预设的目标配置信号,获取至少一个中间配置信号。
其中,中间配置信号的获取方式具体参见第一实施例的记载。
图9是本申请第三实施例的配置信号处理方法的流程示意图。本实施例在第二实施例的基础上,步骤S120具体包括:
S210,若第一比较结果为当前配置信号大于上一个配置信号,则从循环码序列中沿第一循环方向获取与上一个配置信号对应的历史循环码相邻的循环码,作为当前循环码。
S220,若第一比较结果为当前配置信号小于上一个配置信号,则从循环码序列中沿第二循环方向获取与上一个配置信号对应的历史循环码相邻的循环码,作为当前循环码,其中,第二循环方向与第一循环方向相反。
S230,若第一比较结果为当前配置信号等于上一个配置信号,则将上一个配置信号对应的历史循环码作为当前循环码。
图10是本申请第四实施例的配置信号处理方法的流程示意图。本实施例在第二实施例的基础上,在步骤S120之后还包括:
S310,获取多个历史循环码。
S320,判断获取的多个历史循环码中每相邻两个历史循环码是否连续。
其中,针对每个历史循环码进行判断,若该历史循环码为循环码序列中与上一个历史循环码相邻的循环码,或者,该历史循环码与上一个历史循环码相同,则确定上一个历史循环码与该历史循环码连续;否则,确定上一个历史循环码与该历史循环码不连续;若每组相邻的两个历史循环码均连续,则确定多个历史循环码连续;若至少一组相邻的两个历史循环码不连续,则确定多个历史循环码不连续。
S330,若判断结果为是,则根据获取的多个历史循环码以及初始配置信号获取多个历史循环码对应的多个配置信号。
S340,若判断结果为否,则根据循环码序列将多个历史循环码补齐,根据补齐后的多个历史循环码以及初始配置信号获取多个历史循环码对应的多个配置信号。
其中,获取不连续的相邻的两个历史循环码;将两个历史循环码分别在循环码序列中进行定位,获取循环码序列中位于两个历史循环码之间的缺失循环码;将缺失循环码插入两个历史循环码之间。
图11是本申请第五实施例的芯片的结构示意图。如图11所示,该可芯片51包括配置信号处理电路100。
图12是本申请第六实施例的电子设备的结构示意图。如图12所示,该电子设备61包括配置信号处理电路100。
图13是本申请第七实施例的电子设备的结构示意图。如图13所示,该电子设备70包括处理器71及和处理器71耦接的存储器72。
存储器72存储有用于实现上述任一实施例的配置信号处理方法的程序指令。
处理器71用于执行存储器72存储的程序指令以进行配置信号处理。
其中,处理器71可能是一种集成电路芯片,具有信号的处理能力。处理器71可以是CPU(Central Processing Unit,中央处理单元),处理器71还可以是通用处理器、数字信号处理器(DSP,Digital Signal Processing)、专用集成电路(ASIC,Application SpecificIntegrated Circuit)、现场可编程门阵列(FPGA,Field Programmable Gate Array)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。通用处理器可以是微处理器(MCU,Microcontroller Unit)或者该处理器也可以是任何常规的处理器等。
参阅图14,图14为本申请第八实施例的存储介质80的结构示意图。本申请实施例的存储介质80存储有能够实现上述所有方法的程序指令81,所述存储介质可以是非易失性,也可以是易失性。其中,该程序指令81可以以软件产品的形式存储在上述存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)或处理器(processor)执行本申请各个实施方式所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质,或者是计算机、服务器、手机、平板等终端设备。
以上所述的仅是本申请的实施方式,在此应当指出,对于本领域的普通技术人员来说,在不脱离本申请创造构思的前提下,还可以做出改进,但这些均属于本申请的保护范围。
Claims (29)
1.一种配置信号处理电路,其特征在于,包括:
比较器,用于将当前配置信号与上一个配置信号进行比较得到第一比较结果;
以及,译码器,用于根据所述第一比较结果以及所述上一个配置信号对应的历史循环码从预设的循环码序列中获取所述当前配置信号对应的当前循环码,其中,所述循环码序列包括沿第一循环方向排列的多个循环码。
2.根据权利要求1所述的配置信号处理电路,其特征在于,所述译码器还用于:若所述第一比较结果为所述当前配置信号大于所述上一个配置信号,则从所述循环码序列中沿所述第一循环方向获取与所述上一个配置信号对应的历史循环码相邻的循环码,作为所述当前循环码;若所述第一比较结果为所述当前配置信号小于所述上一个配置信号,则从所述循环码序列中沿第二循环方向获取与所述上一个配置信号对应的历史循环码相邻的循环码,作为所述当前循环码,其中,所述第二循环方向与所述第一循环方向相反。
3.根据权利要求2所述的配置信号处理电路,其特征在于,所述译码器还用于:若所述第一比较结果为所述当前配置信号等于所述上一个配置信号,则将所述上一个配置信号对应的历史循环码作为所述当前循环码。
4.根据权利要求2所述的配置信号处理电路,其特征在于,还包括寄存器,用于存储所述当前循环码及所述历史循环码。
5.根据权利要求4所述的配置信号处理电路,其特征在于,还包括处理模块,用于获取所述寄存器中存储的多个所述历史循环码;判断获取的多个所述历史循环码中每相邻两个历史循环码是否连续;若判断结果为是,则根据获取的所述多个所述历史循环码以及初始配置信号获取多个所述历史循环码对应的多个所述配置信号;其中,所述相邻为存储时间相邻。
6.根据权利要求5所述的配置信号处理电路,其特征在于,所述处理模块还用于:若判断结果为否,则根据所述循环码序列将所述多个所述历史循环码补齐;根据补齐后的所述多个所述历史循环码以及初始配置信号获取多个所述历史循环码对应的多个所述配置信号。
7.根据权利要求6所述的配置信号处理电路,其特征在于,所述处理模块还用于:从获取的多个所述历史循环码中确定不连续的相邻两个所述历史循环码;将所述不连续的相邻两个所述历史循环码分别在所述循环码序列中进行定位,获取所述循环码序列中位于所述不连续的相邻两个所述历史循环码之间的缺失循环码;将所述缺失循环码插入所述不连续的相邻两个所述历史循环码之间。
8.根据权利要求5-7任一项所述的配置信号处理电路,其特征在于,所述处理模块还用于:若获取的多个所述历史循环码中每相邻两个历史循环码均在所述循环码序列中相邻或相同,则确定获取的多个所述历史循环码连续;若至少一组相邻的两个所述历史循环码不连续,则确定获取的多个所述历史循环码不连续。
9.根据权利要求1所述的配置信号处理电路,其特征在于,所述循环码序列中的所述循环码为二进制码,各所述循环码的位数相同,所述循环码的位数大于或等于2。
10.根据权利要求1所述的配置信号处理电路,其特征在于,所述配置信号处理电路还包括获取模块,用于:
获取初始配置信号;
根据所述初始配置信号和预设的目标配置信号,获取至少一个中间配置信号。
11.根据权利要求10所述的配置信号处理电路,其特征在于,所述获取模块还用于:
根据预设配置算法以及所述目标配置信号,基于所述初始配置信号进行至少一次计算,得到至少一个中间配置信号。
12.根据权利要求11所述的配置信号处理电路,其特征在于,所述获取模块还用于:
基于所述初始配置信号,根据预设配置算法以及所述目标配置信号进行至少一次计算,并得到至少一个中间配置信号;
每得到一个所述中间配置信号之后,检测所述中间配置信号与所述目标配置信号之间的差值是否小于或等于预设阈值;
当所述差值大于所述预设阈值时,继续执行所述计算并得到新的中间配置信号,直至所述中间配置信号与目标配置信号之间的差值小于或等于预设阈值。
13.根据权利要求11所述的配置信号处理电路,其特征在于,所述获取模块还用于:
根据所述预设配置算法以及所述目标配置信号,基于所述初始配置信号进行预设次数的计算,得到数量与所述预设次数相应的至少一个中间配置信号。
14.根据权利要求12或13所述的配置信号处理电路,其特征在于,所述预设配置算法包括二分法或等步长配置算法。
15.一种芯片,其特征在于,所述芯片包括如权利要求1至14任一项所述的配置信号处理电路。
16.一种电子设备,其特征在于,所述电子设备包括权利要求1至14任一项所述的配置信号处理电路。
17.一种配置信号处理方法,其特征在于,包括:
将当前配置信号与上一个配置信号进行比较得到第一比较结果;
根据所述第一比较结果以及所述上一个配置信号对应的历史循环码从预设的循环码序列中获取所述当前配置信号对应的当前循环码,其中,所述循环码序列包括沿第一循环方向排列的多个循环码。
18.根据权利要求17所述的配置信号处理方法,其特征在于,所述根据所述第一比较结果以及所述上一个配置信号对应的历史循环码从预设的循环码序列中获取所述当前配置信号对应的当前循环码,包括:
若所述第一比较结果为所述当前配置信号大于所述上一个配置信号,则从所述循环码序列中沿所述第一循环方向获取与所述上一个配置信号对应的历史循环码相邻的循环码,作为所述当前循环码;
若所述第一比较结果为所述当前配置信号小于所述上一个配置信号,则从所述循环码序列中沿第二循环方向获取与所述上一个配置信号对应的历史循环码相邻的循环码,作为所述当前循环码,其中,所述第二循环方向与所述第一循环方向相反。
19.根据权利要求18所述的配置信号处理方法,其特征在于,所述根据所述第一比较结果以及所述上一个配置信号对应的历史循环码从预设的循环码序列中获取所述当前配置信号对应的当前循环码,还包括:
若所述第一比较结果为所述当前配置信号等于所述上一个配置信号,则将所述上一个配置信号对应的历史循环码作为所述当前循环码。
20.根据权利要求18所述的配置信号处理方法,其特征在于,所述根据所述第一比较结果以及所述上一个配置信号对应的历史循环码从预设的循环码序列中获取所述当前配置信号对应的当前循环码之后,还包括:
获取多个所述历史循环码;
判断获取的多个所述历史循环码中每相邻两个历史循环码是否连续,其中所述相邻为存储时间相邻;
若判断结果为是,则根据获取的所述多个所述历史循环码以及初始配置信号获取多个所述历史循环码对应的多个所述配置信号。
21.根据权利要求20所述的配置信号处理方法,其特征在于,所述判断获取的多个所述历史循环码中每相邻两个历史循环码是否连续之后,还包括:
若判断结果为否,则根据所述循环码序列将所述多个所述历史循环码补齐;
根据补齐后的所述多个所述历史循环码以及初始配置信号获取多个所述历史循环码对应的多个所述配置信号。
22.根据权利要求20或21所述的配置信号处理方法,其特征在于,所述判断获取的多个所述历史循环码中每相邻两个历史循环码是否连续,包括:
若获取的多个所述历史循环码中每相邻两个历史循环码均在所述循环码序列中相邻或相同,则确定获取的多个所述历史循环码连续;
若至少一组相邻的两个所述历史循环码不连续,则确定获取的多个所述历史循环码不连续。
23.根据权利要求21所述的配置信号处理方法,其特征在于,所述根据所述循环码序列将所述多个所述历史循环码补齐,包括:
从获取的多个所述历史循环码中确定不连续的相邻两个所述历史循环码;
将所述不连续的相邻两个所述历史循环码分别在所述循环码序列中进行定位,获取所述循环码序列中位于所述不连续的相邻两个所述历史循环码之间的缺失循环码;
将所述缺失循环码插入所述不连续的相邻两个所述历史循环码之间。
24.根据权利要求17所述的配置信号处理方法,其特征在于,所述根据所述第一比较结果以及所述上一个配置信号对应的历史循环码从预设的循环码序列中获取所述当前配置信号对应的当前循环码之后,还包括:
存储所述当前循环码,以根据所述当前循环码对所述当前配置信号进行标记。
25.根据权利要求22所述的配置信号处理方法,其特征在于,所述将当前配置信号与上一个配置信号进行比较得到第一比较结果之前,还包括:
获取初始配置信号;
根据所述初始配置信号和预设的目标配置信号,获取至少一个中间配置信号。
26.根据权利要求25所述的配置信号处理方法,其特征在于,所述根据所述初始配置信号和预设的目标配置信号,获取至少一个中间配置信号,包括:
根据预设配置算法以及所述目标配置信号,基于所述初始配置信号进行至少一次计算,得到至少一个中间配置信号。
27.根据权利要求26所述的配置信号处理方法,其特征在于,所述根据预设配置算法以及所述目标配置信号,基于所述初始配置信号进行至少一次计算,得到至少一个中间配置信号,包括:
基于所述初始配置信号,根据预设配置算法以及所述目标配置信号进行至少一次计算,并得到至少一个中间配置信号;
每得到一个所述中间配置信号之后,检测所述中间配置信号与所述目标配置信号之间的差值是否小于或等于预设阈值;
当所述差值大于所述预设阈值时,继续执行所述计算并得到新的中间配置信号,直至所述中间配置信号与目标配置信号之间的差值小于或等于预设阈值。
28.根据权利要求26所述的配置信号处理方法,其特征在于,所述根据预设配置算法以及所述目标配置信号,基于所述初始配置信号进行至少一次计算,得到至少一个中间配置信号,包括:
根据所述预设配置算法以及所述目标配置信号,基于所述初始配置信号进行预设次数的计算,得到数量与所述预设次数相应的至少一个中间配置信号。
29.根据权利要求27或28所述的配置信号处理方法,其特征在于,所述预设配置算法包括二分法或等步长配置算法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111205065 | 2021-10-15 | ||
CN2021112050656 | 2021-10-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114594913A true CN114594913A (zh) | 2022-06-07 |
Family
ID=81809494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210263523.XA Pending CN114594913A (zh) | 2021-10-15 | 2022-03-17 | 配置信号处理电路、芯片、可穿戴设备及处理方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114594913A (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4884273A (en) * | 1987-02-03 | 1989-11-28 | Siemens Aktiengesellschaft | Method and apparatus for monitoring the consistency of successive binary code signal groups in data processing equipment |
US5353289A (en) * | 1990-10-31 | 1994-10-04 | Nec Corporation | Fault judging device comprising a compression circuit for compressing output pattern signals of a circuit model |
CN1245599A (zh) * | 1996-12-05 | 2000-02-23 | 艾利森公司 | 截短法尔码的差错捕获译码方法和装置 |
US20050154966A1 (en) * | 2004-01-14 | 2005-07-14 | Hitachi Global Technologies Netherlands B.V. | Method, apparatus and program storage device for correcting a burst of errors together with a random error using shortened cyclic codes |
WO2013008263A1 (ja) * | 2011-07-08 | 2013-01-17 | 株式会社日立製作所 | 物理量センサおよび物理量の検出方法 |
CN107092637A (zh) * | 2017-02-16 | 2017-08-25 | 北京小度信息科技有限公司 | 数据处理方法及装置 |
CN111897201A (zh) * | 2020-07-08 | 2020-11-06 | 北京海泰方圆科技股份有限公司 | 时钟校准方法和电子设备 |
-
2022
- 2022-03-17 CN CN202210263523.XA patent/CN114594913A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4884273A (en) * | 1987-02-03 | 1989-11-28 | Siemens Aktiengesellschaft | Method and apparatus for monitoring the consistency of successive binary code signal groups in data processing equipment |
US5353289A (en) * | 1990-10-31 | 1994-10-04 | Nec Corporation | Fault judging device comprising a compression circuit for compressing output pattern signals of a circuit model |
CN1245599A (zh) * | 1996-12-05 | 2000-02-23 | 艾利森公司 | 截短法尔码的差错捕获译码方法和装置 |
US20050154966A1 (en) * | 2004-01-14 | 2005-07-14 | Hitachi Global Technologies Netherlands B.V. | Method, apparatus and program storage device for correcting a burst of errors together with a random error using shortened cyclic codes |
WO2013008263A1 (ja) * | 2011-07-08 | 2013-01-17 | 株式会社日立製作所 | 物理量センサおよび物理量の検出方法 |
CN107092637A (zh) * | 2017-02-16 | 2017-08-25 | 北京小度信息科技有限公司 | 数据处理方法及装置 |
CN111897201A (zh) * | 2020-07-08 | 2020-11-06 | 北京海泰方圆科技股份有限公司 | 时钟校准方法和电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11394488B2 (en) | Polarized coding method and apparatus, electronic device, and storage medium | |
US20180227062A1 (en) | Method and Apparatus for Adaptive Searching of Distributed Datasets | |
US20200153505A1 (en) | Signal transmitting and receiving devices, method and system based on visible light communication | |
EP2965460B1 (en) | Dynamic pause period calculation for serial data transmission | |
CN202663412U (zh) | 发送设备、接收设备、以及传输系统 | |
CN111816178A (zh) | 语音设备的控制方法、装置和设备 | |
CN112187598A (zh) | 组网方法、电子设备及存储介质 | |
CN114594913A (zh) | 配置信号处理电路、芯片、可穿戴设备及处理方法 | |
US20200186244A1 (en) | Techniques for Decoding Light-Based Communication Messages | |
EP3190726B1 (en) | Self-adaptive receiving method, device, and system for radio signal | |
CN113825221B (zh) | 功率控制方法及装置 | |
KR20210083815A (ko) | 오실레이터의 오토 트리밍 장치 및 그 방법 | |
CN112765073A (zh) | 一种数据采样方法、系统、存储介质以及计算机设备 | |
CN113984208B (zh) | 一种光谱仪波长标定方法、系统、介质及电子终端 | |
CN111611186B (zh) | 一种嵌入式芯片中传输控制方法和装置 | |
CN115061515A (zh) | 温度补偿方法、电路、芯片、及电子设备 | |
US20190110258A1 (en) | Method for Adjusting Radio-Frequency Power, Zigbee Router, Sensor and System | |
US6775250B1 (en) | Method of updating reference value in high speed closed loop based on likelihood | |
JP5108548B2 (ja) | 受信装置 | |
CN109348316B (zh) | 光网络单元的校准方法、光网络单元及计算机可读存储介质 | |
CN107292220B (zh) | 一种眉毛位置的初始化方法及电子设备 | |
CN109639361B (zh) | 一种信号解码方法、通信终端和具有存储功能的装置 | |
CN116232458B (zh) | 确保连贯定位和通信的可见光混合定位与通信方法及系统 | |
US7450667B2 (en) | Apparatus and method for decoding data of unknown frame length | |
CN106888071B (zh) | 一种编码速率的调整方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |