CN1239261A - 通过辅助总线来保证安全的集成电路器件 - Google Patents

通过辅助总线来保证安全的集成电路器件 Download PDF

Info

Publication number
CN1239261A
CN1239261A CN99107076.3A CN99107076A CN1239261A CN 1239261 A CN1239261 A CN 1239261A CN 99107076 A CN99107076 A CN 99107076A CN 1239261 A CN1239261 A CN 1239261A
Authority
CN
China
Prior art keywords
bus
data
address
line
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99107076.3A
Other languages
English (en)
Other versions
CN1122239C (zh
Inventor
罗伯特·莱德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales DIS France SA
Original Assignee
Schlumberger SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schlumberger SA filed Critical Schlumberger SA
Publication of CN1239261A publication Critical patent/CN1239261A/zh
Application granted granted Critical
Publication of CN1122239C publication Critical patent/CN1122239C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种集成电路器件，包含在一具有存储器的便携式物体中，该器件至少包括：一中央处理器(CPU)；至少一个存储器；至少一个数据输入/输出板；n条地址总线，将CPU连接到存储器和/或输入/输出板，以携带地址位；和p条数据总线，将CPU连接到所述存储器和/或输入/输出板，以传送数据位。所述地址总线和数据总线中的至少一条线与一辅助线有关，该辅助线用于传送补充到所述至少一条线所传送的位的位。本发明尤其用于减弱智能卡的电标记。

Description

通过辅助总线来保证 安全的集成电路器件
本发明涉及包含在便携式物体中的集成电路器件，尤其涉及包含在具有智能卡规格的便携式物体中的集成电路器件。
智能卡通常用在以安全方式存储和处理机密数据很重要的场合。例如，这样的卡可用在保健领域，用于支付TV费用，或者真正作为“电子钱包”使用。
智能卡包括塑料卡体，其中含有集成电路器件。该器件可以是包括集成电路芯片的电子模块或者是集成电路芯片本身。
一种传统形式的集成电路芯片包括中央处理器(CPU)，它利用总线来控制和分配数据和地址，这些数据和地址涉及所述芯片的存储器中的存储，该存储器可以是易失性或非易失性的。
构成集成电路的逻辑门是由CMOS技术做成的。它们包括PMOS晶体管和NMOS晶体管。只要晶体管从导通状态变为非导通状态，这些门就吸收电流，反之，则释放电流。而且，门之间的连接，尤其是总线之间的连接，构成在被充电时同样吸收电流的电容。这在要求所述总线带有逻辑状态1时尤为如此。
这样，由集成电路器件吸收的电流作为时间的函数根据由所述器件执行的任务而变化。
监视作为时间的函数的所述电流，从而提供表示集成电路器件的活动性的电标记(electrical signature)，以便分析所述电标记，更具体地讲是分析其作为时间的函数的幅度，可显示有关所述活动性的信息。这就使得攻击者有了获取由总线所携带和包含在集成电路的存储器中的机密信息，即密钥的途径，或者说，通过分析由集成电路在转换期间吸收的电流的特性的次数，使攻击者能够真正遵循指令流程，打开窃取秘密的途径。
为避免电标记被以这种方式分析，现有技术中的一些方法提出使用让操作在伪随机时刻被触发的算法。其它方法提出产生噪声功率源电流，该噪声功率源电流在随机信息中丰富，或者真正存在于错误操作中。
上述现有技术中的方法存在诸多缺点。尤其是，它们垄断了器件的可用于进行其它操作的某些资源。此外，这样的方法不可靠，因为分析通过特定命令仿真的顺序吸收的电流的技术非常有效。这就使得最终可得到所寻找的机密信息。
现有技术中的另一种方法，用于利用电容减弱电标记，尤其是容值大于0.1纳法(nF)的电容。该方法在本申请提交之前尚未公布于众，并且该方法是1998年2月4日提交的法国专利申请No.98/01305的主题。
在上述的启示下，提出了如下的技术问题：如何通过使分析集成电路器件的电标记更难从而使操作和访问机密数据安全，并且通过除上述的提交的No.98/01305申请所述的方法之外的技术来解决。
本发明提出的解决上述问题的技术方案包括一集成电路器件，包含在一具有存储器的便携式物体中，尤其是智能卡规格的便携式物体中，所述器件至少包括：
·一中央处理器；
·至少一个存储器；
·至少一个数据输入/输出板；
·n条地址总线，将所述中央处理器连接到所述存储器和/或连接到所述输入/输出板，以携带地址位；和
·p条数据总线，将所述中央处理器连接到所述存储器和/或连接到所述输入/输出板，以传送数据位；
所述器件的特征在于，所述地址总线和所述数据总线中的至少一条线与一辅助线有关，该辅助线用于传送补充到所述至少一条线所传送的位的位。
这样，通过传送两个数据项，例如，一条数据或地址总线上的1和辅助线上的0，同样的电流被吸收，就象通过传送一数据对所吸收的电流，该数据对包括相同数据或地址总线上的0和相同辅助线上的1。结果，所吸收的电流总是相同，并且不再可能通过分析操作中的器件的电标记，来确定总线上所传送的位的特性。
在阅读下面参照附图的非限定性解释后，本发明将更容易理解，其中：
图1是具有集成电路芯片的电子模块的正面图，该集成电路芯片的接触区与一卡本体的表面齐平；
图2是一集成电路芯片及其接触板的正面图；
图3是说明组成根据本发明构造的集成电路的各种功能单元的图；
图4是通过位于集成电路芯片的硅基片上的总线的截面图；
图5是总线连接和辅助线连接到ROM和EEPROM存储器的电路图；和
图6说明利用一总线、其辅助线和包含所述两条线的组件所吸收的电流。
通过举例，描述了本发明应用于智能卡的情况。然而，应当理解，本发明可以一般方式应用于任何设计成包含于具有存储器的便携式物体中的集成电路器件，比如为用于蜂窝电话格式的用户识别模块(SIM)或电子标签。
智能卡是标准的便携式物体，可通过或不通过物理接触来操作，尤其是在ISO标准78-10、78-16和14443中被定义，其内容在描述本发明时被参照。
这样，如从图1和图2所清楚看到的，通过接触方式操作的卡1包括具有至少五个接触板3、4、5、6和7的各个集成电路芯片2，这些接触板通过导线(未示出)分别电连接到五个接触区8、9、10、11和12，这些接触区与卡本体13的表面齐平。复位接触板3连接到复位接触区8，时钟接触板4连接到时钟接触区9、Vss接触板5连接到Vss接触区10，输入/输出(I/O)接触板6连接到I/O接触区11，而Idd接触板7连接到Vdd接触区12。
包括芯片2、导线和接触区8、9、10、11和12的所述组件，通常包括一电子模块14，该电子模块14包含在卡本体13内。
本发明的集成电路器件，具体地讲是电子模块14，带有区8、9、10、11和12，并包括芯片2，或者说是芯片2本身。
本发明的集成电路器件具有各种功能单元。具体讲，其具有一中央处理器CPU、易失性存储器RAM和/或非易失性存储器ROM、EEPROM。还可以有其它单元和用于所述单元的子单元，例如，秘密处理器(crypto-processor)，尤其用于数据的密码编码，并要求专用的计算结构。
此外，该集成电路具有地址总线AB和数据总线DB。
总线AB具有n条地址总线，将CPU连接到存储器RAM、ROM、EEPROM和I/O板，其中n为大于或等于1的整数。在图3中，n等于16，该16条总线标为A0，A1，…，A15。
数据总线DB包括p条数据总线，将CPU连接到存储器RAM、ROM、EEPROM和I/O板，其中p为大于或等于1的整数。在图3中，p等于8，该8条总线标为D0，D1，…，D7。
每条地址总线A0，A1，…，A15可带有逻辑0或逻辑1，表示确定的在16位上编码的地址的权重(Weight)的位。该位仅在一个方向上适当地从CPU传送到存储器RAM、ROM、EEPROM和I/O板。
每条数据总线D0，D1，…，D7能够带有逻辑0或逻辑1，构成确定的在8位上编码的数据项的权重的位。该状况根据情况仅发生在一个方向上或在双方向上。在可能的方向上，可传送的位由图3中的箭头表示。
如从图4所看到的，地址总线A0，A1，…，A15和数据总线D0，D1，…，D7由置于硅氧化层20的厚度层上的金属化的厚度A，D构成，硅氧化层20本身置于芯片2的硅基片21上。线的实际的厚度A，D为微米数量级，例如为0.7μm。线的宽度也非常小，大约为2μm。线的长度可以大到8mm。在这种情况下，2×8000的总线级的面积(area)为16,000μm2。
图4还示出线的控制晶体管22。
按照本发明，至少一条地址总线A0，A1，…，A15或至少一条数据总线D0，D1，…，D7与一辅助总线相关。
在图3所示的本发明的优选实施例中，所有16条地址总线A0，A1，…，A15和所有8条数据总线D0，D1，…，D7分别与16条辅助线A’0，A’1，…，A’15和8条辅助线D’0，D’1，…，D’7相关。
在一个例子中，每一条辅助总线的构成与其所相关的总线的构成类似，即，紧接在与其相关的线旁边，由置于芯片的硅基片21的氧化层厚度20上的金属化厚度构成，并因此在电路的有效面(active face)遵循相同的路径。此外，每一条辅助总线的面积等同于其所相关的地址总线或数据总线的面积。
在其它例子中，辅助总线不遵循与其所相关的总线相同的路径，尽管如此仍表现出与所述总线的电容Cbus接近的电容C’bus。
如图5所示，地址总线A0，A1，…，A15和数据总线D0，D1，…，D7，与辅助线A’0，A’1，…，A’15和D’0，D’1，…，D’7一样，电连接到功能单元，它们通过对偶三态放大器15与这些功能单元相关。这些对偶三态放大器15构成的门控制与功能单元相关的线的连接，这些功能单元比如为ROM和EEPROM。
本发明的对偶三态放大器15具有：第一PMOS晶体管16，与第一NMOS晶体管17串联连接；以及第二PMOS晶体管18，与第二NMOS晶体管19串联连接。然而，第一PMOS晶体管16连接到第二NMOS晶体管19和第一NMOS晶体管17连接到第二PMOS晶体管18的方式是，首先是第一PMOS晶体管16和第二NMOS晶体管19，其次是第一NMOS晶体管17和第二PMOS晶体管18，由相同的控制信号控制。
在图5中，示出的控制信号ENR和ENEE分别控制对连接到存储器ROM和存储器EEPROM的总线的访问。这些信号绝对是激活的。这样，当控制信号ENR为激活时，仅有用于ROM的对偶三态放大器能够将其0或1逻辑信号传递到总线，或传递到所述ROM连接的辅助总线。在这种情况下，连接到EEPROM存储器的对偶三态放大器15为高阻模式。该放大器的任何一个晶体管都不导通。相反，当控制信号ENEE为激活时，仅有用于EEPROM的对偶三态放大器处于将其0或1逻辑信号传递到总线，或传递到所述EEPROM连接的辅助总线的状态。在这种情况下，连接到ROM存储器的对偶三态放大器15为高阻状态。该放大器的任何一个晶体管都不导通。
举例来说，当信号ENR为激活，且来自存储器ROM的信号处于逻辑电平1时，第一PMOS晶体管16强迫使数据总线D0上的电压为逻辑电平1，并且强迫使第二NMOS晶体管19上的电压为逻辑电平0。这样，1数据位传送到线D0，同时，补充到上述1数据位的0数据位传送到线D’O。
上面所解释的原理不仅应用于与辅助线D’0，D’1，…，D’7相关的所有数据总线D0，D1，…，D7，而且应用于与辅助线A’0，A’1，…，A’15相关的所有地址总线A0，A1，…，A15。
因此，对于分别由总线DB或总线AB所携带的每一个逻辑数据或地址项，同时由辅助总线携带补充的逻辑数据或地址项。令a为数据总线上1位的数目。令b为辅助数据总线上1位的数目。对于一8位控制器，数据总线有8位。这样，数据总线上1位的总数目为a＋b＝8。令c为用于地址总线的1位的数目。令d为用于辅助地址总线的1位的数目。对于能够寻址65536字节的微控制器，地址总线有16位。这样，用于地址总线的1位的总数目为c＋d＝16。
举例来说，假定一指令的二进制码为10011101，其十六进制码为9D。8位中的每一位根据其重要性同时携带在相应数据总线D0，D1，D2，D3，D4，D5，D6或D7上，而在此情况下由8位01100010组成的补充逻辑数码同样由相应的辅助线D’0，D’1，D’2，D’3，D’4，D’5，D’6和D’7携带。组成逻辑字10011101和组成其补充01100010的1位的总数目为8。
下面详细说明本发明的器件的优点。
在现有技术或本发明的集成电路器件中，在芯片2的有效面集成的总线的面积如上所述(图4)大约到16,000μm2。这些线构成寄生电容Cbus的第一电极，其中第二电极为集成电路的基片21，而绝缘层为置于芯片2的有效面上的硅氧化层20。与每一总线相关的寄生电容Cbus为皮法数量级，并且，每次1位由一总线携带时，该电容Cbus就消耗电能作为其电荷。该电能消耗是集成电路的电流消耗变化的原因，该变化是时间的函数Idd(t)，分析这样的电流消耗，可提供表现电路的活动性的电标记。
在现有技术的器件中，分析电信号就可给出了解总线所携带的信息、数据或地址的途径，因为Idd(t)是所携带位的函数。
相反，在本发明的集成电路器件中，电流消耗Idd(t)与总线所携带的数据或地址无关。该电流Idd(t)由传统总线所吸收的电流和由辅助总线所吸收的电流之和构成，并且在辅助总线的电容C’bus与其所相关的总线的电容Cbus相等时，该电流Idd(t)为常数，就象在本发明的一个优选实施例中一样。
例如，如图6所示，该图涉及数据线DO上的数据位的传送，不管由数据线D0所携带的特定位如何，Idd(t)＝IddD0(t)＋IddD’0(t)。
很自然，本发明的范围可扩展到其它实施例，尤其是集成电路器件提供有辅助装置的实施例，用以保证其所包含的机密信息的绝对安全。

Claims (6)

1.一种集成电路器件，包含在一具有存储器的便携式物体中，尤其是卡片规格的便携式物体中，所述器件至少包括：
·一中央处理器(CPU)；
·至少一个存储器(RAM、ROM或EEPROM)；
·至少一个数据输入/输出板(I/O)；
·n条地址总线(A0，A1，…，A15)，将所述中央处理器(CPU)连接到所述存储器(RAM、ROM或EEPROM)和/或连接到所述输入输/出板，以携带地址位；和
·p条数据总线(D0，D1，…，D7)，将所述中央处理器(CPU)连接到所述存储器(RAM、ROM或EEPROM)和/或连接到所述输入/输出板，以传送数据位；
所述器件的特征在于，所述地址总线和所述数据总线中的至少一条线与一辅助线(A’0，A’1，…，A’15、D’0，D’1，…，D’7)有关，该辅助线用于传送补充到所述至少一条线所传送的位的位。
2.如权利要求1所述的器件，其特征在于，所述辅助线(A’0，A’1，…，A’15、D’0，D’1，…，D’7)具有的电容(C’bus)与其所相关的地址总线(A0，A1，…，A15)或数据总线(D0，D1，…，D7)的电容(Cbus)相等。
3.如前面任何一个权利要求所述的器件，其特征在于，所述n条地址总线的每一条都与一相应的辅助线相关。
4.如前面任何一个权利要求所述的器件，其特征在于，所述p条数据总线的每一条都与一相应的辅助线相关。
5.如权利要求3或4所述的器件，其特征在于，所述辅助线上的补充位形成数据或地址逻辑值，该数据或地址逻辑值是由所述总线传送的逻辑值的补充。
6.如前面任何一个权利要求所述的器件，其特征在于，对于每一条线使用一对偶放大器。
CN99107076.3A 1998-06-15 1999-05-28 通过辅助总线来保证安全的集成电路器件 Expired - Lifetime CN1122239C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9807530A FR2779849B1 (fr) 1998-06-15 1998-06-15 Dispositif a circuit integre securise au moyen de lignes complementaires de bus
FR9807530 1998-06-15

Publications (2)

Publication Number Publication Date
CN1239261A true CN1239261A (zh) 1999-12-22
CN1122239C CN1122239C (zh) 2003-09-24

Family

ID=9527412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99107076.3A Expired - Lifetime CN1122239C (zh) 1998-06-15 1999-05-28 通过辅助总线来保证安全的集成电路器件

Country Status (5)

Country Link
US (1) US6490646B1 (zh)
EP (1) EP0965994B1 (zh)
CN (1) CN1122239C (zh)
DE (1) DE69923380D1 (zh)
FR (1) FR2779849B1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001054083A1 (de) * 2000-01-18 2001-07-26 Infineon Technologies Ag Mikroprozessoranordnung mit verschlüsselung
JP3888823B2 (ja) * 2000-02-14 2007-03-07 松下電器産業株式会社 半導体集積回路
JP4261802B2 (ja) * 2000-04-28 2009-04-30 株式会社ルネサステクノロジ Ｉｃカード
US20030112613A1 (en) * 2002-10-22 2003-06-19 Hitachi, Ltd. IC card
US6772025B1 (en) * 2000-09-28 2004-08-03 Intel Corporation Device “ID” encoding with use of protection devices
US20020178207A1 (en) * 2001-03-22 2002-11-28 Mcneil Donald H. Ultra-modular processor in lattice topology
JP2002328845A (ja) * 2001-05-07 2002-11-15 Fujitsu Ltd 半導体集積回路及びｉｃカードのセキュリティー保護方法
US7159059B2 (en) * 2002-03-01 2007-01-02 Mcneil Donald H Ultra-modular processor in lattice topology
FR2857804B1 (fr) * 2003-07-17 2006-05-26 Atmel Corp Procede et appareil pour lisser la consommation de courant d ans un circuit integre
US9497022B2 (en) * 2005-05-24 2016-11-15 Broadcom Corporation Method and system for improved fault tolerance in distributed customization controls using non-volatile memory
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7379325B1 (en) * 2005-12-16 2008-05-27 Maxim Intergrated Products, Inc. Non-imprinting memory with high speed erase
GB2507497B (en) * 2012-10-30 2015-01-14 Barclays Bank Plc Device and method for secure memory access

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980856A (en) * 1986-10-20 1990-12-25 Brother Kogyo Kabushiki Kaisha IC memory cartridge and a method for providing external IC memory cartridges to an electronic device extending end-to-end
FR2609831B1 (fr) * 1987-01-16 1989-03-31 Thomson Semiconducteurs Circuit de lecture pour memoire
FR2617976B1 (fr) * 1987-07-10 1989-11-10 Thomson Semiconducteurs Detecteur electrique de niveau logique binaire
US4843261A (en) * 1988-02-29 1989-06-27 International Business Machines Corporation Complementary output, high-density CMOS decoder/driver circuit for semiconductor memories
US5237609A (en) * 1989-03-31 1993-08-17 Mitsubishi Denki Kabushiki Kaisha Portable secure semiconductor memory device
JPH06501324A (ja) * 1990-04-27 1994-02-10 スキャンディック・インターナショナル・プロプライエタリー・リミテッド スマートカード妥当性検証装置および方法
US5367571A (en) * 1992-12-02 1994-11-22 Scientific-Atlanta, Inc. Subscriber terminal with plug in expansion card
JP3806984B2 (ja) * 1996-08-21 2006-08-09 ブラザー工業株式会社 多機能周辺装置

Also Published As

Publication number Publication date
US6490646B1 (en) 2002-12-03
EP0965994A1 (fr) 1999-12-22
FR2779849A1 (fr) 1999-12-17
DE69923380D1 (de) 2005-03-03
FR2779849B1 (fr) 2000-07-28
CN1122239C (zh) 2003-09-24
EP0965994B1 (fr) 2005-01-26

Similar Documents

Publication Publication Date Title
CN1122239C (zh) 通过辅助总线来保证安全的集成电路器件
Hiraki et al. Data-dependent logic swing internal bus architecture for ultralow-power LSI's
CN1164034C (zh) 同步延迟电路装置
CN1713128A (zh) 存储设备
CN1165403A (zh) 用于把两个集成电路直流上相互隔离的方法和设备
CN1098535C (zh) 一种半导体存贮器系统
US6026011A (en) CMOS latch design with soft error immunity
Ayoub et al. A unified transformational approach for reductions in fault vulnerability, power, and crosstalk noise & delay on processor buses
US6803793B2 (en) Reduced swing charge recycling circuit arrangement and adder including the same
US4112296A (en) Data latch
Neve et al. Memories: A survey of their secure uses in smart cards
US20060108416A1 (en) Unauthorized access prevention method
CN1637952A (zh) 使用时钟信号的数据选通电路
CN1132421A (zh) 模式设定电路与模式设定装置
CN1096748C (zh) 具抗扰性的动态cmos电路
KR19980081691A (ko) 칩면적 및 소비 전력을 감소시킬 수 있는 반도체 집적회로 장치
WO1996029705A1 (fr) Circuit integre a semi-conducteurs
US6661303B1 (en) Cross talk suppression in a bidirectional bus
CN1227669C (zh) 存储设备
US6964378B2 (en) Circuit for a focused ion beam (FIB) sensor
US4298960A (en) Memory integrated circuit
CN1183484C (zh) 用于数据载体的通信触点的输出级
KR100235390B1 (ko) 복사 방지 기능을 갖는 반도체 집적회로 장치
Hanyu et al. Multiple-valued logic-in-memory VLSI architecture based on floating-gate-MOS pass-transistor logic
CN111061926B (zh) 一种在与非型存储器阵列中实现数据搜索的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: AXALTO CO., LTD.

Free format text: FORMER NAME OR ADDRESS: SCHLUMBERGER SYSTEMS

CP03 Change of name, title or address

Address after: Monte Carlo, France

Patentee after: Axalto S. A.

Address before: Monte Carlo, France

Patentee before: Schlumberger Industries

C56 Change in the name or address of the patentee

Owner name: SETEC OY

Free format text: FORMER NAME: AXALTO SA

CP03 Change of name, title or address

Address after: East France

Patentee after: Gemalto Sa

Address before: Monte Carlo, France

Patentee before: Axalto S. A.

CX01 Expiry of patent term

Granted publication date: 20030924

CX01 Expiry of patent term