CN1236983A - 制造动态随机存取存储器结构的方法 - Google Patents

Abstract

在绝缘上硅上产生动态随机存取存储器的方法,以增加动态随机存取存储器单元信号的二维沟道电容结构及连接绝缘体基外延硅至半导体衬底的多晶硅存储节点结构消除浮置基体效应。二维沟道通过绝缘体基外延硅,下方的绝缘层至半导体衬底形成垂直沟道;用各向同性反应性蚀刻侧向去除暴露在垂直沟道中的绝缘层,以形成二维沟道侧向部分。覆盖在二维沟道边缘的多晶硅层在二维沟道电容结构中用作存储节点结构且连接绝缘体基外延硅至半导体衬底。

Description

制造动态随机存取存 储器结构的方法

本发明涉及一种在半导体衬底上制造动态随机存取存储器(dynamicrandom access memory，DRAM)的方法。由于电容的增加，使用一个堆叠电容来持续增加动态随机存取存储器的信号将受限于潜在转移晶体管的大小。潜在转移电晶体管尺寸的缩减将减少用于一个覆盖堆叠电容结构的面积，因此促使半导体器件设计师、以及工艺工程师转向动态随机存取存储器单元，以结合形成沟道电容。在一个半导体衬底沟道内形成动态随机存取存储器电容将使动态随机存取存储器件密度达到64百万位元(Mbit)或更高。

本发明将提供一个利用二维沟道电容结构(two dimensional trenchcapacitor structure)来形成高密度动态随机存取存储器设计的生产程序。结合绝缘体基外延硅(silicon on insulator,SOI)的使用，本发明能在绝缘体基外延硅下的绝缘层沟道产生沟道下部切除，并在一特定深度使表面积增加。另外，存在沟道边缘的存储节点介电层缩短了绝缘体基外延硅到半导体衬底的距离，而使制造在绝缘体基外延硅上的动态随机存取存储器结构除去浮置基体效应。公知技术如Tang，在美国专利5,585,285中显示出通过绝缘体基外延硅层的一沟道，但该发明并无显示提供额外电容表面积下部切除的意图。Ohtsuki等人，在美国专利5,629,226中提到利用沟道电容形成动态随机存取存储器件和以扩散技术来加宽槽底。然而这些公知技术在形成动态随机存取存储器件上都没有提到沟道的侧向下部切除，也没使用存储节点介电层来缩短绝缘体基外延硅到半导体衬底的距离来除去浮置基体效应(floating bodyeffect)。

本发明的一个目的是要在包括一沟道电容结构的绝缘体基外延硅层制造一动态随机存取存储器单元。

本发明的另一个目的是要使用一个二维沟道电容结构，其中包括了通过绝缘体基外延硅，经由下方的绝缘层而进入半导体衬底的一垂直沟道部分，以及经由在绝缘体基外延硅和半导体衬底之间该绝缘层的下部切除所得到的横向沟道部分。

本发明还有一个目的，就是要消除在该沟道边缘因使用多晶硅层来缩短绝缘体基外延硅到半导体的距离所产生在绝缘体基外延硅器件的浮置基体效应。

本发明为要在一绝缘体基外延硅上产生一动态随机存取存储器单元器件，提出一种利用二维沟道电容结构以及多晶硅层来缩短绝缘体基外延硅到半导体衬底距离的方法；提供了在一半导体衬底上覆盖于绝缘层的硅层。首先，在绝缘体基外延硅上产生一垫氧化硅层；随后在该氧化硅层、绝缘体基外延硅、绝缘体基外延硅下的绝缘层以及在半导体衬底的一部分，以各向异性(anisotropic)反应式离子蚀刻工艺(reactive ion etching,RIE)形成一垂直沟道。用各向同性湿性蚀刻工艺加宽在该绝缘层中的沟道，以使在该绝缘体基外延硅和该半导体衬底间的绝缘层中形成一横向沟道。接着淀积一厚度能连接该沟道边缘但并不完全填满该沟道的多晶硅层以连接该绝缘体基外延硅和半导体衬底，在第一多晶硅层上淀积一介电层后再覆盖第二多晶硅层，使该沟道完全填满；并使用各向异性离子蚀刻工艺来去除该沟道外的第二多晶硅层、介电层以及第一多晶硅层，形成沟道电容结构。这包括由该第一多晶硅层所形成的一存储节点；一电容介电层；以及由该第二多晶硅层所形成的一单元平板。该垫氧化层是随着转移晶体管的产生所去除的；而该转移晶体管包含了在该绝缘体基外延硅层上的一薄栅绝缘层；在该薄栅绝缘层上的一多晶硅栅结构；轻掺杂源极与其漏极区；多晶硅栅结构边缘的绝缘间隙；以及重掺杂源极与其漏极区。

为使本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作如下的详细说明。

图1至图7表示在绝缘体基外延硅上结合二维沟道电容结构而产生一动态随机存取存储器单元的工艺过程的剖面图。

以下将详细描述在一绝缘体基外延硅层上结合二维沟道电容结构而产生一动态随机存取存储器单元的方法，以及一个用来连接该绝缘体基外延硅层到该半导体衬底的多晶硅存储节点结构。

图1显示出一P型单晶硅晶向指数<100>的半导体衬底1，以及利用注氧隔离(Separation by IMplanted OXygen,SIMOX)来产生在上述衬底1与覆盖绝缘体基外延硅层3之间的氧化硅层2的方法。该过程运用高能量将氧离子注入半导体衬底1，接着以高温回火(high temperature annealing)产生在绝缘体基外延硅层3之下的，厚度约1500-3000埃(Angstroms,A)含氧化硅的绝缘体2。此覆盖的绝缘体基外延硅层3包括了具有晶向指数<100>，厚度1000-3000埃和一电阻率为10-50欧姆-公分(ohm-cm)与P型衬底1相同的P型硅；绝缘体基外延硅层3的缺陷密度具有相当于一商业上可利用的绝缘体基外延硅晶片的缺陷密度，并与大于衬底硅晶片的缺陷密度有所比较。厚度约100-300埃的垫氧化硅层4是在该绝缘体基外延硅层上加热生长的。这些过程均以图l表示。然而，通过利用硅的局部氧化技术(localoxidation of silicon,LOCOS)所产生的绝缘区域则未示于图中。

图2概括绘示一垂直沟道的产生方式。具有约0.30-0.60微米(μm)直径开口5b的一光刻胶层5a在垫氧化硅层4上形成。使用各向异性反应性离子蚀刻工艺，对垫氧化硅层4和氧化硅层使用含氟蚀刻剂，以及对绝缘体基外延硅体3和半导体衬底1使用含氯蚀刻剂，就能形成一直径约0.30-0.60微米的垂直沟道6a。具有深度约1.0-5.0微米的垂直沟道一直延伸至半导体衬底l，接着，氧化硅层2的暴露边缘用一缓冲的氢氟酸溶液侵蚀，造成该氧化硅层2的下部切除以及一侧向沟道部分6b的产生。

如图3所示，该侧向沟道在绝缘体基外延硅层3和半导体衬底1之间向内延伸约0.2-1.0埃。该二维沟道的产生就将比一维相当物的电容表面积更为增加。

光刻胶5a的去除是经过氧等离子体灰化并谨慎的湿性清洗，这包括了为去除暴露在二维沟道中绝缘体基外延硅层3和半导体衬底1边缘的原始氧化物的一缓冲的氢氟酸过程。接着，利用一低压化学汽相淀积法淀积一厚度约为750-1000埃的第一多晶硅层7。

如图4所示，第一多晶硅层的生长是在淀积温度约570-630℃之间。在乙硼烷加入硅烷气氛下，并利用一P型掺杂过程完成；因此，这将成为该二维沟道电容结构中该存储节点结构的第一多晶硅层7，在二维沟道内持续延伸并电连接绝缘体基外延硅层到衬底1。图4概括绘示在第一多晶硅层7的顶端表面形成用于该电容介电层的介电层8，此介电层8相当于一厚度约40-150埃的氧化硅是五氧化二钽(Ta₂O₅)或氧化物-氮化物-氧化物(OXidized silicon Nitride on Silicon Oxide,ONO)。

接着，在570-630℃再以低压化学汽相淀积法(low pressure chemicalvapor deposition,LPCVD)淀积一厚度约为1000-2500埃的第二多晶硅层9，以便完全填满该二维沟道；同时第二多晶硅层能在磷化氢或乙硼烷加到硅烷气氛下的掺杂方式被生成一N型或P型层。如图5所示，第二多晶硅也能被淀积于内部，并利用离子注入工艺，以磷或砷为N型杂质，硼为P型杂质掺杂。如图6所示，在第二多晶硅层9和第一多晶硅层7上使用含氯蚀刻剂，而在介电层8上使用含氟蚀刻剂，能使第二多晶硅层9、介电层8以及第一多晶硅层7藉由各向异性反应性离子蚀刻工艺被蚀刻。因此存在该二维沟道中一电容结构包含由第一多晶硅层7形成的存储节点结构、由介电层8所形成的电容介电层以及由第二多晶硅层9所形成的单元平板；而该电容的电容增加乃是经由该侧向沟道部分6b所完成的。而出现在绝缘体基外延硅种类的器件中有浮置基体效应，则因该存储节点结构或第一多晶硅层7缩短了绝缘体基外延硅3到半导体衬底的距离而被消除。最后在图7中涉及了该动态随机存取存储器的转移栅晶体管。在垫氧化硅层4经由一缓冲的氢氟酸溶液、或以三氟甲烷(CHF₃)为蚀刻剂的各向异性反应性离子蚀刻工艺被去除后，厚度约为60-120埃的氧化硅栅绝缘层10将被热生长。一厚度约为1500-4000埃的第三多晶硅层是利用各向异性反应性离子蚀刻工艺被淀积并同时在添加磷化氢或砷到硅烷气氛中受掺杂，该第三多晶硅层也能先在内部被长入，再以砷或磷离子利用离子注入法掺杂。在图7中，使用含氯蚀刻剂的传统光刻及各向异性反应性蚀刻工艺是用来形成多晶硅栅结构11。而半导体衬底1中不被多晶硅栅结构11所遮盖的区域则形成轻掺杂源极及其漏极区域12。轻掺杂漏极区及源极区域是以一剂量约10¹³-10¹⁴原子/平方公分(atoms/cm²)和能量约为5至30千电子伏(KeV)将砷或磷离子注入形成的。在多晶硅栅结构11边缘的绝缘栅间隙13是经由低压化学汽相淀积或等离子体增强化学汽相淀积法(plasma enhanced chemical vapor deposition,PECVD)形成的，随后再以含氟蚀刻剂应用各向异性反应性蚀刻工艺，淀积形成厚度约为1000-3000埃的氧化硅层，最后重浓度源极区及其漏极区14则是以一剂量约为10¹⁵-10¹⁶原子/平方公分和能量约为10-100千电子伏将砷或磷离子注入形成的。

综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围当以权利要求书所界定的范围为准。

Claims (24)

1．一种在半导体衬底上制造动态随机存取存储器的方法，包括下列步骤：

在该半导体衬底中形成一绝缘层，并在该绝缘层上覆盖一绝缘体基外延硅层；

在该绝缘体基外延硅层上形成一垫氧化硅层；

在该垫氧化硅层、绝缘体基外延硅层、绝缘层以及该半导体衬底的上部分形成一垂直沟道；

在暴露于该垂直沟道的绝缘层中形成一横向沟道；

在该垂直沟道及横向沟道暴露的边缘淀积一第一多晶硅层；

在该多晶硅层上形成一介电层；

在该介电层上淀积第二多晶硅层并将该垂直沟道及横向沟道完全填满；

在该垂直沟道及横向沟道中形成一电容结构，其中包括由该第一多晶硅层所形成的一存储节点结构；由该介电层所形成的一电容介电层；以及由该第二多晶硅层所形成的一单元平板结构，该存储节点结构也使该绝缘体基外延硅层连接于该半导体衬底；以及

在该绝缘体基外延硅层中形成一转移栅晶体管。

2．如权利要求1所述的方法，其中在该半导体中该绝缘层是由一厚度约1500-3000埃的氧化硅利用注入氧和高温回火过程以注氧隔离形成。

3．如权利要求1所述的方法，其中该绝缘体基外延硅层具有晶向指数为<100>的P型单晶硅，该绝缘体基外延硅层的厚度约为1500-3000埃而其电阻率约为10-50欧姆-公分。

4．如权利要求1所述的方法，其中直径约0.30-0.60微米的该垂直沟道是以各向异性离子蚀刻工艺所形成；对该垫氧化硅层和该绝缘层使用含氟蚀刻剂，以及对该绝缘体基外延硅层与该半导体衬底使用含氯蚀刻剂。

5．如权利要求1所述的方法，其中在该半导体衬底的垂直沟道深度大约为1.0-5.0微米。

6．如权利要求1所述的方法，其中该侧向沟道的形成是利用一缓冲的氢氟酸溶液除去暴露在垂直沟道中的该绝缘层；而该侧向沟道在该绝缘体基外延硅层和该半导体衬底之间的绝缘层中延伸了约0.20-1.0微米。

7．如权利要求1所述的方法，其中该第一多晶硅层是一P型层，以低压化学汽相沉积法并同时掺杂，将其淀积至约750-1000埃的厚度。

8．如权利要求1所述的方法，其中该介电层是一五氧化二钽层，相当于40-150埃的氧化硅的厚度。

9．如权利要求1所述的方法，其中该介电层是由氧化物-氮化物-氧化物所形成，这相当于40-150埃的氧化硅的厚度。

10．如权利要求1所述的方法，其中该第二多晶硅层是以低压化学汽相淀积法淀积至约1000-2500埃的厚度。

11．如权利要求1所述的方法，其中该电容结构是在该垂直沟道及侧向沟道间以一各向异性离子蚀刻工艺所形成；从该第二多晶硅层利用含氯蚀刻剂形成该单元平板结构；从该介电层利用含氟蚀剂形成该电容介电层；以及从第一多晶硅层利用含氯蚀刻剂形成该存储节点结构。

12．如权利要求1所述的方法，该转移栅晶体管包含一厚度约60-120埃的氧化硅栅型绝缘层、一厚度约1500-4000埃的多晶硅栅结构、离子注入的轻掺杂源极及漏极区、在该多晶硅栅型结构边缘上厚度约1000-3000埃的氧化硅栅间隙以及一离子注入的重掺杂源极及漏极区。

13．一种动态随机存取存储器单元的制造方法，该动态随机存取存储器单元具有一二维沟道电容结构，形成于一半导体衬底的一绝缘体基外延硅层上方，并利用该沟道电容结构的存储节点结构来连接该绝缘体基外延硅层至该半导体衬底，该方法包括下列步骤：

在该绝缘体基外延硅层下的该半导体衬底中产生一绝缘层；

在该绝缘体基外延硅层上形成一垫氧化层；

在该垫氧化层、绝缘体基外延硅层、绝缘层、以及半导体衬底的上部分以各向异性反应性蚀刻来产生一垂直沟道；

在暴露于该垂直沟道的该绝缘层以各向同性反应性蚀刻来产生一侧向沟道；

以同时掺杂工艺淀积一第一多晶硅层用以覆盖该垂直沟道边缘和侧向沟道边缘，以及连接该绝缘体基外延硅层至该半导体衬底；

在该第一多晶硅层上形成一介电层；

在该介电层上淀积一第二多晶硅层，以完全填满该垂直沟道及侧向沟道；以及

在该第二多晶硅层、该介电层和该第一多晶硅层中，以各向异性反应性蚀刻产生该二维沟道电容结构；该二维沟道电容结构包括了从该第二多晶硅层形成的一单元平板；从该介电层形成的一电容介电层；以及从该第一多晶硅层形成的该存储节点结构，使该存储节点结构将该绝缘体基外延硅层连接至该半导体衬底。

14．如权利要求13所述的方法，其中在该半导体中的绝缘层是由厚度约1500-3000埃的氧化硅以注氧隔离所形成的。

15．如权利要求13所述的方法，其中该绝缘体基外延硅层具有晶向指数为<100>的P型单晶硅，该绝缘体基外延硅层的厚度约为1500-3000埃而其电阻率约为10-50欧姆-公分。

16．如权利要求13所述的方法，其中该垂直沟道是以各向异性离子蚀刻工艺所形成；对该垫氧化硅层和该绝缘层使用含氟蚀刻剂，而对该绝缘体基外延硅层与该半导体衬底使用含氯蚀刻剂。

17．如权利要求13所述的方法，其中该垂直沟道的直径约0.30-0.60微米。

18．如权利要求13所述的方法，其中该半导体衬底中的该垂直沟道的深度大约为1.0-5.0微米。

19．如权利要求13所述的方法，其中该侧向沟道是利用一缓冲的氢氟酸溶液，在暴露于该垂直沟道中绝缘层的边缘面积所形成；而在该绝缘体基外延硅层和该半导体衬底之间，该侧向沟道延伸了约0.20-1.0微米。

20．如权利要求13所述的方法，其中该第一多晶硅层是一P型层，以低压化学汽相淀积法并同时掺杂，将其淀积至约750-1000埃的厚度。

21．如权利要求13所述的方法，其中该介电层是一五氧化二钽层，相当于40-150埃的氧化硅的厚度。

22．如权利要求13所述的方法，其中该介电层是由氧化物-氮化物-氧化物所形成，相当于40-150埃的氧化硅的厚度。

23．如权利要求13所述的方法，其中该第二多晶硅层是以低压化学汽相淀积法淀积至约1000-2500埃的厚度。

24．如权利要求13所述的方法，其中该二维沟道电容结构的形成是利用各向异性离子蚀刻；在该第二多晶硅层利用含氯蚀刻剂形成该单元平板结构，在该介电层利用含氟蚀剂形成该电容介电层，以及在第一多晶硅层利用含氯蚀刻剂形成该存储节点结构。

Images