CN1235307A - 数字信号处理装置 - Google Patents

数字信号处理装置 Download PDF

Info

Publication number
CN1235307A
CN1235307A CN99106361A CN99106361A CN1235307A CN 1235307 A CN1235307 A CN 1235307A CN 99106361 A CN99106361 A CN 99106361A CN 99106361 A CN99106361 A CN 99106361A CN 1235307 A CN1235307 A CN 1235307A
Authority
CN
China
Prior art keywords
bus
signal processing
signal
system bus
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99106361A
Other languages
English (en)
Inventor
中松彰
阿部隆夫
中村伸夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1235307A publication Critical patent/CN1235307A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/414—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance
    • H04N21/4143—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance embedded in a Personal Computer [PC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)

Abstract

一种处理多个视频和音频信号的数字信号处理装置,包括:计算机,包括系统总线及与其相连的主CPU;扩展处理器,包括处理多个视频和/或音频信号的多个信号处理电路、和控制这些处理电路以对视频信号和音频信号实时处理的局部CPU。该扩展处理器还包括扩展系统总线、DAV总线、局部CPU总线。每个信号处理电路具有可连到上述总线任意位置上的公共接口,从而可对视频和音频信号进行处理,而不管扩展处理器的安装位置如何。

Description

数字信号处理装置
本发明一般涉及一种用于对数字视频信号和数字音频信号进行处理的数字信号处理装置，尤其涉及一种包括用于扩展与计算装置相连的系统总线的扩展处理部分的数字信号处理装置。
计算机(计算处理装置)已经被用作用于对数字视频信号和数字音频信号进行处理的数字信号处理装置。亦即，有将包括计算装置(CPU)、输出/输出装置、存储装置、系统总线等，并且具有可执行多项任务的通用性的计算装置用作数字信号处理装置的趋势。
但是，当必须要对视频信号实时处理时，传统的一般用途计算机必定不能作为最合适的装置。其原因在于，一般用途计算机未装备有输入/输入装置和专用于处理视频信号的实时处理装置。因此，由于产生的低处理速度，不可能实时处理视频信号。
为了改善这种情况，一般进行如下操作。将通常所说的扩展槽设置在计算机的系统总线中，并且将可附加各种功能的电路板(扩展板)安装在该扩展槽中。但是，当如视频编辑操作中需要复杂处理时，需要要求多个扩展槽的多个电路板。这样就出现了要设置用于在各板之间交换视频信号的装置的问题。
此外，在传统的一般用途计算机中，由于将板安装到扩展槽的尺寸和方法受到限制，因此不能使用其尺寸非一般的大电路板，并且视频和音频数据的高速传送受到限制。因此，要提供一种克服现有技术中的缺陷的改进的数字信号处理装置。
因此，本发明的一个目的是提供一种适于对数字视频和音频信号进行处理的改进的数字信号处理装置。
本发明的另一目的是提供一种能够增加扩展槽数目的改进的数字信号处理装置。
本发明的再一目的是提供一种其可安装到扩展槽上的电路板的尺寸具有高度自由度的改进的数字信号处理装置。
本发明的又一目的是提供一种能够增加用于视频和音频信号及控制信号的信号线数目的改进的数字信号处理装置。
本发明的又一目的是提供一种其可安装到扩展槽上的电路板的排列具有高度自由度的改进的数字信号处理装置。
可从说明书和附图中，明显和清楚地看出其他目的和优点。
一般来说，根据本发明，提供了系统总线、连接到该系统总线的计算装置、和作为视频和音频信号专用总线提供的信号专用总线，该总线适于与该系统总线相耦合。
根据本发明的数字信号处理装置最好包括：信息处理部分，其包含与计算装置相连的系统总线；和扩展处理部分，其包含用于扩展上述系统总线的系统总线，其中在扩展处理部分中设置信号专用总线。最好在扩展处理部分上设置用于该扩展处理部分的电源装置，并且该电源装置由信息处理部分控制。
此外，该信号专用总线最好包括至少一个视频信号线、视频同步信号线、音频信号线、和音频同步信号线。该信号专用总线的视频信号线最好并行传输多个通道的视频信号。
由此可以看出根据前述描述明显得出的上述各目的有效地得到了实现，并且，由于在上述结构中所做出的变化未背离本发明的宗旨和范围，因此上述描述和附图中示出的所含的所有内容只能看成是示意性描述，而不具有限制的含义。
为了更完整的了解本发明，将参照如下说明和附图，附图中：
图1描述根据本发明第一实施例的数字信号处理装置的结构；
图2描述根据本发明第一实施例的扩展处理装置中的数字音频视频(DAV)总线和局部CPU总线；
图3描述根据本发明第一实施例的数字信号处理装置的信息处理装置和扩展处理装置之间的连接关系；
图4描述与图3的情况不同的根据本发明第一实施例的数字信号处理装置的信息处理装置和扩展处理装置之间的连接关系；
图5描述根据本发明第二实施例的数字信号处理装置的信息处理装置和扩展处理装置之间的连接关系；
图6描述多个扩展电路板(扩展板)的特定示例；
图7描述时钟源的特定示例；
图8描述根据本发明其中通过桥路连接系统总线的结构；
图9描述板ID(识别符)和槽ID；和
图10描述电源开/关控制。
下面将参照附图来描述本发明。
图1表示根据本发明第一实施例的数字信号处理装置的结构。
图1中所示的数字信号处理装置包括：信，息处理装置1，诸如普通个人计算机或工作站；和扩展处理装置10，用于扩展系统总线。信息处理装置1和扩展处理装置10彼此通过总线连接板6相连。亦即，在信息处理装置1中，例如，诸如用作计算装置的微处理器的CPU 3连接到内部系统总线2，以形成传统的个人计算机。该内部系统总线2通过用于有效扩展系统总线的总线连接板6与扩展处理装置10的扩展系统总线12相连。标准系统总线2在信息处理装置1中使用。在该实施例中，使用通常称为PCI(外围器件互连)的总线，但系统总线并不仅限于此。
位于扩展处理装置10中的扩展系统总线12扩展信息处理装置1的内部系统总线2，并且在该实施例中，使用扩展PCI总线。在扩展处理装置10内部，将作为专用于数字视频和音频信号的数据总线的DAV(数字音频视频)总线13、和局部CPU总线14并行设置到扩展系统总线12。局部CPU总线14是控制信号专用总线，用于通过位于扩展处理装置10内部的局部CPU 15传送控制信号。
作为视频和音频信号专用总线的DAV总线13例如具有如图2所示的结构。图2中，DAV总线13包括视频(Video)总线131、密钥(Key)总线132、视频参考(Video Ref)总线133、音频(Audio)总线134、音频参考(Audio Ref.)总线135、和电源(Power)总线136。视频总线131作为专用于数字视频信号的总线，它例如是由120根信号线构成的。如果其YUV为4∶2∶2的每个数字信号的10个比特是亮度信号(Y)和色差信号(U,V)的复用，则可得到12个通道。密钥总线132作为专用于分别对应于12个通道的各视频信号的密钥信号的总线，它例如是由30个信号线构成的。如果每个密钥信号的10个比特是以5个比特的组形式复用，则可得到6个通道。视频参考总线133发送视频时钟信号和同步信号。音频总线134作为专用于数字音频信号的总线，它例如是由10根信号线构成的。如果对每根线复用8个通道，则可得到80个通道。音频参考总线135发送音频时钟信号和同步信号。电源总线136提供与设置在总线上的电路板相连的每个槽所需的电源。
局部CPU总线14是由局部CPU 15使用的控制总线，局部CPU 15是控制计算装置，它用于对安装在扩展处理装置10中每个槽内的电路板上的电路进行控制。这种控制难以通过系统总线来进行。
更具体地讲，在视频信号和音频信号中，经常需要通常所说的“实时处理”来保持信号的时间连续性。当使用上述PCI总线作为系统总线时，对于数字视频信号的通道，在传统系统中只能保证约一个通道。此外，为了如通常所说的“AB滚动编辑”那样编辑两个或更多通道的视频信号，需要一种处理，即将数字视频信号数据暂时存储在大容量存储器中，并且必要的时刻读出，从而使得结构复杂，并且在传统装置中不能进行实时处理。
为此，根据本发明，在扩展处理装置10中设置DAV总线，从而能够以并行方式处理多个通道的数字视频信号和音频信号。此外，为了对多个通道的实时处理，可通过DAV总线安装各种类型的视频信号处理电路板和音频信号处理电路板。为了控制在这些视频和音频信号处理板中的实时处理，设置局部CPU和局部CPU总线。结果，有可能在多个通道中规定任意所需的传输通道，并从扩展板，诸如用于进行编码/译码处理的CODEC(编码译码器)、记录介质接口板等，发送数字信号数据。也有可能接收任意所需通道的数字信号数据，以便随意改变数据传输的配置，并实时进行多个通道的数字信号处理。
用于对一个或多个电路板进行电连接并机械支撑的各个槽19用于对图1和2中的扩展处理装置10内所需的扩展系统总线12、DAV总线13和局部CPU总线14进行耦合。一般地讲，槽用作用于将扩展板安装在系统总线上并使之电连接的连接器。在该实施例中，扩展处理装置10的各个槽19等于设置在每个总线12、13和14中的一组连接器，如后所述。也就是说，一个扩展板(电路板)安装在一个槽19上，从而按需要通过每个总线12、13和14的每个连接器实现与该扩展板的电连接。根据每个扩展板的实际配置，并不是绝对需要对所有总线12、13和14的电连接。
在该第一实施例中，例如，在扩展处理装置10中设置14个槽，使之有可能安装最多14个扩展板。例如，如图1所示，对于这种扩展板，示出的有：局部CPU电路板15；数字I/O(输入/输出)电路板17；CODEC电路板21，用于对视频信号进行编码/译码；接口电路板22，用于视频记录；特技效果电路板24，用于执行视频信号处理，诸如数字特技效果或切换器；电路板26，用于音频信号处理(编码/译码等)；接口电路板27，用于音频记录；和另一电路板29。局部CPU电路板15与控制面板16相连。数字I/O电路板17连接到控制面板18。视频记录信息电路板22连接到盘装置23，诸如通常所称的RAID(redundant array of inexpensive disks，廉价盘冗余阵列)，或另一信息存储介质。与外部装置的信息信号(数字AV信号等)的输入和输出是通过控制面板18进行的，并且例如监视器装置8与控制面板18相连。
图2的各个槽19指定Slot#1至Slotl#4作为槽号码。图1的局部CPU电路板15安装到第13个(Slot#13)槽19Lc，并且设置局部CPU的该固定位置，使之变成时钟信号提供源，如后所述。
图3和4示意性地描述了数字信号处理装置的机械结构，该数字信号处理装置包括：信息处理装置1、总线连接板6、和扩展处理装置10，它们之间的方位彼此相差90°。在这些图3和4中，系统总线2设置在信息处理装置1的总线板31上，通常，将诸如微处理器的计算处理电路(CPU)也安装在其上。总线板31也称作“母板”或“底板”，而在该实施例中，使用通常所称的PCI母板。总线板31上设有多个诸如扩展槽的连接器33，用于安装连接到系统总线的扩展板(电路板)，例如各种PCI板。
总线板31还设有用于扩展系统总线的连接器36a，总线扩展板6a安装在连接器36a上，用作扩展系统总线的总线连接板6。信息处理装置1和扩展处理装置10以一个堆叠在另一顶部的方式定位，并且总线扩展板6a相对于信息处理装置1的总线板31垂直放置，从而穿过信息处理装置1和扩展处理装置10的内部。在扩展处理装置10侧，扁平电缆6c通过电缆连接部分6b连接到总线扩展板6a，并且由扩展处理装置10内部的总线板41的连接器36b连接，从而在总线板41上的扩展系统总线12和总线扩展板6a上形成电连接。因此，可在信息处理装置1的系统总线2和扩展处理装置10的扩展系统总线12之间形成电连接。
两个总线板(通常称作“母板”或“底板”)41和42设置在扩展处理装置10的内部，同时扩展系统总线12设置在总线板41上，而DAV总线13和局部CPU总线14设置在总线板42上。在总线板41上设有多个用于将扩展板(电路板)连接到扩展系统总线12的连接器43。对应于这些连接器43，在总线板42上分别设置多个用于与DAV总线13相连的连接器44和多个用于与局部CPU总线14相连的连接器45(图4)。这些连接器43、44和45对应于图2的各个槽19，并且一组连接器43、44和45排列成相对于每个槽19对准在一条直线上。例如，在该实施例中，以对应于图2中所示的方式设置14组连接器。
根据本发明，在总线41和42之间设置了垂直(上和下)步进高度差。这些总线板41和42以重叠方式放置。这是为了克服扩展板的各个连接器的不同放置位置和增加这些板的有效面积。当然，总线板41和42可组合成一个板，或以另一种相对配置关系来定位。
如图3和4所示，采用使用总线扩展板6a穿过信息处理装置1和扩展处理装置10内部的结构的理由是为了使诸如PCI总线的系统总线的扩展距离最小，并且使不需要的电磁辐射最小。在图3和4的示例中，采用了其中将软扁平电缆6c连接到总线扩展板6a的结构，从而可避免当连接装置1和10时出现位置偏差。
当上述不需要的电磁辐射的限制和缩短扩展距离的要求不是十分紧迫时，如图5所示，可采用一种替换结构，其中设置在信息处理装置1中的连接器36c和设置在扩展处理装置10中的连接器36d之间的部分通过连接电缆6d相连。
由于扩展处理装置10的总线板41上的连接器43和总线板42上的连接器44及45排列成行，因此，可以采用被设计用于特定应用的扩展电路板(扩展板)。例如，在与诸如PCI总线的系统总线相兼容的同时专用于处理数字音频和视频信号。
图6示出了可安装于扩展处理装置10上并被使用的扩展电路板(扩展板)的一些示例。如图6所示，PCI板51和52是包括用于连接到PCI总线并且也被用作普通各人计算机的扩展板的连接器33a的电路板。半尺寸PCI板51的高度h1、宽度w1和全尺寸PCI板的高度h1、宽度w2的具体尺寸例如为：h1=98.4mm,w1=174.6mm,w2=312mm。相比之下，也可设置高度h2、宽度w2的中尺寸DAV板53和高度h2、宽度w3的全尺寸DAV板，来作为专用于扩展处理装置10的扩展电路板(扩展板)。每个部分尺寸的特定示例为h2=221.7mm,w3=470mm，并且将w2以与上述类似的方式设置为312mm。中尺寸DAV板53是包括用于以类似与连接到通常使用的PCI板51和52的方式连接到PCI总线(扩展主总线12)的连接器43a的板，该中尺寸DAV板53还包括用于连接到DAV总线13的连接器44a，并且在高度方向上扩展。全尺寸DAV板54是中尺寸DAV板53在横向方向上扩展的板，它包括连接到PCI总线的连接器、连接到DAV总线13的连接器、和连接到局部CPU总线14并使用局部CPU15的软件的连接器45a。理所当然的是，只要遵循有关每个连接器的类型和位置的规定，则可按照需要改变电路板的形状和尺寸。
接下来，参照图7，给出用于提供从图2的DAV总线13的视频参考总线133发出的视频时钟信号和从音频参考总线135发出的音频时钟信号的方法的描述。如图7所示，示出了在总线板42上设置的DAV总线13的连接器44。图1的局部CPU电路板15安装在这些连接器44中的预定连接器44LC上。该连接器44LC对应于图2的第13(槽#13)槽19LC。
来自连接到连接器44LC的局部CPU电路板15的视频和音频的时钟信号通过预定端子(例如第10和第11管脚)被提供给总线42上的时钟驱动器电路的差分输入放大器46。该差分输入放大器46的输出被发送到多个(对应于总线板42上的其他槽的数目)差分输出放大器47，在此，该输出被变换成差分信号，并且，将来自这些差分输出放大器47的差分时钟输出信号分别提供给其他槽的连接器44的预定端子(例如第10和第11管脚)。
在DAV总线13中，尽管每个槽对应于总线中的信号，但仍需要严格地同步操作每个槽。因此，将特定槽(槽#13)确定为时钟提供源，并且将该槽的时钟信号分配到其他时钟。此外，与其中一个时钟提供线连接到每个槽并且顺序提供时钟信号的结构相比，其中对于其他数个槽将一个差分输入放大器46的输出通过差分输出放大器47提供给相应槽的结构的优势在于，因为由于提供了差分信号和一对一提供而使对噪声的抵抗较强，因此，噪声的影响较小，可保证充足的供应电流，并且每个槽接收到的时钟信号的相位变化非常小。此外，该结构的优势还在于，由于在总线板上设置了时钟驱动器电路，并且信号管脚对每个槽位于相同位置，因此，输出时钟信号的端和接收时钟信号的端不必以一对一的方式提供。为了控制诸如上述的视频信号和音频信号的实时处理与这种参考时钟同步，设置了局部CPU电路板15的局部CPU和局部CPU总线14。当在系统总线上设置扩展槽时，由于输出端数(fan-out)受到限制，因此必须以桥路(bridge)来增加槽的数目。例如一个桥路的输出端数为4。为了如本发明第一实施例那样提供14个扩展槽，就需要4个桥路IC。图8示出系统总线的扩展槽的扩展结构，其中使用了这种桥路。如图8所示，对于信息处理装置1端上总线板31的系统总线2，例如，在其上连接了诸如CPU3的芯片组的系统总线2a上设置了3个扩展槽(对应于连接器33)。系统总线2a通过桥路电路61连接到系统总线2b。系统总线2b上设有4个扩展槽(连接器33)和连接器36a，用于扩展系统总线。总线扩展板6a插入并安装在连接器36a上。系统总线2b连接到总线扩展板6a的桥路电路62，并且插入并连接到扩展处理装置10端的总线板41的连接器36b，从而将桥路电路62与总线板41上的桥路电路63相连。4个桥路电路64a、64b、64c和64d每个连接到该桥路电路63，并且扩展系统总线12a、12b、12c和12d分别连接到桥路电路64a、64b、64c和64d。
在图8所示的本发明实施例中，需要进行DMA(直接存储器存取)传送的电路板安装在属于相同桥路电路的一组扩展槽上，从而在连接相同桥路电路的系统总线中进行DMA传送。亦即，由于经常在数字信号编码/译码电路和存储介质的接口电路之间对数字信号进行这种DMA传送，因此，将用于对视频信号进行编码/译码的CODEC电路板21和用于视频记录的接口电路板22插入并安装在与桥路电路64a相连的系统总线12a的连接器43，从而在这些板21和22之间进行DMA传送。此外，将用于诸如对音频信号进行编码/译码的信号处理的电路板26和用于音频记录的接口电路板27插入并安装在连接到桥路电路64c的系统总线12c的连接器43，从而在这些电路板26和27之间进行DMA传送。
如上所述，通过在连接到相同桥路电路的系统总线内进行DAM传送，DAM传送期间不需要流过该桥路电路。因此，不发生由于流过桥路电路而引起的延迟(例如270ns)，从而有可能高速和高效地进行数据传送。
此外，如图8所示，与其中桥路电路64a至64d顺序串联的结构相比，通过将桥路电路64a至64d直接连接到桥路电路63以便使桥路电路64a至64d彼此并行，可缩短由于流过桥路电路而引起的延迟。
从连接信息处理装置1的总线板31上的芯片组(如CPU3)的系统总线2a至分别连接到桥路电路64a至64d的系统总线12a至12d的部分中的延迟时间对应于4个桥路电路的量，并且当一个桥路电路的延迟时间为例如270ns时，当有4个桥路电路时，该延迟时间(等待时间)就变成1080ns。
为了确认其中进行DMA传送的一组电路板是否已经被插入和安装在一组连接到相同桥路电路的扩展槽，得到各个扩展槽和电路板的各个识别信息。更具体地讲，如图9所示，对于扩展处理装置10端上的总线板41和42的每个槽，设置用于提供识别信息的槽ID电路66，该识别信息是可与其他槽区别开来的可应用槽的特征(特有的)。输出作为每个板的特征的识别信息的板ID电路67设置在每个扩展电路板(扩展板)54上。
在图9的示例中，将槽ID电路66设置在总线板42上，并与连接器45的预定管脚相连，并且通过扩展板(电路板)54的连接器45a由扩展板54上的槽ID检测电路68来读取。另外，可将槽ID电路66连接到连接器44，或者可将槽ID电路66设置在总线板41上并与连接器43相连。在槽ID电路66中，例如，将一电阻连接到连接器的端管脚，并且将该电阻的另一端接地或者向其提供预定电位，从而表示“0”或“1”。该结构是这样形成的，即，对应于进行槽识别所需的比特数目而设置这些电阻，在本实施例中，例如为4个，它对应于用于识别14个槽(#1～#14)的4个比特，并且该槽ID电路66的4个比特的值可以针对每个槽而有所不同。槽ID检测电路68可以由硬件构成，但是也可通过使用扩展板54上的CPU等来由软件来实现。由扩展板54上的槽ID检测电路68识别的槽ID的信息通过系统总线12和2发送给CPU3。
扩展板54上的板ID电路67与扩展板的连接器43a相连，并且连接器43a插入并安装在总线板41的连接器43上，从而与扩展的系统总线12相连。图1的信息处理装置1的CPU3读取发送到系统总线12和2的板识别信息，并识别安装的扩展板。例如可使用ROM(只读存储器)来作为板ID电路67。通过在图1的扩展处理装置10上的CPU15进行板识别，例如通过连接板ID电路67到连接器44a或连接器45a。以这种方式，CPU3从每个扩展板54接收槽ID信息和板ID信息，并且确定其中进行预定信号处理的扩展板是否已经插入并安装在特定扩展板上，并且得知其中安装扩展板的扩展槽的位置。因此，扩展板可安装在任意槽中。不需要预定的结构。
接下来，将描述控制电源的方法。如图1和3中所示，本实施例的数字信号处理装置由两个单元构成，信息处理装置1和扩展处理装置10，这两个装置彼此机械地和电气地相连。通常的作法是，如果电路尺寸增大，则给每个装置设置各自的电源电路。当单元接通时，必须在该装置1和10中遵循电源接通的顺序。因此，在该实施例中，从一个电源装置向另一个电源装置发送控制信号。
更具体地讲，如图10所示，与信息处理装置1中的电源装置71分离地设置专用于扩展处理装置10的电源装置72。在图10中，信息处理装置1中的电源装置71必须早于扩展处理装置10中的电源装置72起动。因此，将电源开关73的电源开/关信号发送给电源装置71，并且通过总线板31、通过总线连接部分6(总线扩展板6a、电缆连接部分6b和扁平电缆6c)及从连接器36a至连接器36b、并通过扩展系统总线的总线板41，将电源装置71输出的电源控制信号输入到扩展处理装置的电源装置72，由此控制电源装置72的开/关。
以上述方式，由于扩展处理装置10中的电源装置72是由信息处理装置1的电源装置71控制的，因此这样进行控制，即在电源装置71起动后，电源装置72遵循系统复位的顺序来起动。
本发明不限于上述实施例，例如可以形成如下结构，即将信息处理装置和扩展处理装置组成一个单元并将其放置在一个壳体中。理所当然地，DAV总线的特定结构、总线板的结构等也不局限于附图中所示出的示例。
根据本发明，提供了系统总线，将计算装置连接到系统总线，并且将信号专用总线作为专用于系统的视频和音频信号的总线，能够增加视频和音频信号的通道数和控制信号数，使之能够实时进行诸如视频和音频信号的编辑操作的处理。
由于形成了其中设置在连接到信息处理装置的系统总线的多个扩展槽以便扩展系统总线的结构，因此，能够显著增加扩展槽的数目，增加扩展槽上板的外形的自由度，使之能够安装各种电路板。此外，由于将扩展系统总线和信号专用总线并行设置，因此，能够可靠地插入并安装扩展电路板并且保证了连接的高可靠性。另外，由于以彼此有间距地重叠设置系统总线的总线板和信号专用总线的总线板，因此，能够克服扩展电路板的连接器的不同放置位置，并增大总线板的有效区域。再者，由于每个扩展槽和扩展板包含识别信息，因此，可在任意扩展槽中设置每个扩展板。不需要预定结构。
此外，由于根据来自信息处理装置端的电源装置的控制信号来进行扩展处理装置上的电源装置的电源开/关控制，因此，通过遵循电路部分的复位顺序来可靠地进行电源的正常开关，并且可实现起动期间的高可靠性。
从前述描述中可清楚的了解所提出的各个目的，并且，由于可在不背离本发明宗旨和范围的前提下对上述结构进行某些变化，因此，上述描述和附图仅具有示意性含义而不用来限定本发明。
还应理解的是，所附权利要求将覆盖这里所描述的本发明的一般和特定特征和落入所附权利要求限定的本发明范围的所有陈述。

Claims (10)

1．一种用于处理多个视频信号和多个音频信号的数字信号处理装置，包括：
计算机，包括系统总线和与所述系统总线相连的主CPU；
扩展处理器，包括安装在其上的多个信号处理电路、和局部CPU，所述多个信号处理电路用于处理所述多个视频信号和/或多个音频信号，所述局部CPU用于控制所述多个信号处理电路，以便实时地对所述视频信号和音频信号进行处理；
其中所述扩展处理器还包括从所述系统总线扩展的扩展系统总线、用于在所述多个信号处理电路之间传输所述多个视频信号和所述多个音频信号的数字视频音频(DAV)总线、和用于传输从所述局部CPU输出的控制信号的局部CPU总线；和
其中每个信号处理电路具有公共接口装置，它可连接到所述扩展处理器的任意安装位置上所述信号处理电路的所述扩展系统总线、所述DAV总线和所述局部CPU总线，从而，可对所述视频信号和音频信号进行处理，而不管所述扩展处理器上所述信号处理电路的安装位置如何。
2．如权利要求1所述的数字信号处理装置，其中，
所述扩展处理器接收并可使处理电路从其除去，同时不改变所述扩展系统总线、所述DAV总线或所述局部CPU总线的系统配置。
3．如权利要求2所述的数字信号处理装置，其中，
所述DAV总线包括：视频总线，用于传输所述多个视频信号；视频参考总线，用于传输参考时钟信号，以使通过所述视频总线传输的所述多个视频信号同步；密钥总线，用于传输对应所述多个视频信号的密钥信号；音频总线，用于传输所述多个音频信号；和音频参考总线，用于传输参考时钟，以使通过所述音频总线传输的所述多个音频信号同步。
4．如权利要求3所述的数字信号处理装置，其中，
所述多个信号处理电路中的一个包括参考时钟提供装置，用于通过所述视频参考总线和所述音频参考总线向所述多个信号处理电路提供参考时钟。
5．如权利要求3所述的数字信号处理装置，其中，
所述多个信号处理电路分别设置在多个扩展板上。
6．如权利要求5所述的数字信号处理装置，其中，
所述扩展板至少包括：第一扩展板，具有连接到所述扩展系统总线的接口连接器；第二扩展板，具有连接到所述扩展系统总线和所述DAV总线的接口连接器；和第三扩展板，具有连接到所述扩展系统总线、所述DAV总线和局部CPU总线的接口连接器。
7．如权利要求5所述的数字信号处理装置，还包括：
母板，其上具有多个用于安装所述多个扩展板的多个槽，并用于在设置在所述扩展板上的所述信号处理电路与均设置在所述母板上的所述扩展总线、所述DAV总线和所述局部CPU总线之间进行接口。
8．如权利要求7所述的数字信号处理装置，其中，
所述主CPU检测安装在所述母板上的所述扩展板的板ID信息和其中安装所述扩展板的所述槽的槽ID信息，并且所述主CPU根据所述槽ID信息和所述板ID信息来控制设置在所述扩展板上的所述信号处理电路。
9．如权利要求1所述的数字信号处理装置，其中，
所述扩展处理器用来增加所述处理电路的数目，同时不改变所述系统总线、所述DAV总线和所述局部CPU总线的系统配置。
10．一种用于处理多个视频信号和多个音频信号的数字信号处理装置，包括：
计算机，包括系统总线和与所述系统总线相连的主CPU；
扩展处理器，包括从所述系统总线扩展的扩展系统总线、用于处理所述多个视频信号和/或多个音频信号的多个信号处理电路、和用于在所述多个信号处理电路之间传输所述多个视频信号和所述多个音频信号以便实时处理所述视频信号和音频信号的数字视频音频(DAV)总线；
其中，所述扩展处理器用来改变所述处理电路的定位的配置，同时不改变所述扩展系统总线或所述DAV总线的系统配置。
CN99106361A 1998-05-13 1999-05-10 数字信号处理装置 Pending CN1235307A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP130885/98 1998-05-13
JP10130885A JPH11328100A (ja) 1998-05-13 1998-05-13 ディジタル信号処理装置

Publications (1)

Publication Number Publication Date
CN1235307A true CN1235307A (zh) 1999-11-17

Family

ID=15044983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99106361A Pending CN1235307A (zh) 1998-05-13 1999-05-10 数字信号处理装置

Country Status (6)

Country Link
US (1) US6473822B1 (zh)
EP (1) EP0957641A3 (zh)
JP (1) JPH11328100A (zh)
KR (1) KR19990088221A (zh)
CN (1) CN1235307A (zh)
CA (1) CA2271905C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324495C (zh) * 2003-08-28 2007-07-04 北京鼎视通软件技术有限公司 一种基于多媒体处理器的图形处理方法
CN103348320A (zh) * 2011-01-14 2013-10-09 高通股份有限公司 通用图形处理单元中的计算资源管线化

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000016223A1 (fr) * 1998-09-15 2000-03-23 Acqiris Systeme modulaire d'acquisition de donnees
US6839782B1 (en) * 1999-07-30 2005-01-04 Emc Corporation Computer storage system incorporating on-board EEPROMS containing product data
DE19938429B4 (de) * 1999-08-13 2007-03-15 Force Computers Gmbh Computer
WO2004091207A1 (ja) * 2003-04-02 2004-10-21 Matsushita Electric Industrial Co., Ltd. データ再生装置、映像表示装置、それらを用いたソフトウェア更新システムおよびソフトウェア更新方法
US9292904B2 (en) 2004-01-16 2016-03-22 Nvidia Corporation Video image processing with parallel processing
US7083422B2 (en) * 2004-04-13 2006-08-01 Intel Corporation Switching system
US20060152627A1 (en) * 2005-01-13 2006-07-13 Ruggiero Carl J Video processing system and method with dynamic tag architecture
US7869666B2 (en) 2005-01-13 2011-01-11 Nvidia Corporation Video processing system and method with dynamic tag architecture
TW200937208A (en) * 2008-02-29 2009-09-01 Inventec Corp Apparatus for automatically regulating system ID of motherboard of server and server thereof
CN101924682B (zh) * 2009-06-11 2012-07-04 华为技术有限公司 一种高级电信计算架构交换系统、方法及通信设备
JP2012003618A (ja) * 2010-06-18 2012-01-05 Sony Corp 情報処理システム、情報処理方法、情報処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170252A (en) * 1990-04-09 1992-12-08 Interactive Media Technologies, Inc. System and method for interconnecting and mixing multiple audio and video data streams associated with multiple media devices
EP0534262B1 (en) * 1991-09-27 2002-01-16 Texas Instruments Incorporated Open architecture video pipe system
CA2160560A1 (en) 1993-04-16 1994-10-27 Daniel F. Cutter Video peripheral for a computer
US5630174A (en) * 1995-02-03 1997-05-13 Cirrus Logic, Inc. Adapter for detecting whether a peripheral is standard or multimedia type format and selectively switching the peripheral to couple or bypass the system bus
DE29511005U1 (de) * 1995-07-06 1995-09-14 Peacock AG, 33181 Wünnenberg Erweiterbares Multi-Media Endgerät
US5812800A (en) * 1995-09-11 1998-09-22 Advanced Micro Devices, Inc. Computer system which includes a local expansion bus and a dedicated real-time bus and including a multimedia memory for increased multi-media performance
US5754807A (en) * 1995-11-20 1998-05-19 Advanced Micro Devices, Inc. Computer system including a multimedia bus which utilizes a separate local expansion bus for addressing and control cycles

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324495C (zh) * 2003-08-28 2007-07-04 北京鼎视通软件技术有限公司 一种基于多媒体处理器的图形处理方法
CN103348320A (zh) * 2011-01-14 2013-10-09 高通股份有限公司 通用图形处理单元中的计算资源管线化
CN103348320B (zh) * 2011-01-14 2017-06-23 高通股份有限公司 通用图形处理单元中的计算资源管线化
US9804995B2 (en) 2011-01-14 2017-10-31 Qualcomm Incorporated Computational resource pipelining in general purpose graphics processing unit

Also Published As

Publication number Publication date
US6473822B1 (en) 2002-10-29
CA2271905A1 (en) 1999-11-13
JPH11328100A (ja) 1999-11-30
CA2271905C (en) 2006-12-05
EP0957641A2 (en) 1999-11-17
EP0957641A3 (en) 2004-10-06
KR19990088221A (ko) 1999-12-27

Similar Documents

Publication Publication Date Title
CN1235307A (zh) 数字信号处理装置
CN1165845C (zh) 对用于存储器子系统中的存储器装置的信道的传送延迟进行平衡的方法和装置
US6823400B2 (en) Method and apparatus for serial communications between a host apparatus and optional equipment having unique identification values
EP0522764B1 (en) Multiplexing scheme for modem control signals
EP1825382B1 (en) Low protocol, high speed serial transfer for intra-board or inter-board data communication
CN1728074A (zh) 提供具有总线中继器的串行化存储接口的系统和方法
US20020166040A1 (en) Modular architecture for high bandwidth computers
CN100505646C (zh) 将存储系统中的缺陷隔离到特定存储系统部件的方法和数据处理系统
CN113220614A (zh) 一种自适应管理i2c和i3c设备的方法、系统及介质
CN101661453B (zh) 刀片服务器中识别刀片序号的方法
US8254143B2 (en) Backplane and communication apparatus
JP2773771B2 (ja) 半導体装置のレイアウト方法
CN1111785C (zh) 可编程控制器系统和在该系统中切换主板功能的方法
CN101145897B (zh) 一种基于通信硬件平台减少传送时钟线路的方法及其系统
CN1152583C (zh) 复位控制电路及其实现方法
CN1881198A (zh) 数据总线系统
CN1731370A (zh) 光模块寻址装置及其方法
CN114528236B (zh) 一种硬盘背板通信装置、通信方法和一种服务器
CN214227177U (zh) 核电厂dcs机柜接线装置
CN101052955A (zh) 用于多存储顺序模式总线匹配的装置和方法
CN221829197U (zh) 智能控制一体机及车站弱电系统
CN1328665C (zh) Ide通道测试装置及方法
CN1738306A (zh) 一种网络数据通信设备及动态调整数据处理能力的方法
CN1859078A (zh) 窄带通信系统数据传送方法
CN100336045C (zh) 多功能芯片组及相关方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication