CN1328665C - Ide通道测试装置及方法 - Google Patents

Abstract

一种IDE(Integrated Drive Electronics，整合式硬盘电子接口)通道测试装置及方法，该测试装置包括IDE测试板、设有IDE控制器的待测板及连接IDE测试板与待测板的线缆，其中待测板中存储有固件，IDE测试板上则设有若干IDE连接器、译码器及缓存线路。该测试方法包括以下步骤：启动待测板后，待测板中的固件发出IDE命令，写出资料到要测试的IDE通道中；IDE测试板收到此命令，并且将资料写入测试板上的缓存线路中；固件发出IDE命令，读取IDE通道中资料，IDE测试板收到此IDE命令，并且把资料送出；固件比较写入和读取的资料；若两者一致，则显示测试成功；若两者不一致，则显示测试失败，并显示出失败的数据，测试流程结束。

Description

IDE通道测试装置及方法

【技术领域】

本发明涉及一种硬盘接口通道测试装置及方法，尤其涉及一种IDE通道测试装置及方法。

【背景技术】

硬盘是我们日常生活中使用最频繁的计算机存储设备，当今硬盘技术正向着大容量、高速度的方向发展，因此计算机与硬盘之间的接口速度也必须不断强化，以免出现数据流通瓶颈的问题，IDE硬盘因较高的性能价格比而受到广泛的应用。

与本发明相关的现有技术请参照美国专利第5,644,705号、5,832,418号、6,006,166号及6,076,180号所示，这些现有技术一般用硬盘接至待测板上，并用软件来存取硬盘上的档案，当读回的内容和所写入的内容一致时，则表示待测板上的IDE功能没有问题。待测板是指含有IDE控制器与连接器的集成电路板，如主机板等。但是，这些测试均需要硬盘和操作系统，成本较高，操作不方便。

【发明内容】

本发明的目的在于提供一种成本较低、操作简单的IDE通道测试装置及方法。

本发明的目的是通过以下技术方案实现的：本发明IDE通道测试装置包括IDE测试板、设有IDE控制器的待测板及连接IDE测试板与待测板的线缆，其中待测板中存储有固件，IDE测试板上则设有若干IDE连接器、译码器及缓存线路，待测板中还设有与IDE测试板上相对应的若干IDE连接器，待测板上的IDE控制器中包括IDE通道。

本发明IDE通道测试方法包括如下步骤：

启动待测板后，待测板中的固件发出IDE命令，写出资料到要测试的IDE通道中；

IDE测试板收到此命令，由控制总线控制译码器的“写”命令作用，因此资料由一IDE连接器通过数据总线写入到缓存线路中；

待测板中的固件发出IDE命令，读取IDE通道中的资料，IDE测试板收到此IDE命令，由控制总线控制译码器的“读”命令作用，使得缓存线路将刚刚存入的资料通过数据总线及另一IDE连接器送回待测板；

待测板中的固件比较写入和读取的资料；

若两者相同，则显示测试成功，测试流程结束；

若两者不相同，则显示测试失败，并显示出失败的数据，测试流程结束。

相较于现有技术，本发明IDE通道测试装置及方法只需将测试板通过线缆连接到待测板上，然后启动待测板即可进行测试，而且利用缓存线路取代硬盘来进行测试，省去了现有技术中所需的硬盘及操作系统，因此节省成本、操作简单。

【附图说明】

图1为本发明IDE通道测试装置中测试板部分硬件方块图。

图2为本发明IDE通道测试方法的流程图。

【具体实施方式】

请参照图1及图2所示，本发明IDE通道测试装置包括IDE测试板、待测板及连接IDE测试板与待测板的线缆(未图示)。其中待测板中存储有固件，IDE测试板上则设有若干IDE连接器(在本实施例中为四个，分别为第一、第二IDE连接器61、62及第三、第四IDE连接器)、两个译码器12及两先入先出(FIFO)缓存线路13，并且每两个IDE连接器对应于一个译码器和一个先入先出缓存线路，图1仅示出其中两个IDE连接器61、62及相对应的一个译码器12和一个先入先出缓存线路13的电性连接关系。

待测板是指设有IDE控制器及与IDE测试板上相对应的若干IDE连接器(在本实施例中为四个，分别为第五、第六、第七及第八IDE连接器)的计算机集成电路板，如主机板等，而IDE控制器则包括两个IDE通道。本发明IDE通道测试装置测试前通过四条线缆将IDE测试板上的第一、第二、第三及第四IDE连接器分别与待测板上的第五、第六、第七及第八IDE连接器相连，从而将IDE测试板与待测板连接，然后启动待测板即可进行测试。

请参照图2所示，本发明IDE通道测试方法包括以下步骤：

步骤70：启动待测板后，待测板中的固件发出IDE命令，写出资料到要测试的IDE通道中；

步骤71：IDE测试板收到此命令，通过第一IDE连接器61写入资料到先入先出缓存线路13中，此时由控制总线4 4控制译码器12的“写”命令作用，因此资料由第一IDE连接器61通过数据总线41输入到先入先出缓存线路13中；

步骤72：待测板中的固件发出IDE命令，读取IDE通道中的资料，IDE测试板收到此IDE命令，通过第二IDE连接器62从先入先出缓存线路13中读取资料，此时由控制总线43控制译码器12的“读”命令作用，使得先入先出缓存线路13将刚刚存入的资料通过数据总线42及第二IDE连接器62送回待测板；

步骤73：待测板中的固件比较写入和读取的资料；

步骤74：若两者相同，则显示测试成功，测试流程结束；

步骤75：若两者不相同，则显示测试失败，并显示出失败的数据，测试流程结束。

以上所述仅为一个I DE通道的测试方法，另一个IDE通道的测试方法与此相同，故不再赘述。

在本发明IDE通道测试方法中，若检测失败，根据失败的资料，可以分析出待测板上IDE的不良点，具体分为以下三种情况：

第一种情况：若送出第一笔资料时失败，则可能地址总线或数据总线或控制信号不良，此时需对待测板做电路检测，找出错误的原因。

第二种情况：若是地址错误，地址总线共有八条，因此由显示的地址值可知哪一条地址总线不良。

第三种情况：若是数据错误，数据总线从0000到FFFF，由显示失败的数据可分析出哪一条数据总线不良。

Claims (6)

1.一种IDE通道测试装置，包括IDE测试板、设有IDE控制器的待测板及连接IDE测试板与待测板的线缆，其中待测板中存储有固件，IDE测试板上设有若干IDE连接器、译码器及缓存线路，待测板中还设有与IDE测试板上相对应的若干IDE连接器，待测板上的IDE控制器中包括IDE通道，该IDE通道测试装置作用过程为：待测板中的固件发出IDE命令，写出资料到要测试的IDE通道中，IDE测试板收到此命令，译码器的“写”命令作用，资料通过一IDE连接器写入到缓存线路中；待测板中的固件发出IDE命令，读取IDE通道中的资料，IDE测试板收到此IDE命令，译码器的“读”命令作用，使得缓存线路将刚刚存入的资料通过另一IDE连接器送回待测板；待测板中的固件比较写入和读取的资料，若两者相同，则显示测试成功，测试流程结束；若两者不相同，则显示测试失败，并显示出失败的数据，测试流程结束。

2.根据权利要求1所述的IDE通道测试装置，其特征在于：所述缓存线路为先入先出缓存线路。

3.根据权利要求2所述的IDE通道测试装置，其特征在于：所述译码器的读写命令由控制总线控制。

4.根据权利要求3所述的IDE通道测试装置，其特征在于：所述IDE连接器通过数据总线自先入先出缓存线路中存取资料。

5.一种IDE通道测试方法，包括如下步骤：

启动待测板后，待测板中的固件发出IDE命令，写出资料到要测试的IDE通道中；

IDE测试板收到此命令，由控制总线控制译码器的“写”命令作用，因此资料由一IDE连接器通过数据总线写入到缓存线路中；

待测板中的固件发出IDE命令，读取IDE通道中的资料，IDE测试板收到此IDE命令，由控制总线控制译码器的“读”命令作用，使得缓存线路将刚刚存入的资料通过数据总线及另一IDE连接器送回待测板；

待测板中的固件比较写入和读取的资料；

若两者相同，则显示测试成功，测试流程结束；

若两者不相同，则显示测试失败，并显示出失败的数据，测试流程结束。

6.根据权利要求5所述的IDE通道测试方法，其特征在于：所述缓存线路为先入先出缓存线路。