CN1227819C - 纠错装置和纠错方法 - Google Patents

纠错装置和纠错方法 Download PDF

Info

Publication number
CN1227819C
CN1227819C CNB021251762A CN02125176A CN1227819C CN 1227819 C CN1227819 C CN 1227819C CN B021251762 A CNB021251762 A CN B021251762A CN 02125176 A CN02125176 A CN 02125176A CN 1227819 C CN1227819 C CN 1227819C
Authority
CN
China
Prior art keywords
deinterleaves
mentioned
pattern
error correction
reed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021251762A
Other languages
English (en)
Other versions
CN1387323A (zh
Inventor
古谷专一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1387323A publication Critical patent/CN1387323A/zh
Application granted granted Critical
Publication of CN1227819C publication Critical patent/CN1227819C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

提供过减少对解调系统全体的引入时间影响大的去交织模式判定的引入时间能减少整个解调系统的引入时间的纠错装置和纠错方法。构成为将来自与去交织装置外部连接的READ SOLOMON解码装置的输出信号(perror)用作切换去交织模式(dimode)的触发。

Description

纠错装置和纠错方法
技术领域
本发明涉及卫星广播、地面波广播、电缆广播等数字传送中所需的纠错装置及纠错方法，尤其涉及对应于插在接收数据中的去交织模式对上述接收数据进行纠错的纠错装置和纠错方法。
技术背景
卷积去交织情况下为信道数和深度去交织的要素、块去交织情况下为行数和列数这种去交织的要素规则地插入到数据内的通信模式中，至今，考虑接收开始时和模式变更时使用保护模式的方法以及通过多个判定方法判定去交织模式的方法。
图7示出了现有纠错装置的构成。
输入端子102输入帧同步信号(fsync)，输入端子103输入里德所罗门分组标题信号(psync1)，输入端子104输入数据(data1)。
去交织装置108对输入数据(data1)进行由多个去交织模式判定装置109决定的去交织模式(dimode)的去交织。多个去交织模式判定装置109判定并决定多个去交织模式(dimode)。里德所罗门解码装置110对去交织后的数据(data2)进行里德所罗门解码。
输出端子111输出与数据(data3)同步的里德所罗门(REED SOLOMON)分组标题信号(psync3)。输出端子112输出与数据(data3)同步的里德所罗门分组错误信号(perror)。输出端子113输出里德所罗门解码后的数据(data3)。
下面对如上构成的纠错装置的动作进行说明。
数据(data1)、与该数据同步的帧同步信号(fsync)、及与该数据同步的里德所罗门分组标题信号(psync1)通过各输入端子102～104输入到上述多个去交织模式判定装置109及去交织装置108中。
在多个去交织模式判定装置109中，提取预定数目个规则地、例如按每帧插入通过输入端子104输入的数据(data1)中的去交织模式并进行多个判定，决定去交织模式(dimode)，输出到上述去交织装置108。
接着，在去交织装置108中，对通过输入端子104输入的数据(data1)进行上述去交织模式(dimode)的去交织，将去交织后的数据(data2)及与该数据同步的里德所罗门分组标题信号(psync2)输出到里德所罗门解码装置110。
然后，在里德所罗门解码装置110中，对上述数据(data2)进行里德所罗门解码并将数据(data3)输出到输出端子113，同时，将与该数据(data3)同步的里德所罗门分组标题信号(psync3)输出到输出端子111，将与该数据(data3)同步的里德所罗门分组错误信号(perror)输出到输出端子112。
在这种现有纠错装置中，通过多个去交织模式判定装置109，提取(例如每帧)预先决定的数目个规则地插入到输入数据(data1)中的去交织模式并进行多个判定，通过判定去交织模式，实现去交织。
在上述现有纠错装置中，在去交织装置的前段的解调部中，检测载波的时钟再现和帧同步/段同步的引入时间是必要的。由于载波频率高，时钟再现占据的时间比较短。对于帧同步/段同步，一般由多个判定检测，需要与用于检测去交织模式的引入时间几乎相同的引入时间。这样，用于去交织判定的引入时间在整个解调系统的引入时间中所占的比例大，因此，对整个解调系统的引入时间影响大。
但是，为了发送大量数据需要提高传送效率，其结果，需要去交织模式在所有数据中所占的比例低、整个解调系统高的引入时间。
发明内容
本发明旨在消除上述问题，目的是提供一种能减少去交织模式判定的引入时间的纠错装置及纠错方法。
为了解决上述问题，根据本发明方案1的纠错装置，对应于插入接收数据内的去交织模式对上述接收数据进行纠错，其特征在于，具有：去交织装置，输入与上述接收数据同步的帧同步信号及里德所罗门分组标题信号，去交织上述接收数据，输出去交织后的数据及与该数据同步的里德所罗门分组标题信号；里德所罗门解码装置，输入与上述去交织后的数据同步的里德所罗门分组标题信号，里德所罗门解码上述去交织后的数据，输出作为纠错结果的里德所罗门解码数据，同时输出与上述里德所罗门解码数据同步的里德所罗门分组标题信号及里德所罗门分组错误信号；去交织模式生成装置，输入上述里德所罗门分组标题信号和上述里德所罗门分组错误信号作为用于去交织变更的触发信号，生成上述去交织模式。
由此，能减少用于去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引入时间。
本发明方案2的纠错装置的特征在于，在方案1所述的纠错装置中，上述去交织模式生成装置具有：由上述触发信号计算切换比较值的计算装置，将上述切换比较值与规定的去交织模式切换基准相比较的比较装置，上述切换比较值满足上述去交织模式切换基准时，从去交织模式初始值开始以去交织模式切换顺序更新并输出去交织模式的更新装置。
由此，能减少用于去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引入时间。
本发明方案3的纠错装置的特征在于，在方案1或方案2所述的纠错装置中，上述去交织装置具有：地址生成装置，输入上述帧同步信号，生成每种去交织模式的存储装置地址，该存储装置地址中，选择并输出与上述去交织模式生成装置中生成的去交织模式相对应的存储装置地址；存储装置，基于上述存储装置地址去交织并输出上述接收数据。
由此，能减少用于去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引入时间。
本发明方案4的纠错装置的特征在于，在方案3所述的纠错装置中，上述去交织装置利用与每种去交织模式的信道数和深度有关的信息进行卷积去交织。
由此，能减少卷积去交织模式判定时的引入时间。
本发明方案5的纠错装置的特征在于，在方案4所述的纠错装置中，上述去交织装置具有：信道数计数器，根据上述帧同步信号的输入，输出全部去交织模式中每种去交织模式的信道数；选择器，输入在上述去交织模式生成装置中生成的去交织模式，基于该去交织模式选择上述信道数计数器输出中的一个并输出到上述地址生成装置中，上述地址生成装置识别上述去交织模式生成装置中生成的去交织模式及根据上述信道数的卷积去交织的深度，生成上述存储装置地址。
由此，能减少用于卷积去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引入时间。
本发明方案6的纠错装置的特征在于，在方案3所述的纠错装置中，上述去交织装置利用与每种去交织模式的行数和列数有关的信息进行块去交织。
由此，能减少块去交织判定时的引入时间。
本发明方案7的纠错装置的特征在于，在方案6所述的纠错装置中，上述去交织装置根据上述帧同步信号的输入生成每种去交织模式的行数，在每种去交织模式的行数中，选择与上述去交织模式生成装置中生成的去交织模式相对应的行数，根据该选择出的行数和上述去交织模式识别块去交织的列数，生成上述存储装置地址。
由此，能减少用于块去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引入时间。
本发明方案8的纠错装置的特征在于，在方案1所述的纠错装置中，上述去交织模式生成装置根据帧标题位置的变更输入复位信号时生成去交织模式。
由此，能减少用于去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引入时间。
本发明方案9的纠错装置的特征在于，在方案1所述的纠错装置中，在上述去交织模式生成装置和所述去交织装置之间具有选择器，根据从外部输入的选择信号选择并输出从上述去交织模式生成装置输出的去交织模式或者从外部输入的去交织模式中的任何一个。
由此，在最小限度的引入时间中完成去交织模式的引入，减少模式切换时解调系统的引入时间。
本发明方案10的纠错方法是与插在接收数据内的去交织模式相对应对上述接收数据进行纠错的纠错方法，其特征在于具有：去交织步骤，输入上述去交织模式、与上述接收数据同步的帧同步信号和里德所罗门分组标题信号，去交织上述接收数据；里德所罗门解码步骤，输入上述去交织后的数据和与该数据同步的里德所罗门分组标题信号，里德所罗门解码上述去交织后的数据；去交织模式更新步骤，将与上述里德所罗门解码后的数据同步的里德所罗门分组标题信号和里德所罗门分组错误信号作为触发信号更新上述去交织模式。
由此，能减少用于去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引入时间。
本发明方案11的纠错方法的特征在于，在方案10所述的纠错方法中，上述去交织模式更新步骤是：由上述触发信号算出切换比较值，将该算出的切换比较值和去交织模式切换基准相比较，该切换比较值满足上述去交织模式切换基准时，从去交织模式初始值按去交织模式切换顺序更新去交织模式。
由此，能减少用于去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引入时间。
本发明方案12的纠错方法的特征在于，在方案10或方案11所述的纠错方法中，上述去交织步骤是：根据上述帧同步信号复位每个去交织模式的地址计数器，同时对各个地址计数器递增计数，根据上述更新的去交织模式切换上述地址计数器的输出，生成存储装置地址，基于该存储装置地址去交织上述接收数据。
由此，能减少用于去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引入时间。
本发明方案13的纠错方法的特征在于，在方案12所述的纠错方法中，上述去交织步骤是利用每种去交织模式的信道数和深度进行卷积去交织。
由此，能减少卷积去交织模式判定时的引入时间。
本发明方案14的纠错方法的特征在于，在方案13所述的纠错方法中，上述去交织步骤是：根据上述帧同步信号的输入复位生成每种去交织模式的地址的信道数计数器，在上述去交织模式被更新时，切换上述信道数计数器的输出，根据该切换后的信道数和上述更新后的去交织模式识别卷积去交织的深度，生成上述存储装置地址，基于该存储装置地址去交织上述接收数据。
由此，能减少用于卷积去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引入时间。
本发明方案15的纠错方法的特征在于，在方案12所述的纠错方法中，上述去交织步骤是：利用每种去交织模式的行数和列数进行块去交织。
由此，能减少块去交织模式判定时的引入时间。
本发明方案16的纠错方法的特征在于，在方案所述的纠错方法中，上述去交织步骤是：根据上述帧同步信号的输入，生成全部去交织模式中每一个的行数，在全部去交织模式的每一个的行数中，选择与在上述去交织模式更新步骤中被更新的去交织模式相对应的行数，根据该选择出的行数和上述去交织模式识别块去交织的列数并生成上述存储装置地址，基于该存储装置地址进行块去交织。
由此，能减少用于块去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引入时间。
本发明方案17的纠错方法的特征在于，在方案10所述的纠错方法中，上述去交织模式更新步骤是：根据帧标题位置的变更输出复位信号时，更新上述去交织模式。
由此，能减少用于去交织模式判定的引入时间，减少复位时整个解调系统的引入时间。
本发明方案18的纠错方法的特征在于，在方案10所述的纠错方法中，包含根据从外部输入的选择信号选择并输出在上述去交织模式更新步骤中被更新的去交织模式或者从外部输入的去交织模式中的一个的选择步骤。
由此，以最小限度的引入时间完成去交织模式的引入，减少模式切换时解调系统的引入时间。
附图说明
图1是实施例1的纠错装置的结构方框图。
图2是实施例1的去交织模式生成装置的结构方框图；
图3是实施例1的去交织模式生成装置的处理的流程图；
图4是实施例1的去交织装置的结构方框图；
图5是实施例1的去交织模式的一览图；
图6是实施例2的纠错装置的结构方框图；
图7是现有纠错装置的结构方框图。
具体实施方式
实施例1
以下对根据本发明实施例1的纠错装置和纠错方法进行说明。对于本发明实施例1涉及的纠错装置是在卷积去交织后进行里德所罗门解码的纠错装置，示出了图5所示的去交织模式插入到数据内的情况。
图1示出了本实施例1涉及的纠错装置构成的方框图。
输入端子1在与数据(data1)同步的帧标题位置被确定或变更时输入复位信号(rst)。输入端子2输入与数据(data1)同步的帧同步信号(fsync)。输入端子3输入与数据(data1)同步的里德所罗门分组标题信号(psync1)。输入端子4输入数据(data1)。
去交织模式生成装置5生成去交织模式(dimode)。去交织装置8对输入数据(data1)在上述去交织模式生成装置5中生成的去交织模式(dimode)进行去交织。里德所罗门解码装置10对上述去交织后的数据(data2)进行里德所罗门解码。
输出端子11向外部输出与数据(data3)同步的里德所罗门分组标题信号(psync3)。输出端子12向外部输出与数据(data3)同步的里德所罗门分组错误信号(perror)。输出端子13向外部输出作为纠错结果的里德所罗门解码数据(data3)。
图2示出了根据本实施例1的纠错装置的去交织模式生成装置5的结构方框图。
输入端子21输入复位信号(rst)。输入端子23输入里德所罗门分组标题信号(psync3)。输入端子24输入每个里德所罗门分组的错误信号(perror)。
延迟量计算装置25计算每一去交织模式的延迟量。去交织模式更新信号生成装置26生成去交织模式更新信号(chmode)。去交织模式更新装置27更新去交织模式信号(dimode)。
输出端子28向去交织装置8输出去交织模式(dimode)。
这里，如果卷积去交织装置将每种模式的信道数存储在寄存器中，则能由上述寄存器去交织。还是在本实施例1的情况下，信道数都是2的幂数(参考图5)，因此通过使用用于计数最大信道数127的7位计数器输出和在不需要上述计数器的上位位时屏蔽上位位后的输出，即使在帧中切换去交织模式，也能进行去交织。
因此，如图4所示的去交织装置8，由信道数生成装置44、选择器45、地址生成装置46、允许写入生成装置47、延迟装置48和存储装置(RAM)49，能以多种模式公用一个存储装置，其结果，不需要为每种模式配备多个去交织装置，减小了电路规模。
输入端子40输入帧同步信号(fsync)。输入端子41输入里德所罗门分组标题信号(psync1)。输入端子42输入数据(data1)。输入端子43输入去交织模式(dimode)。
信道数生成装置44生成信道数，将信道数的全部7位、下位6位、下位5位、下位4位和下位3位输出到选择器45。选择器45通过经输入端子43输入的去交织模式(dimode)选择在信道数生成装置44中生成的信道数(channel)即缺省、信道数3、信道数5、信道数7、信道数9中任何一个。地址生成装置46生成用于去交织的存储装置地址(AD)。允许写入生成装置47生成允许写入信号(NWE)。延迟装置48将与数据(data2)同步的里德所罗门分组标题信号(psync2)输出到输出端子50。存储装置49将去交织后的数据(data2)输出到输出端子51。
输出端子50将与数据(data2)同步的里德所罗门分组标题信号(psync2)输出到里德所罗门解码装置10。输出端子51将去交织后的数据(data2)输出到里德所罗门解码装置10。
下面对如上构成的纠错装置的动作进行说明。
数据(data1)、与该数据(data1)同步的帧同步信号(fsync)以及与该数据(data1)同步的里德所罗门分组标题信号(psync1)通过输入端子2～4被输入到去交织装置8中。
在与上述数据(data1)同步的帧标题位置稳定或变更时，复位信号(rst)通过输入端子1输入到去交织模式生成装置5中。在去交织模式生成装置5中，输入从里德所罗门解码装置10输出的里德所罗门分组标题信号(psync3)和里德所罗门分组错误信号(perror)以及上述复位信号(rst)时，生成去交织模式(dimode)并输出到去交织装置8中。
在去交织装置8中，输入从上述输入端子2、3、4输出的各信号(fsync，psync1，data1)和从上述去交织模式生成装置5输出的去交织模式(dimode)时，去交织上述数据(data1)，然后将去交织后的数据(data2)和与该数据(data2)同步的里德所罗门分组标题信号(psync2)输出到里德所罗门解码装置10中。
在里德所罗门解码装置10中，在输入上述去交织后的数据(data2)和与该数据(data2)同步的上述里德所罗门分组标题信号(psync2)时，对上述数据(data2)进行里德所罗门解码，将作为纠错结果的里德所罗门解码数据(data3)输出到输出端子13，同时将与该数据(data3)同步的里德所罗门分组标题信号(psync3)输出到输出端子11和去交织模式生成装置5，将与该数据(data3)同步的里德所罗门分组错误信号(perror)输出到输出端子12和去交织模式生成装置5。
接着，使用图2详细说明去交织模式生成装置5的动作。
在延迟量计算装置25中，在通过输入端子21输入复位信号(rst)的情况下，或者，在从去交织模式更新信号生成装置26输出的去交织模式更新信号(chmode)变为ON的情况下，延迟量计算完成信号(dlyflg)变成OFF，计数器(图中未示出)复位到零并开始计数。这样，向上计数从上述去交织模式更新装置27输出的每种去交织模式(dimode)的去交织装置8和作为里德所罗门解码装置10的处理时间即延迟量，延迟量计算完成时，延迟量计算完成信号(dlyflg)变成ON并输出到去交织模式更新信号生成装置26中。
将去交织更新条件作成通过输入端子23输入的里德所罗门分组标题信号(psync3)和通过输入端子24输入的里德所罗门分组错误信号(perror)为ON的情况下，即在段的标题位置上一个以前的段不能用里德所罗门进行纠错的情况下，在去交织模式更新信号生成装置26中，从延迟量计算装置25输出的延迟量计算完成信号(dlyflg)、里德所罗门分组标题信号(psync3)和里德所罗门分组错误信号(perror)为ON时，去交织模式更新信号(chmode)变成ON(其他情况下为OFF)，输出到延迟量计算装置25和去交织模式更新装置27中。
里德所罗门分组标题信号(psync3)为ON的情况表示段的标题，里德所罗门分组错误信号(perror)为ON的情况表示用里德所罗门对1段进行处理，但不能进行纠错。
在去交织模式更新装置27中，通过输入端子21输入复位信号(rst)的情况下，将去交织模式(dimode)设置成预先决定的初始值，去交织模式更新信号(chmode)为ON的情况下，按预先决定的顺序更新将去交织模式(dimode)并输出到去交织装置8中。
以下，利用图3对去交织模式生成装置5的动作进行详细说明。
首先，通过复位信号(rst)的输入将去交织模式(dimode)设定为预先决定的初始值(S1)，向上计数作为去交织装置8和里德所罗门解码装置10的处理时间的延迟量(S2)，比较里德所罗门分组错误信号(perror)的错误数和作为切换基堆的阈值(S3)。作为切换基堆的阈值可由外部设定，也可由寄存器等决定。
里德所罗门分组错误信号(perror)的错误数比阈值大时，按指定的顺序变更去交织模式，输出到去交织装置8中(S4)。
下面，利用图4详细说明去交织装置8的动作。
在信道数生成装置44中，通过输入端子40输入的帧同步信号(fsync)变成ON时，将计数器复位到0，反复从0到127的向上计数，生成从上述计数器输出的全部去交织模式的信道数(channel)，输出到选择器45。
在选择器45中，从通过输入端子43输入的去交织模式(dimode)的值选择信道数(channel)，输出到地址生成装置46和允许写入装置47中。
在地址生成装置46中，通过选择器45选择的信道数(channel)和通过由输入端子43输入的去交织模式(dimode)识别卷积去交织的深度，生成存储装置地址(AD)，输出到存储装置49。
在允许写入生成装置47中，由通过选择器45选择的信道数(channel)和经输入端子40输入的帧同步信号(fsync)生成允许写入信号(NWE)，输出到存储装置49中。
在延迟装置48中，由去交织模式(dimode)计算每一去交织的里德所罗门分组标题信号(psync1)的延迟量，将与存储装置49输出(data2)同步的里德所罗门分组标题信号(psync2)输出到输出端子50中。
在存储装置49中，由存储装置地址(AD)和允许写入信号(NWE)去交织输入数据(DI)，将去交织后的数据(DO)输出到输出端子51。
在该实施例1中，将从里德所罗门解码装置10输出的里德所罗门分组标题信号和里德所罗门分组错误信号用作更新去交织模式的触发信号，通过具有根据上述触发信号更新去交织模式的去交织模式生成装置5，减少去交织模式判定的引入时间，其结果是，能减少复位或模式切换时解调系统的引入时间。进行模式变更的情况下，显示在电视等上之前的时间比以前快，能提高接入电源和模式切换时的响应性。
实施例2
以下，通过本发明的实施例2说明纠错装置和纠错方法。
图6时本实施例2的纠错装置的结构框图。图6中与图1相同或相近的组成部件使用相同符号，说明从略。
输入端子6输入用于切换通过输入端子7输入的去交织模式和去交织模式生成装置5的去交织模式的选择信号(dimodesel)。输入端子7输入从外部指定的去交织模式(dimode)。
选择器9根据从上述输入端子6输出的选择信号(dimodesel)选择从上述去交织模式生成装置5输出的去交织模式(dimode)或者从上述输入端子7输出的去交织模式(dimode)中任一个。去交织装置8对输数据(data1)进行通过选择器9选择的去交织模式(dimode)的去交织。
对以上构成的纠错装置的动作进行说明。
数据(data1)、与该数据(data1)同步的帧同步信号(fsync)以及与该数据(data1)同步的里德所罗门分组标题信号(psync1)通过输入端子2～4输入到去交织装置8中。
与上述数据(data1)同步的帧标题位置被确定或变更时，复位信号(rst)经输入端子1输入到去交织模式生成装置5中，在去交织模式生成装置5中，输入从里德所罗门解码装置10输出的里德所罗门分组标题信号(psync3)、里德所罗门分组错误信号(perror)和上述复位信号(rst)，生成去交织模式(dimode)并输出到选择器9中。
在选择器9中，通过经输入端子6输入的选择信号(dimodesel)，切换从上述去交织模式生成装置5输出的去交织模式(dimode)和经输入端子7从外部指定的去交织模式(dimode)，将选出的去交织模式(dimode)输出到去交织装置8中。
在去交织装置8中，输入从上述输入端子2～4输出的个信号(fsync，psync1，data1)和通过上述选择器9选择的去交织模式(dimode)，去交织上述数据(data1)，将去交织后的数据(data2)和与该数据(data2)同步的里德所罗门分组标题信号(psync2)输出到里德所罗门解码装置10中。
在里德所罗门解码装置10中，输入上述去交织后的数据(data2)和与该数据(data2)同步的上述里德所罗门分组标题信号(psync2)时，对上述数据(data2)进行里德所罗门解码，将作为纠错结果的里德所罗门解码数据(data3)输出到输出端子13中，同时，将与该数据(data3)同步的里德所罗门分组标题信号(psync3)输出到输出端子11和去交织模式生成装置5中，将与该数据(data3)同步的里德所罗门分组错误信号(perror)输出到输出端子12和去交织模式生成装置5中。
在本实施例2中，通过来自外部的选择信号选择在去交织模式生成装置5中生成的去交织模式或者来自外部的去交织模式中的任一个，从而以最小限度的引入时间完成去交织模式的引入，能减少复位或模式切换时解调系统的引入时间，其结果是，在进行模式变更的情况下，显示在电视机等上的时间之前比以前快，能提高接入电源和模式切换时的响应性。
在上述实施例1和2中，对上述去交织装置利用与每种去交织模式的信道数和深度有关的信息进行卷积去交织的情况进行了说明，在利用与每种去交织模式的行数和列数有关的信息进行块去交织的情况下，去交织装置通过帧同步信号的输入生成每种去交织模式的行数，在每种去交织模式的行数中，选择与去交织模式生成装置中生成的去交织模式相对应的行数，通过该选择出的行数和上述去交织模式识别块去交织的列数并生成存储装置地址，得到与上述卷积去交织的情况同样的效果。
如上所述，根据本发明方案1所述的纠错装置，根据插在接收数据内的去交织模式进行上述接收数据的纠错的纠错装置中，具有：去交织装置，输入与上述接收数据同步的帧同步信号和里德所罗门分组标题信号，去交织上述接收数据，输出去交织后的数据和与该数据同步的里德所罗门分组标题信号；里德所罗门解码装置，输入与上述去交织后的数据同步的里德所罗门分组标题信号，里德所罗门解码上述去交织后的数据，将作为纠错结果的里德所罗门解码数据输出，同时输出与上述里德所罗门解码数据同步的里德所罗门分组标题信号和里德所罗门分组错误信号；去交织模式生成装置，将上述里德所罗门分组标题信号和上述里德所罗门分组错误信号作为去交织变更的触发信号输入，生成上述去交织模式，从而能减少去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引入时间。
根据本发明方案2所述的纠错装置，在方案1所述的纠错装置中，上述去交织模式生成装置具有：由上述触发信号计算切换比较值的计算装置，将上述切换比较值与规定的去交织模式切换基准相比较的比较装置，上述切换比较值满足上述去交织模式切换基准时，从去交织模式初始值开始以去交织模式切换顺序更新并输出去交织模式的更新装置，由此，能减少用于去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引入时间。
根据本发明方案3的纠错装置，在方案1或方案2所述的纠错装置中，上述去交织装置具有：地址生成装置，输入上述帧同步信号，生成每种去交织模式的存储装置地址，该存储装置地址中，选择并输出与上述去交织模式生成装置中生成的去交织模式相对应的存储装置地址；存储装置，基于上述存储装置地址去交织并输出上述接收数据，由此，能减少用于去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引入时间。
根据本发明方案4的纠错装置，在方案3所述的纠错装置中，上述去交织装置利用与每种去交织模式的信道数和深度有关的信息进行卷积去交织，由此，能减少卷积去交织模式判定时的引入时间。
根据本发明方案5的纠错装置，在方案4所述的纠错装置中，上述去交织装置具有：信道数计数器，根据上述帧同步信号的输入，输出全部去交织模式中每种去交织模式的信道数；选择器，输入在上述去交织模式生成装置中生成的去交织模式，基于该去交织模式选择上述信道数计数器输出中的一个并输出到上述地址生成装置中，上述地址生成装置识别上述去交织模式生成装置中生成的去交织模式及根据上述信道数的卷积去交织的深度，生成上述存储装置地址，由此，能减少用于卷积去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引入时间。
根据本发明方案6的纠错装置，在方案3所述的纠错装置中，上述去交织装置利用与每种去交织模式的行数和列数有关的信息进行块去交织，由此，能减少块去交织判定时的引入时间。
根据本发明方案7的纠错装置，在方案6所述的纠错装置中，上述去交织装置根据上述帧同步信号的输入生成每种去交织模式的行数，在每种去交织模式的行数中，选择与上述去交织模式生成装置中生成的去交织模式相对应的行数，根据该选择出的行数和上述去交织模式识别块去交织的列数，生成上述存储装置地址，由此，能减少用于块去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引入时间。
根据本发明方案8的纠错装置，在方案1所述的纠错装置中，上述去交织模式生成装置根据帧标题位置的变更输入复位信号时生成去交织模式，由此，能减少用于去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引入时间。
根据本发明方案9的纠错装置，在方案1所述的纠错装置中，在上述去交织模式生成装置和所述去交织装置之间具有选择器，根据从外部输入的选择信号选择并输出从上述去交织模式生成装置输出的去交织模式或者从外部输入的去交织模式中的任何一个，由此，在最小限度的引入时间中完成去交织模式的引入，减少模式切换时解调系统的引入时间。
根据本发明方案10的纠错方法，是与插在接收数据内的去交织模式相对应对上述接收数据进行纠错的纠错方法，具有：去交织步骤，输入上述去交织模式、与上述接收数据同步的帧同步信号和里德所罗门分组标题信号，去交织上述接收数据；里德所罗门解码步骤，输入上述去交织后的数据和与该数据同步的里德所罗门分组标题信号，里德所罗门解码上述去交织后的数据；去交织模式更新步骤，将与上述里德所罗门解码后的数据同步的里德所罗门分组标题信号和里德所罗门分组错误信号作为触发信号更新上述去交织模式，由此，能减少用于去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引入时间。
根据本发明方案11的纠错方法，在方案10所述的纠错方法中，上述去交织模式更新步骤是：由上述触发信号算出切换比较值，将该算出的切换比较值和去交织模式切换基准相比较，该切换比较值满足上述去交织模式切换基准时，从去交织模式初始值开始按去交织模式切换顺序更新去交织模式，由此，能减少用于去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引入时间。
根据本发明方案12的纠错方法，在方案10或方案11所述的纠错方法中，上述去交织步骤是：根据上述帧同步信号复位每个去交织模式的地址计数器，同时对各个地址计数器递增计数，根据上述更新的去交织模式切换上述地址计数器的输出，生成存储装置地址，基于该存储装置地址去交织上述接收数据，由此，能减少用于去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引入时间。
根据本发明方案13的纠错方法，在方案12所述的纠错方法中，上述去交织步骤是利用每种去交织模式的信道数和深度进行卷积去交织，由此，能减少卷积去交织模式判定时的引入时间。
根据本发明方案14的纠错方法，在方案13所述的纠错方法中，上述去交织步骤是：根据上述帧同步信号的输入复位生成每种去交织模式的地址的信道数计数器，在上述去交织模式被更新时，切换上述信道数计数器的输出，根据该切换后的信道数和上述更新后的去交织模式识别卷积去交织的深度，生成上述存储装置地址，基于该存储装置地址去交织上述接收数据，由此，能减少用于卷积去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引入时间。
根据本发明方案15的纠错方法，在方案12所述的纠错方法中，上述去交织步骤是：利用每种去交织模式的行数和列数进行块去交织，由此，能减少块去交织模式判定时的引入时间。
根据本发明方案16的纠错方法，在方案所述的纠错方法中，上述去交织步骤是：根据上述帧同步信号的输入，生成全部去交织模式中每一个的行数，在全部去交织模式的每一个的行数中，选择与在上述去交织模式更新步骤中被更新的去交织模式相对应的行数，根据该选择出的行数和上述去交织模式识别块去交织的列数并生成上述存储装置地址，基于该存储装置地址进行块去交织，由此，能减少用于块去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引入时间。
根据本发明方案17的纠错方法，在方案10所述的纠错方法中，上述去交织模式更新步骤是：根据帧标题位置的变更输出复位信号时，更新上述去交织模式，由此，能减少用于去交织模式判定的引入时间，减少复位时整个解调系统的引入时间。
根据本发明方案18的纠错方法，在方案10所述的纠错方法中，包含根据从外部输入的选择信号选择并输出在上述去交织模式更新步骤中被更新的去交织模式或者从外部输入的去交织模式中的一个的选择步骤，由此，以最小限度的引入时间完成去交织模式的引入，减少模式切换时解调系统的引入时间。

Claims (18)

1.一种对应于插入接收数据内的去交织模式来对上述接收数据进行纠错的纠错装置，其特征在于，具有：
去交织装置，输入与上述接收数据同步的帧同步信号及里德所罗门分组标题信号，去交织上述接收数据，并输出去交织后的数据及与该数据同步的里德所罗门分组标题信号；
里德所罗门解码装置，输入与上述去交织后的数据同步的里德所罗门分组标题信号，里德所罗门解码上述去交织后的数据，并输出作为纠错结果的里德所罗门解码数据，同时输出与上述里德所罗门解码数据同步的里德所罗门分组标题信号及里德所罗门分组错误信号；以及
去交织模式生成装置，输入上述里德所罗门分组标题信号和上述里德所罗门分组错误信号作为用于去交织变更的触发信号，并生成上述去交织模式。
2.根据权利要求1所述的纠错装置，其特征在于，上述去交织模式生成装置包括：
延迟量计算装置，按每种去交织模式计算上述去交织装置及上述里德所罗门解码装置的处理时间即延迟量；
去交织模式更新信号生成装置，输入上述触发信号及上述延迟量计算装置的输出，并生成去交织模式更新信号；以及
去交织模式更新装置，利用上述去交织模式更新信号，更新上述去交织模式。
3.根据权利要求1或权利要求2所述的纠错装置，其特征在于，上述去交织装置具有：
地址生成装置，输入上述帧同步信号，生成每种去交织模式的存储装置地址，在该存储装置地址中，选择并输出与上述去交织模式生成装置中生成的去交织模式相对应的存储装置地址；以及
存储装置，基于上述存储装置地址去交织并输出上述接收数据。
4.根据权利要求3所述的纠错装置，其特征在于，上述去交织装置利用与每种去交织模式的信道数和深度有关的信息进行卷积去交织。
5.根据权利要求4所述的纠错装置，其特征在于，上述去交织装置具有：
信道数计数器，根据上述帧同步信号的输入，输出全部去交织模式中每种去交织模式的信道数；
选择器，输入在上述去交织模式生成装置中生成的去交织模式，基于该去交织模式选择上述信道数计数器输出中的一个并输出到上述地址生成装置中，
上述地址生成装置识别上述去交织模式生成装置中生成的去交织模式及根据上述信道数的卷积去交织的深度，并生成上述存储装置地址。
6.根据权利要求3所述的纠错装置，其特征在于，上述去交织装置利用与每种去交织模式的行数和列数有关的信息进行块去交织。
7.根据权利要求6所述的纠错装置，其特征在于，上述去交织装置根据上述帧同步信号的输入生成全部去交织模式的每一个的行数，在全部去交织模式的每一个的行数中，选择与上述去交织模式生成装置中生成的去交织模式相对应的行数，根据该选择出的行数和上述去交织模式识别块去交织的列数，生成上述存储装置地址。
8.根据权利要求1所述的纠错装置，其特征在于，上述去交织模式生成装置在根据帧标题位置的变更而输入复位信号时生成去交织模式。
9.根据权利要求1所述的纠错装置，其特征在于，在上述去交织模式生成装置和所述去交织装置之间具有选择器，用以根据从外部输入的选择信号选择并输出从上述去交织模式生成装置输出的去交织模式或者从外部输入的去交织模式中的任何一个。
10.一种与插在接收数据内的去交织模式相对应地对上述接收数据进行纠错的纠错方法，其特征在于具有：
去交织步骤，输入上述去交织模式、与上述接收数据同步的帧同步信号和里德所罗门分组标题信号，去交织上述接收数据；
里德所罗门解码步骤，输入上述去交织后的数据和与该数据同步的里德所罗门分组标题信号，并里德所罗门解码上述去交织后的数据；以及
去交织模式更新步骤，将与上述里德所罗门解码后的数据同步的里德所罗门分组标题信号和里德所罗门分组错误信号作为触发信号来更新上述去交织模式。
11.根据权利要求10所述的纠错方法，其特征在于，在上述去交织模式更新步骤中，通过输入复位信号而将去交织模式设置为初始值；按每种去交织模式计算上述去交织及上述里德所罗门解码的处理时间即延迟量；根据上述触发信号及上述延迟量，判断是否满足去交织模式更新条件；以及在满足上述去交织模式更新条件时，按照规定的去交织模式切换顺序来更新上述去交织模式。
12.根据权利要求10或权利要求11所述的纠错方法，其特征在于，上述去交织步骤是：根据上述帧同步信号复位每个去交织模式的地址计数器，使各地址计数器同时进行计数，根据上述更新的去交织模式切换上述地址计数器的输出，生成存储装置地址，基于该存储装置地址去交织上述接收数据。
13.根据权利要求12所述的纠错方法，其特征在于，上述去交织步骤是利用每种去交织模式的信道数和深度来进行卷积去交织。
14.根据权利要求13所述的纠错方法，其特征在于，上述去交织步骤是：根据上述帧同步信号的输入来复位生成每种去交织模式的地址的信道数计数器，在上述去交织模式被更新时，切换上述信道数计数器的输出，根据该切换后的信道数和上述更新后的去交织模式来识别卷积去交织的深度，生成上述存储装置地址，并基于该存储装置地址去交织上述接收数据。
15.根据权利要求12所述的纠错方法，其特征在于，上述去交织步骤是：利用每种去交织模式的行数和列数进行块去交织。
16.根据权利要求15所述的纠错方法，其特征在于，上述去交织步骤是：根据上述帧同步信号的输入，生成全部去交织模式中每一个的行数，在该全部去交织模式中的每一个的行数中，选择与在上述去交织模式更新步骤中被更新的去交织模式相对应的行数，根据该选择出的行数和上述去交织模式来识别块去交织的列数并生成上述存储装置地址，基于该存储装置地址进行块去交织。
17.根据权利要求10所述的纠错方法，其特征在于，上述去交织模式更新步骤是：在根据帧标题位置的变更而输入复位信号时，更新上述去交织模式。
18.根据权利要求10所述的纠错方法，其特征在于，包含根据从外部输入的选择信号选择并输出在上述去交织模式更新步骤中被更新的去交织模式或者从外部输入的去交织模式中的一个的选择步骤。
CNB021251762A 2001-05-17 2002-05-17 纠错装置和纠错方法 Expired - Fee Related CN1227819C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001147340 2001-05-17
JP147340/2001 2001-05-17

Publications (2)

Publication Number Publication Date
CN1387323A CN1387323A (zh) 2002-12-25
CN1227819C true CN1227819C (zh) 2005-11-16

Family

ID=18992840

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021251762A Expired - Fee Related CN1227819C (zh) 2001-05-17 2002-05-17 纠错装置和纠错方法

Country Status (4)

Country Link
US (1) US6915479B2 (zh)
EP (1) EP1259000A3 (zh)
KR (1) KR100503532B1 (zh)
CN (1) CN1227819C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8099095B2 (en) * 2003-02-25 2012-01-17 Qualcomm Incorporated Method and apparatus for controlling operation of an access terminal in a communication system
US8135935B2 (en) * 2007-03-20 2012-03-13 Advanced Micro Devices, Inc. ECC implementation in non-ECC components
US20130322578A1 (en) * 2012-05-30 2013-12-05 Lsi Corporation Systems and Methods for Data Processing Including EET Feedback
WO2016108366A1 (ko) 2014-12-29 2016-07-07 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
US11663073B2 (en) 2020-12-10 2023-05-30 Advanced Micro Devices, Inc. Method and apparatus for data protection in memory devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02113787A (ja) 1988-10-24 1990-04-25 Matsushita Electric Ind Co Ltd フレーム間デインターリーブ切換回路
JPH0531973A (ja) 1991-07-29 1993-02-09 Canon Inc 画像記録装置
JPH07254862A (ja) 1994-03-15 1995-10-03 Sony Corp インターリーブ回路およびディインターリーブ回路
US5835165A (en) * 1995-06-07 1998-11-10 Lsi Logic Corporation Reduction of false locking code words in concatenated decoders
US5745528A (en) * 1995-07-13 1998-04-28 Zenith Electronics Corporation VSB mode selection system
KR100222680B1 (ko) * 1996-07-09 1999-10-01 윤종용 고선명 텔레비젼 시스템의 동작 모드 절환 방법 및 장치
US5996103A (en) 1996-07-31 1999-11-30 Samsung Information Systems America Apparatus and method for correcting errors in a communication system
US5912898A (en) 1997-02-27 1999-06-15 Integrated Device Technology, Inc. Convolutional interleaver/de-interleaver
JPH10303854A (ja) 1997-04-23 1998-11-13 Matsushita Electric Ind Co Ltd デインタリーブ装置
US6029264A (en) * 1997-04-28 2000-02-22 The Trustees Of Princeton University System and method for error correcting a received data stream in a concatenated system
US6067646A (en) 1998-04-17 2000-05-23 Ameritech Corporation Method and system for adaptive interleaving
US6411654B1 (en) 1998-04-27 2002-06-25 Matsushita Electric Industrial Co., Ltd. Convolutional interleaver, convolutional deinterleaver, convolutional interleaving method, and convolutional deinterleaving method
JP2961105B1 (ja) 1998-06-19 1999-10-12 株式会社次世代デジタルテレビジョン放送システム研究所 Ｏｆｄｍ受信装置
US6014411A (en) * 1998-10-29 2000-01-11 The Aerospace Corporation Repetitive turbo coding communication method

Also Published As

Publication number Publication date
KR20020088384A (ko) 2002-11-27
US6915479B2 (en) 2005-07-05
KR100503532B1 (ko) 2005-07-25
EP1259000A2 (en) 2002-11-20
US20020174398A1 (en) 2002-11-21
CN1387323A (zh) 2002-12-25
EP1259000A3 (en) 2004-01-07

Similar Documents

Publication Publication Date Title
CN1809963A (zh) 具有健壮的纠错编码/解码装置的数字发送器/接收器系统及其纠错编码/解码方法
CN1305290C (zh) 网络电话机以及声音解码装置
CN1505279A (zh) 无线接入网络系统、无线通信方法、同步服务器及节点
CN1794820A (zh) 恢复增强的八残留边带映射信息的设备及其方法
CN1465139A (zh) 在通信系统中生成代码的设备和方法
CN101034891A (zh) 基于cabac的编码方法和设备及解码方法和设备
CN1941709A (zh) 数字广播系统、广播信号接收设备及其软件下载方法
CN1111886A (zh) 无线电话的节电式扩展等待方式的操作方法和设备
CN1097923C (zh) 无线接收装置
CN1126341C (zh) 可变速率通信系统和适用于该系统的收发装置
CN1120414C (zh) 去交错装置
CN1934894A (zh) 移动通信系统
CN1299452C (zh) 零码元位置检测方法,零码元位置检测设备和接收机
CN1227819C (zh) 纠错装置和纠错方法
CN1335697A (zh) 纠错方法以及纠错装置
CN1144374C (zh) 里德-索洛蒙解码装置及其控制方法
CN1175695C (zh) 移动通信终端
CN1612598A (zh) 选择设备和选择方法
CN1630282A (zh) 能量扩展电路和接收装置
CN1434633A (zh) 数字广播接收机及其节目指南显示方法
CN1859047A (zh) 帧同步处理装置及方法
CN1139272C (zh) 具有广域功能的无线电选呼接收机及其接收恢复方法
CN1551513A (zh) Cdma接收机
CN1917414A (zh) 移动通信中物理层第二次交织与解交织的实现方法及系统
CN1145287C (zh) 用于时分多址系统的差错比特纠正方法及比特纠正电路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051116

Termination date: 20120517