CN1222720A

CN1222720A - 液晶显示器控制器

Info

Publication number: CN1222720A
Application number: CN98122814A
Authority: CN
Inventors: 朱安琪
Original assignee: Motorola Inc
Current assignee: NXP USA Inc
Priority date: 1997-11-26
Filing date: 1998-11-26
Publication date: 1999-07-14
Anticipated expiration: 2018-11-26
Also published as: CN1142539C; SG71735A1; JPH11231847A

Abstract

DMA控制器33重复得到来自存储器16的象素亮度数据60,并把象素亮度数据提供给帧速率控制器37。帧速率控制器还接收帧同步信号32,并根据帧同步信号32把存贮在显示数据缓冲器41、41A、41B和41C中的转换数据42提供给与对应的显示帧50、50A、50B和50C中的转换象素45,使其具有由象素亮度数据60指示的亮度。

Description

液晶显示器控制器

本发明涉及液晶显示器(LCD)控制器，特别是涉及所需降低存储器的数量的LCD控制器。

LCD具有图象单元或象素的矩阵。每个象素能够通过所对应的施加电压电平转换成不透明状态或透明状态，并通过选择的施加电压电平显示所表示的信息。

已经发现，通过改变象素在不透明和透明状态之间转换的频率，象素可以在不透明和透明状态之间显示可选择的“灰色”色调。

在N级灰度等级的显示器中，N是表示不同色调的数量或由不透明到透明状态的级。通常，每个象素的表示灰度级的信息被存贮在存储器中，如已知的安排在LCD控制器的象素缓冲器中。在二进制基本系统中，对于具有N级灰度的显示器，象素缓冲器必须存贮每个象素log₂N位。例如，当需要4个灰度级时，象素缓冲器必须存贮每个象素2个二进制数字或位，而当需要16个灰度级时，象素缓冲器存贮每个象素4位。因此，灰度级的数量越大，象素缓冲器就需要越大的存储器容量。

本发明提供一种LCD控制器，其存储器容量的需求基本不与要显示的灰度级的数量成比例地增加。

因此，本发明的一个方面是提供一种显示控制器，包括一个帧控制器和一个显示数据缓冲器，其中，帧控制器具有：一个象素亮度数据输入；一个同步输入和一个转换数据输出，而显示数据缓冲器具有：一个把数据输入连接到帧控制器的转换数据输出；和一个输出。

图的简要描述

参照附图，通过示例将进一步描述本发明的实施例；

图1是表示一个LCD控制器的框图；

图2是表示图1中LCD控制器的一个简化的框图。

图1中，液晶显示器(LCD)控制器10接收来自中央处理单元(CPU)12的信息，包含用于在显示器25上显示的信息和如何显示显示信息的信息。用于显示的信息指出在显示组件23的显示器25上那些象素是转换到ON和那些象素是转换到OFF，当这些信息提供显示时，这个信息仅仅是“黑和白”显示。当如何显示信息的信息包含象素亮度信息，指出每个象素转换到ON和OFF时的被选择的频率时，特定象素能够显示带有选择的“灰度”级或色调。

LCD控制器10经地址总线18和数据总线21连接到CPU12和存储器16。存储控制器14被连接在存储器16和CPU12之间，由CPU12控制访问存储器16。LCD控制器10还连接到带有象素矩阵的显示器25的显示组件23。

LCD控制器10包括连地址总线18和数据总线21的控制寄存器31，并提供一个输出到直接存储器访问(DMA)控制器33。控制寄存器31接收和存贮从CPU12提供的控制信息，这个控制信息确定LCD控制器10的操作。

DMA控制器33也连接到地址总线18和数据总线21，并提供一个输出到屏幕平移电路35。DMA控制器33控制由存储器16到LCD控制器10的数据传输。DMA控制器33也有一个输入连接到控制寄存器31，从控制寄存器31接收确定DMA控制器操作的控制信息。DMA控制器33还有一个用于接收低速数据信号的输入和一个用于接收缓冲器满信号的输入。在低速信号的接收时DMA控制器33将从存储器16变换更多数据给LCD控制器10，在缓冲器满信号的接收时DMA控制器33停止从存储器变换数据给LCD控制器10。

屏蔽平移电路35将在显示器25上显示的信息水平地移位一些象素，象素数量是被编程在控制寄存器31中。屏幕平移电路35具有与帧速率控制器37连接的输出。

帧速率控制器37接收帧同步信号(图2中的32)和包括来自存储器16的象素亮度的信息，并控制在显示器25上象素的转换或ON/OFF频率，以便根据象素亮度数据显示这个象素。

帧速率控制器37提供输出给光标逻辑电路39，光标逻辑电路39提供一个输出给象素缓冲器41。光标逻辑电路39把光标加到在显示器25上显示的信息上并用预定的光标位图，通过象素的重迭或逻辑操作来执行。

象素缓冲器41是先进先出(FIFO)结构，保持显示器25上显示信息。从象素缓冲器41的输出提供的信息仅是在显示器25上对每个象素的ON/OFF转换信息。在象素缓冲器41中用于存储位的存储单元的数量可以等于显示器25上的象素的数量。典型地，在象素缓冲器41中存储单元的数量是比显示器25上象素的数量少，并在DMA控制器31的控制下从存储器16向帧速率控制器37进行数次象素亮度数据的传输，对显示器25上的全部象素提供转换数据。根据由数据转换频率和象素缓冲器41的容量大小产生的数据信息流量的总量调整。

象素缓冲器41向DMA控制器33提供低速数据信号和缓冲器满信号输出。当象素缓冲器41中的转换数据比预定的值低时，象素缓冲器提供低数据信号输出。例如，当具有4个数据字容量的象素缓冲器的预定值为2个数据字时，在缓冲器中的数据字为2或比2小的情况下，象素缓冲器将产生低速数据信号。当象素缓冲器中的数据字为4时，象素缓冲器将停止把来自存储器16的数据传送给帧速率控制器37。

象素缓冲器41的输出提供给组装显示数据的LCD接口42，以便使它与控制信号、显示组件23的数据总宽度和极性匹配。LCD接口42把象素缓冲器41的输出变换成适合显示器25上转换象素的格式，并把变换后的信息提供给显示组件23。

利用图2中简化的框图描述对4级灰度等级显示的LCD控制器10的操作。在显示器(图1中的25)上的4级灰度等级显示象素45中可以有4个亮度级中的一个。根据帧同步信号依次显示象素的4个全屏幕，每一个称为如帧50、50A、50B和50C。

4个帧50、50A、50B和50C中的象素45被转换成ON的帧的数量确定显示器(图1中的25)上这些象素的亮度。当在全部4个帧50、50A、50B和50C中一个象素45被转换成ON时，这个象素具有最高亮度。当在4个帧50、50A、50B和50C的每两帧中有一个象素转换到ON时，这个象素具有较低的亮度。当在4个帧50、50A、50B和50C的每三帧中有一个象素转换成ON时，这个象素具有更低的亮度。当在4个帧50、50A、50B和50C中一个象素都转换为OFF时，那个象素具有最低的亮度。

对于每个象素45的4个亮度级需要两个二进制数字或位来选择4个亮度级中的每一个。这里，对于4个象素的行47需要8位，并作为高度数据把它存储在存储器16中。

这个8位构成4对两位时，每对与在显示器(图1中的25)的顶部行47中4个象素45中的每个相对应。

对于每个象素45，象素缓冲器41存储1位42，因此，对在显示器(图1中的25)的顶部行47的4个象素45，象素缓冲器41存储4位。象素缓冲器41中每位42代表与显示器(图1中的25)的顶部行47中的象素45的转换状态相对应。当象素缓冲器41中位42为1(二进制)时，与显示器(图1中的25)上相对应的象素被转换到ON，而当该位为0(二进制)时，相应的象素被转换为OFF。

因此，根据本发明的象素缓冲器对于每个象素具有仅存贮1位优点。从而，存贮在象素缓冲器中位的总数量等于显示器上象素的数量，而且与显示的灰度级的数量无关。

根据从象素缓冲器41接收的低数据和缓冲器满信号，DMA控制器33把来自存储器16的显示亮度数据传送给帧速率控制器37。在由帧同步信号32提供的帧同步频率上，帧速率控制器37顺序地由显示数据位42四次加载象素缓冲器41。这些是由象素缓冲器41的内容以及随后表示在如虚线和标记的41A、41B和41C中的象素缓冲器41的内容指出的。

帧50给出根据象素缓冲器41的内容转换的顶部行47中的象素45。对应的帧50A、50B和50C表示根据如在虚线和标记41A、41B和41C所表示的象素缓冲器41随后的内容，转换的顶部行47中的象素45。

在操作中，当帧速率控制器37确定显示亮度数据60的第一个2位是指示最高亮度级的11(二进制)时，对帧50、50A、50B和50C的每一个在象素缓冲器41的第一个位置中存贮1(二进制)。类似地，当显示亮度数据60接下2位是指示较低亮度级的10(二进制)时，这个帧速率控制器37对这4个帧50、50A、50B和50C的每个隔帧50A和50C的象素缓冲器41的第二个位的存储单贮为1(二进制)。

进一步，当显示亮度数据60的2位第三个设置是指示更低亮度级的01(二进制)时，这个帧速率控制器37在4个帧50、50A、50B和50C的一个帧50中的象素缓冲器41的第三个位的存储单贮1(二进制)。除此之外，当显示亮度数据60的最后2位设置为指示最低亮度级的00(二进制)时，这个帧速率控制器37对4个帧50、50A、50B和50C的任何一个的象素缓冲器41中没有设置第4位。

所以，这里描述的LCD控制器具有利用一个固定的和有限的存储器容量提供显示器上的“灰度”级。通过对显示器上每个象素仅存贮转换数据位达到这个目的。

如上所述，本发明提供一种LCD控制器，其存储器必要条件是相对恒定的，而与实际显示的灰度级数量无关。

Claims

1．一种显示控制器，包括：

帧控制器，具有：象素亮度数据输入；

同步输入；

转换数据输入；

显示数据缓冲器，具有：

数据输入，连接到帧控制器的转换数据输出；

和输出。

2．根据权利要求1所述的显示控制器，其中，帧控制器包括帧控制装置，它用于接收显示器上至少一个象素的象素亮度数据；用于接收帧同步信号；和用于提供转换显示器上所述至少一个象素的转换数据。

3．根据权利要求2的显示控制器，其中，显示数据缓冲器包括显示数据缓冲装置，用于接收显示上所述至少一个象素的转换数据，并按照帧同步信号存贮位转换数据。

4．根据权利要求2的显示控制器，其中，象素亮度数据对显示器上所述至少一个象素选择预定数值的象素显示亮度中的一个。

5．根据权利要求4的显示控制器，其中，当象素亮度数据包含N位时，象素显示亮度的预定数值由2N给出。

6．根据权利要求4的显示控制器，其中，帧同步信号具有与象素显示亮度的预定数值成比例的频率。

7．根据权利要求1的显示控制器，还包括一个直接存贮访问(DMA)控制器，耦合到帧控制器，它用于接收象素亮度数据，和用于向帧控制器提供象素亮度数据。

8．根据权利要求6的显示控制器，还包括控制寄存器，耦合到DMA控制器，它用于接收控制显示控制器操作的控制信息；和用于提供至少某些控制信息给DMA控制器，来控制象素亮度数据传送给帧控制器。

9．液晶显示(LCD)控制器中的一种控制方法，包括步骤：

a．接收显示器上的至少一个象素的象素亮度数据和一个帧同步信号；

b．根据象素亮度数据产生转换数据位序列；

c．根据帧同步信号存贮转换数据位序列。

10．一种显示控制器，包括：

帧控制器装置，它用于接收显示器上的至少一个象素的象素亮度数据和一个帧同步信号，并提供转换显示器上至少一个象素的转换数据

显示数据缓冲装置，耦合到帧控制器装置，它用于接收显示器上至少一个象素的转换数据，并根据帧同步信号存贮该转换数据。