CN1212587C

CN1212587C - 基于dsp的高速便携式扫描仪

Info

Publication number: CN1212587C
Application number: CNB021382557A
Authority: CN
Inventors: 陈军宁; 柯导明; 代月花; 赵海峰; 孟坚
Original assignee: Anhui University
Current assignee: Anhui University
Priority date: 2002-09-08
Filing date: 2002-09-08
Publication date: 2005-07-27
Anticipated expiration: 2022-09-08
Also published as: CN1480897A

Abstract

基于DSP的高速便携式扫描仪，由扫描头和控制电路构成，其特征是采用DSP数字信号处理器；存储单元由DSP提供的18根地址线和16根数据线，分别接至闪存器Am29F400B的18根地址线和16根数据线管脚上；扫描头信号单元，由缓冲器74HC244为扫描信号电平整形，整形输出的串行CCD图像信号送至DSP的多通道缓冲串口接收管脚BDR0，并由DSP将该串行信号转换成16位并行信号，经DMA接收，暂存片内RAM中，然后送至数据总线D0-D15上。本发明可脱离计算机独立快速完成扫描工作，其适应性强、成本低、质量高。

Description

基于DSP的高速便携式扫描仪

技术领域：

本发明涉及扫描仪，更具体地说，是一种作为计算机输入设备的扫描仪。

背景技术：

扫描仪作为图像、图形和文本的输入设备，其应用越来越普遍，成为继键盘和鼠标之后的第三代微机输入设备。但是当前市场上各式扫描仪都必须与计算机联机才能投入使用。这给在旅游、参观或野外进行现场操作等一些特定的场合使用扫描仪带来了极大的不方便。

本申请人在专利号为ZL00261731.5的实用新型专利中，提出了一种便携式扫描仪，但由于采用的是单片机，即INTEL的8051系列，因此采样率、通讯速度及成本等许多方面都不能尽如人意。

发明内容：

本发明所要解决的技术问题是避免上述现有技术中的不足之处，提供一种基于DSP的高速便携式扫描仪。

本发明解决技术问题所采用的技术方案是：

本发明由扫描头和控制电路构成。

本发明的结构特点是：

CPU采用DSP数字信号处理器TMS320VC5402，外接有振荡器CRYSTAL1和复位电路S1；

存储单元采用闪存器Am29F400B，针对DSP提供的20根地址线，选择A0-A17共18根地址线和D0-D15共16根数据线，分别接至闪存器的A0-A17的18根地址线和DQ0-DQ15的16根数据线管脚上；相关的程序直接下载到DSP的ROM存储器中，闪存器全部用于存储图像数据及相关内容；

扫描头信号单元，由缓冲器U2为扫描信号电平整形，整形输出的串行CCD图像信号经反向器U14送至DSP的多通道缓冲串口接收管脚BDR0，并由DSP将该串行信号转换成16位并行信号，经DMA接收，暂存片内RAM中，然后送至数据总线D0-D15上；在所述缓冲器U2的输入端设置有上拉电阻RP1；

取样控制信号在缓冲器U2的输出端输出，经一非门U3反相后再送入计数器U4，计数器U4的十六分频端Q3一路经非门输出至DSP的串行帧同步接收管脚BFSR0上，另一路接到DSP的外部中断INT3端；

设置由JK触发器U8、U9构成的用于与PC机进行通讯的并行接口扩展电路，相关信号线通过该并行接口扩展电路引出至与PC机标准并口一致的插座SPIN2，所述插座SPIN2的SELECTIN端(17脚)和AUTOFD端(14脚)这两个引脚所产生的四个输出分别接到DSP的主机接口端HPI的四个引脚HCNTL0、HCNTL1、RESET和HBIL。

与已有技术相比，本发明的有益效果体现在：DSP作为一种先进的可编程处理器，在近几年来应用越来越广泛，与传统的微控制器相比有着明显的优越性，主要表现在以下几个方面：

1、速度。DSP主频可自由设计，其变化范围大。在高采样率下DSP可以完成复杂的控制计算，可以实现比普通微控制器快80％的采样率。其硬件乘/加器对实现现代控制理论的算法有明显的优越性。

2、成本。一块DSP芯片便可实现多信道的实时控制，而无须更多的外围扩展。内置ROM、RAM的DSP同时降低了成本和硬件设计难度。

3、字长。DSP可以处理8位、12位、16位、24位、32位等多种字，特别能处理16位和32位字长的图像数据。这是传统单片机所不能及的。因此DSP可以提供更高的控制精度和更高的采样率。对实现复杂算法有明显的优越性。

4、本发明利用DSP的多信道缓冲串口直接接收来自扫描头送来的串行图象数据，无需外加芯片进行串并转换，大大简化了外围电路结构。

5、DSP有主机接口，即HPI口，它是8位并行接口，能与PC机进行并行通讯，这比串行通讯要大大节省时间。

6、本发明采用兼具ROM、RAM优点的新型快闪存储器，具有容量大、掉电数据不丢失、可在线快速读写、可整片或分页擦除等特点。

附图为本发明电路原理示意图。

具体实施方式：

本实施例由扫描头和控制电路构成。其控制电路包括CPU单元、扫描头信号单元、扫描头开关单元和通迅接口。

图中示出，本实施例中CPU单元采用DSP数字信号处理器。具体为T1的C54X系列的TMS320VC5402，外接有振荡器CRYSTAL1和复位电路S1。T1的TMS320VC5402是为实现低功耗、高性能而设计的定点DSP芯片。其主要特征包括：主频可以自由设计；多总线结构；具有并口和串口两种通信方式，内置有DMA模块。8组16比特宽度的总线，其中：一组16bit程序总线PB，用于从程序存储区读取指令代码和立即数。三组16bit数据总线CB、DB、EB，数据总线具有总线保持特性，其中CB和DB用来从数据存储区读数据，EB用来写数据到数据存储区。四组地址总线PAB、CAB、DAB、EAB用来输送指令操作所需的地址。由于这种总线结构，VC5402的指令丰富、功能齐全。它支持单指令循环和块循环。

本实施例中，存储单元采用256K×16的闪存器Am29F400B。由DSP提供的A0-A17共18根地址线和D0-D15共16根数据线，分别接至闪存器Am29F400B的A0-A17的18根地址线和DQ0-DQ15的16根数据线管脚上。

闪存器Am29F400B有256K×16个存储单元，共18根地址线。而VC5402提供了20根地址线，因此，只需要选用VC5402的A0-A17这18根地址线。本设计中，未用程序存储器，这是因为可以在PC机上先将程序写好，然后直接下载到VC5402的片上4K×16的ROM当中。所以，256K×16的Am29F400B都是用来存储图像数据及其相关内容的。

由于扫描头送来的是串行图象数据，为简化电路起见，直接利用TMS320VC5402的多信道缓冲串口来接收扫描头送来的图象数据。McBSP串口的接收缓冲寄存器包括三个：接收移位寄存器RSR[1，2]、接收缓冲寄存器RBR[1，2]和接收数据寄存器DRR[1，2]。这三个寄存器能实现从串行数据到并行数据的转变，无需外加芯片进行串并转换。图中示出，缓冲器74HC244为扫描信号电平整形，整形输出的串行CCD图像信号直接送至DSP的多信道缓冲串口接收管脚BDR0上，由DSP将该串行信号转换成16位并行信号，经DMA接收，暂存片内RAM中，然后送至数据总线D0-D15上。

因为CCD图像信号是负极性的，所以用74HC04的一个反向器U14进行处理，使之转换为正极性信号。

取样控制信号经一非门反相后，再送入计算器是由于74HC393在时钟的下降沿开始计数，而其十六分频端经一非门输出至VC5402的串行帧同步接收管脚BFSR0上，这是因为VC5402的管脚BFSR0在时钟的上跳沿接收信号。

此外，74HC393的十六分频端Q3还得接至VC5402的外部中断INT3端，通过中断信号的下降沿到来，CPU可以知道DMA开始读取图象数据。

图中所示，74HC244输入端的4.7K电阻的作用是：当扫描头未接入控制盒时，通过这些电阻将输入端上拉至高电平，使输入端在任何情况下均有一确定的状态。

本实施例中，设置电子定时开关电路，以保护扫描头的CCD器件及发光管阵列。该电路由三极管Q1、Q2及其附件构成，VC5402定时输出信号在其TOUT0端输出到三极管Q1的基极。一旦达到30秒，从CPU的TOUT0端输出低电平，使三极管Q1截止，从而导致三极管Q2截止，关闭扫描头12V电源。

本实施例采用直接通讯的标准PC机并行接口。设置由JK触发器U8、U9构成的并行接口扩展电路，用于与PC机进行直接通讯。其相关信号线通该并行接口扩展电路引出至与PC机标准并口一致的插座SPIN2。

由于PC机并口的数据线和地址线是分离开的，所以无须用 HAS来对地址和数据复用总线进行分时，只要将 HAS引脚接至Vdd。在 HDS1和 HDS2中选择 HDS2来锁存第二类控制信号HCNTL0，HCNTL1，HBIL，HR/ W。由于PC机并口输出引脚数目有限，因此，分别采用U8和U9两个JK触发器，将插座SPIN2第17管脚SELECTIN和第14管脚AUTOFD这两个引脚所产生的四个输出分别接到HPI的HCNTL0、HCNTL1、 RESET和HBIL，DSP可以被AUTOFD产生的时钟沿复位。当 HDS2上升沿到来时，图象数据被送到HPI地址或数据寄存器中。HBIL上为低电平，说明接收到的是一第一个字节，反之为第二个字节。HBIL上的电平在 HDS2上升的过程中转变，所以，其变化要比 HDS2滞后一些。但也正是这种滞后保证了读取HBIL值的正确性，使得每一字节正确传输。电路中，由电阻和电容组成的振荡器是为确保系统上电后，HBIL为高电平。这样，当其从高电平变为低电平后，就会开始第一个字节的传输。

本实施例中的DSP软件设计包括：内部与外部存储器的分配、CPU的初始化、扫描仪的分辩率确定、扫描仪拖动速度的判断、图像数据的采集与存放、扫描头电源的定时以及与PC机的通迅。

应用在本实施例中的PC机软件包括：PC机并口初始化、与DSP呼号联络、建立图像文件、接收DSP传送的图象数据、向PC机硬盘上存放图像数据，并将接收到的图像数据转换为TIF格式的图像文件。

Claims

1、基于DSP的高速便携式扫描仪，由扫描头和控制电路构成，其特征在于：

CPU采用DSP数字信号处理器TMS320VC5402，外接有振荡器CRYSTAL1和复位电路(S1)；

扫描头信号单元，由缓冲器(U2)为扫描信号电平整形，整形输出的串行CCD图像信号经反向器(U14)送至DSP的多通道缓冲串口接收管脚BDR0，并由DSP将该串行信号转换成16位并行信号，经DMA接收，暂存片内RAM中，然后送至数据总线D0-D15上；在所述缓冲器(U2)的输入端设置有上拉电阻(RP1)；

取样控制信号在缓冲器(U2)的输出端输出，经一非门(U3)反相后再送入计数器(U4)，计数器(U4)的十六分频端(Q3)一路经非门输出至DSP的串行帧同步接收管脚BFSR0上，另一路接到DSP的外部中断 INT3端；

设置由JK触发器(U8、U9)构成的用于与PC机进行通讯的并行接口扩展电路，相关信号线通过该并行接口扩展电路引出至与PC机标准并口一致的插座SPIN2，所述插座SPIN2的SELECTIN端(17脚)和AUTOFD端(14脚)这两个引脚所产生的四个输出分别接到DSP的主机接口端HPI的四个引脚HCNTL0、HCNTL1、RESET和HBIL。