CN1206709C - 高高宽比开口的蚀刻方法 - Google Patents

高高宽比开口的蚀刻方法 Download PDF

Info

Publication number
CN1206709C
CN1206709C CN 01110220 CN01110220A CN1206709C CN 1206709 C CN1206709 C CN 1206709C CN 01110220 CN01110220 CN 01110220 CN 01110220 A CN01110220 A CN 01110220A CN 1206709 C CN1206709 C CN 1206709C
Authority
CN
China
Prior art keywords
opening
width ratio
etching
engraving method
high height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 01110220
Other languages
English (en)
Other versions
CN1378247A (zh
Inventor
周全启
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN 01110220 priority Critical patent/CN1206709C/zh
Publication of CN1378247A publication Critical patent/CN1378247A/zh
Application granted granted Critical
Publication of CN1206709C publication Critical patent/CN1206709C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明是关于一种高高宽比开口的蚀刻方法,该蚀刻方法包括:以具有高分子反应的等离子体蚀刻条件非均向蚀刻欲做开口蚀刻的待蚀刻层来形成开口,高分子反应会在该开口的侧壁及该开口底部形成高分子薄膜,此高分子薄膜会减缓等离子体的蚀刻速率甚至发生蚀刻停止的情形,以另一等离子体蚀刻条件非均向蚀刻位于开口底部的高分子薄膜至将位于该开口底部的高分子薄膜完全剥除为止,再继续以原来的等离子体蚀刻条件继续非均向蚀刻此材质层至完成开口的蚀刻。本发明可以有效防止停止蚀刻的情形发生,更不会有蚀刻不干净的现象。

Description

高高宽比开口的蚀刻方法
技术领域
本发明是关于一种形成高高宽比(High Aspect Ratio)开口(Opening)的蚀刻方法,特别是关于一种避免因蚀刻时产生的高分子薄膜导致蚀刻停止的蚀刻方法。
背景技术
早期的半导体制程,由于对积集度的要求不高,因此接触窗口的高宽比不高。随着半导体技术的进展,在先进的超大规模集成电路(Very Large Scale Integration;VLSI)制程上,对于积集度的要求越来越高,因而造成接触窗口的高宽比也越来越高。当半导体制程已步入毫微米的年代,由于半导体组件的尺寸越来越小,相对地在组件所欲形成开口的高宽比也越来越高,蚀刻的技术的困难度也相对的提高,例如深沟渠孔洞的制程裕度(Window)越来越小,深沟渠孔洞的前制程,深沟渠孔洞硬掩模的孔洞也势必随的减小。另外,为了获得较佳的制程效果,深沟渠孔洞硬掩模的蚀刻制程必须使用产生较多高分子反应的气体,例如,八氟化四碳/一氧化碳(C4F8/CO),蚀刻时增加等离子体中的碳氟比值,将部分蚀刻反应以高分子反应取代。利用蚀刻制程中的高分子反应可以再蚀刻开口的侧壁上产生一层高分子薄膜,这一层高分子薄膜可以保护开口的侧壁不受等离子体的侵蚀,如此可增加等离子体蚀刻的非均向性,并能保持开口较佳的轮廓。但是高分子薄膜不只沉积于开口的侧壁上,也会沉积于开口的底部。在开口高宽比日增的情况下,相同蚀刻条件下沉积在开口底部的高分子薄膜厚度会较厚,此时,常会导致蚀刻停止(Etching Stop)的情形,也即高分子薄膜的蚀刻速率等于高分子薄膜的生成速率。一旦深沟渠孔洞硬掩模的蚀刻制程发生蚀刻停止的情形,将会导致无法进一步的蚀刻,从而形成蚀刻不干净的现象,这将导致后续的制程失效,而使半导体制程的良率大幅下降。因此,在制程裕度日渐缩减的半导体制程中,欲提高孔洞的高宽比且同时要保持蚀刻的裕度将难同时做到。
发明内容
有鉴于此,本发明的目的在于提供一种形成高高宽比开口的蚀刻方法,特别是关于一种避免因蚀刻时产生的高分子薄膜导致蚀刻停止的蚀刻方法。
本发明的又一目的在于提供一种形成高高宽比开口的蚀刻方法,可以提高孔洞的高宽比且同时可以保持蚀刻的裕度。
本发明的再一目的在于提供一种可以有效去除开口底部沉积的高分子薄膜而能使蚀刻继续进行的方法,且能保持沉积于开口侧壁的高分子薄膜,可以保护开口的侧壁不受等离子体的侵蚀,保持开口较佳的轮廓。
根据本发明的目的所提出的解决在高宽比开口的蚀刻制程中发生蚀刻停止的方法,在此以深沟渠孔洞硬掩模的蚀刻制程为例,在基底上形成一氧化硅/氮化硅/氧化硅的结构,并以光致抗蚀剂定义出图样。在深沟渠孔洞硬掩模的蚀刻制程为了形成较佳的开口的轮廓,必须使用产生较多高分子反应的气体,例如,八氟化四碳/一氧化碳。蚀刻过程中所生成的高分子会在开口侧壁及开口底部形成薄膜。若在底部形成的薄膜若过厚,则等离子体对高分子薄膜的蚀刻速率等于高分子薄膜的生成速率,此时将导致蚀刻停止的情形发生。当此蚀刻停止的情形发生后,则在以八氟化四碳/一氧化碳为蚀刻气体的制程之后增加一个步骤。此步骤使用含氟气体/氩气/氧气为蚀刻气体,通入等离子体发生器产生等离子体,此等离子体可以有效的清除位于开口底部的高分子薄膜,防止蚀刻停止的情形发生。其中,含氟气体可以为三氟甲烷。含氟气体/氩气的比例可以为0.05至0.5,氧气/氩气的比例可以为0.05至0.5,而含氟气体/氩气的较佳比例可以为0.1至0.3,氧气/氩气的比例可以为0.1至0.3。经过此一以含氟气体/氩气/氧气为蚀刻气体的蚀刻步骤后,不但能保持原有制程的成果,也可以有效防止停止蚀刻的情形发生,更不会有蚀刻不干净的现象。
氟原子自由基在氧等离子体清除蚀刻壁表面的高分子聚合物薄膜的步骤中存在有两种机制,第一种机制是利用氟原子自由基的高活性来破坏高分子聚合物薄膜的结构,使得高分子聚合物薄膜更易为氧等离子体所清除。第二种机制是利用氟原子自由基与硅材质的高反应性,氟原子自由基会钻入高分子聚合物薄膜的下方和其下方的硅材质作用,而使得高分子聚合物薄膜自硅材质表面剥离。所以,在氧等离子体中加入含氟气体可以有效的清除高分子聚合物薄膜。
为让本发明的上述目的、特征和优点能更明显易懂,下文特举一较佳实施例,并配合所附图作详细说明。
图面说明:
图1、图2是理想的形成深沟渠孔洞硬掩模方法的剖面示意图;
图3是实际的深沟渠孔洞硬掩模制程方法发生蚀刻停止情形的剖面示意图;
图4是根据本发明较佳实施例所提供的去除高分子薄膜蚀刻方法的剖面示意图;
图5是发生蚀刻停止情形的组件的扫描式显微镜图;以及
图6是根据本发明所提供的去除高分子薄膜蚀刻方法处理后的组件的扫描显微镜图。
附图标记说明:
100         基底
102、106    氧化硅层
104         氮化硅层
108         光致抗蚀剂层
110         光致抗蚀剂开口
112         开口
114、116    高分子薄膜
118、120    箭头
具体实施方式
请参照图1,在基底100上形成一氧化硅层102,形成氧化硅层102的方法包括化学气相沉积法或是热氧化法。在氧化硅层102之上形成氮化硅层104,形成氮化硅层104的方法包括化学气相沉积法。在氮化硅层104的上形成氧化硅层106,形成氧化硅层102的方法包括化学气相沉积法。在氧化硅层106的上涂布一层光致抗蚀剂,并以公知微影的制程图案化该层光致抗蚀剂,形成图案化光致抗蚀剂层108。光致抗蚀剂层108上包括了光致抗蚀剂开口110,此光致抗蚀剂开口110暴露出位于光致抗蚀剂层108下方的部分氧化硅层106。
请参照图2,以光致抗蚀剂层108为掩模,已非均向蚀刻法蚀刻曝露出来的部分氧化硅层106及在其下的氮化硅层104及氧化硅层102。理想的状况下,可以得到侧壁相当垂直轮廓相当佳的开口112,如图2所示。但在实际上为了得到完美轮廓的开口112,必须使用产生较多高分子反应的气体,例如,八氟化四碳/一氧化碳。蚀刻过程中所生成的高分子会在开口112侧壁形成高分子薄膜114及开口底部形成高薄膜116,高分子薄膜114可以保护开口112的侧壁不受等离子体的侵蚀,如此可增加等离子体蚀刻的非均向性,并能保持开口112较佳的轮廓。请参照图3。若在底部形成的薄膜若过厚,则等离子体对高分子薄膜的蚀刻速率等于高分子薄膜的生成速率,此时将导致蚀刻停止的情形发生。
请参照图4,当此蚀刻停止的情形发生后,则在蚀刻制程之后增加一个蚀刻的步骤。此步骤使用含氟气体/氩气/氧气为蚀刻气体,通入等离子体发生器产生等离子体,此等离子体可以有效的清除位于开口112底部的高分子薄膜116,防止蚀刻停止的情形发生。其中,含氟气体可以为三氟甲烷。含氟气体/氩气的比例可以为0.05至0.5,氧气/氩气的比例可以为0.05至0.5,而含氟气体/氩气较佳比例可以为0.1至0.3,氧气/氩气的比例可以为0.1至0.3。经过此以含氟气体/氩气/氧气为蚀刻气体的蚀刻步骤后,不但能保持原有制程的成果,也可以有效防止停止蚀刻的情形发生,更不会有蚀刻不干净的现象。
请参照图5,图5是发生蚀刻停止情形组件的扫描显微镜图;请参照图6,图6是根据本发明所提供的去除高分子薄膜蚀刻方法处理后组件的扫描显微镜图。从两图的比较可以发现,在蚀刻高高宽比的开口时会发生蚀刻停止的情形,如图5中箭头118所示。但经过本发明所提供的去除高分子薄膜蚀刻方法处理后,可以去除位于开口底部的高分子薄膜,如图6中箭头120所示。蚀刻开口的步骤即可继续进行,而达到原设计上所需要蚀刻的深度,而且整个开口的轮廓并未受到增加的蚀刻步骤的影响,依然保持相当好的轮廓。
由上述本发明较佳实施例可知,经过此以含氟气体/氩气/氧气为蚀刻气体的蚀刻步骤后,不但能保持原有制程的成果,也可以有效防止停止蚀刻的情形发生,更不会有蚀刻不干净的现象。
虽然本发明已以一较佳实施例揭示如上,然其并非用以限定本发明,任何熟习此技术者,在不脱离本发明的精神和范围内,当可作各种更动与润饰,因此本发明的保护范围当以权利要求书所界定的范围为准。

Claims (16)

1、一种高高宽比开口的蚀刻方法,其特征在于:其包括:
在一层欲做开口蚀刻的待蚀刻层上形成一层图案化的光致抗蚀剂层;
以该图案化的光致抗蚀剂层为掩模,以一具有一高分子反应的一个第一等离子体非均向蚀刻该欲做开口蚀刻的待蚀刻层来形成一个开口,该高分子反应会在该开口的侧壁以及该开口底部形成一层高分子薄膜;
以一个第二等离子体非均向蚀刻位于该开口底部的该高分子薄膜至将位于该开口底部的该高分子薄膜完全剥除为止;
以该第一等离子体继续非均向蚀刻该欲做开口蚀刻的待蚀刻层至完成该开口的蚀刻。
2、根据权利要求1所述的高高宽比开口的蚀刻方法,其特征在于:其中该欲做开口蚀刻的待蚀刻层的材质包括氮化硅与氧化硅所组成的族群的至少其中之一。
3、根据权利要求2所述的高高宽比开口的蚀刻方法,其特征在于:其中该第一等离子体包括一个八氟化四碳/一氧化碳气体。
4、根据权利要求2所述的高高宽比开口的蚀刻方法,其特征在于:其中该第二等离子体中包括一种含氟气体、一种氩气以及一种氧气。
5、根据权利要求4所述的高高宽比开口的蚀刻方法,其特征在于:其中该含氟气体包括一种三氟甲烷。
6、根据权利要求4所述的高高宽比开口的蚀刻方法,其特征在于:其中该含氟气体与该氩气的比例为0.05至0.5。
7、根据权利要求4所述的高高宽比开口的蚀刻方法,其特征在于:其中该氧气与该氩气的比例为0.05至0.5。
8、根据权利要求4所述的高高宽比开口的蚀刻方法,其特征在于:其中该含氟气体与该氩气的较佳比例为0.1至0.3。
9、根据权利要求4所述的高高宽比开口的蚀刻方法,其特征在于:其中该氧气与该氩气的比例可以为0.1至0.3。
10、根据权利要求1所述的高高宽比开口的蚀刻方法,其特征在于:该蚀刻方法包括:
提供一基底;
形成一第一氧化硅层于该基底之上;
形成一氮化硅层于该第一氧化硅层之上;
形成一第二氧化硅层于该氮化硅层之上;
形成一光致抗蚀剂层于该第二氧化硅层之上;
图案化该光致抗蚀剂层形成一光致抗蚀剂开口,该光致抗蚀剂开口暴露出下方的部分该第二氧化硅层;
以图案化的该光致抗蚀剂层为掩模,以该第一等离子体非均向蚀刻该光致抗蚀剂开口暴露出的该第二氧化硅层;
以图案化的该光致抗蚀剂层为掩模,以该第一等离子体非均向蚀刻该氮化硅层,会于该开口底部以及该开口侧壁形成一层高分子薄膜,位于该开口底部以及该开口侧壁形成一层高分子薄膜会减缓第一等离子体对该氮化硅层的蚀刻速率;
以该一第二等离子体非均向蚀刻去除位于该开口底部的该高分子薄膜层;以及
以该基底为一终止层,以该第一等离子体继续非均向蚀刻剩余的氮化硅层以及该第一氧化硅层。
11、根据权利要求10所述的高高宽比开口的蚀刻方法,其特征在于:其中该第一等离子体包括一种八氟化四碳/一氧化碳气体。
12、根据权利要求10所述的高高宽比开口的蚀刻方法,其特征在于:其中该第二等离子体中包含一种含氟气体、一种氩气以及一种氧气。
13、根据权利要求12所述的高高宽比开口的蚀刻方法,其特征在于:其中该含氟气体包括一种三氟甲烷。
14、根据权利要求第12所述的高高宽比开口的蚀刻方法,其特征在于:其中该含氟气体与该氩气的比例可以为0.05至0.5。
15、根据权利要求12所述的高高宽比开口的蚀刻方法,其特征在于:其中该氧气与该氩气的比例可以为0.05至0.5。
16、根据权利要求12所述的高高宽比开口的蚀刻方法,其中该含氟气体与该氩气的较佳比例为0.1至0.3。
CN 01110220 2001-04-02 2001-04-02 高高宽比开口的蚀刻方法 Expired - Lifetime CN1206709C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 01110220 CN1206709C (zh) 2001-04-02 2001-04-02 高高宽比开口的蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 01110220 CN1206709C (zh) 2001-04-02 2001-04-02 高高宽比开口的蚀刻方法

Publications (2)

Publication Number Publication Date
CN1378247A CN1378247A (zh) 2002-11-06
CN1206709C true CN1206709C (zh) 2005-06-15

Family

ID=4658431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 01110220 Expired - Lifetime CN1206709C (zh) 2001-04-02 2001-04-02 高高宽比开口的蚀刻方法

Country Status (1)

Country Link
CN (1) CN1206709C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005039667A1 (de) * 2005-08-22 2007-03-01 Infineon Technologies Ag Verfahren zum Herstellen einer Struktur mit geringem Aspektverhältnis
CN100499071C (zh) 2006-11-30 2009-06-10 中芯国际集成电路制造(上海)有限公司 使用蚀刻阻挡区的干法蚀刻系统的系统和方法
CN101246844B (zh) * 2007-02-13 2010-08-18 华邦电子股份有限公司 开口与介层窗开口的制造方法
CN102034715A (zh) * 2010-10-12 2011-04-27 上海宏力半导体制造有限公司 功率金属氧化物半导体场效应晶体管的制作方法
CN102339871B (zh) * 2011-07-30 2013-08-14 常州天合光能有限公司 适用于rie绒面的三明治结构正面介质膜及其制备方法
KR101342038B1 (ko) * 2011-08-10 2013-12-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
CN103435002A (zh) * 2013-08-05 2013-12-11 中航(重庆)微电子有限公司 Mems牺牲层刻蚀方法
CN106495087B (zh) * 2015-09-08 2020-04-28 北京北方华创微电子装备有限公司 二氧化硅基片的刻蚀方法

Also Published As

Publication number Publication date
CN1378247A (zh) 2002-11-06

Similar Documents

Publication Publication Date Title
US6235643B1 (en) Method for etching a trench having rounded top and bottom corners in a silicon substrate
CN100365777C (zh) 具有改进型抗蚀剂及/或蚀刻轮廓特征的介电膜用蚀刻方法
US5660682A (en) Plasma clean with hydrogen gas
US8614149B2 (en) Critical dimension reduction and roughness control
US5354417A (en) Etching MoSi2 using SF6, HBr and O2
US5514247A (en) Process for plasma etching of vias
KR100277246B1 (ko) 알루미늄 금속화부분 패터닝 방법
JP2009278142A (ja) エッチングすべき構造物の幅の臨界寸法増大を抑制する方法
TW200408047A (en) Method of etching a trench in a silicon-on-insulator (soi) structure
CN1206709C (zh) 高高宽比开口的蚀刻方法
KR20030022361A (ko) 티타늄 질화물 에칭방법
JP4165916B2 (ja) テーパプロファイルエッチング方法
EP0536968A2 (en) Process for forming contact holes in the fabrication of semi-conducteur devices
KR20170029389A (ko) 트렌치 보조 케모에피탁시(trac) dsa 흐름
TW594860B (en) Method for manufacturing semiconductor device
US6958295B1 (en) Method for using a hard mask for critical dimension growth containment
US6911398B2 (en) Method of sequentially processing a plurality of lots each including semiconductor substrates
JP2003158072A (ja) フォトレジストのパターン間の寸法を小さくする方法
JP3660170B2 (ja) 半導体装置の製造方法
WO2004042813A1 (en) Method of etching a silicon-containing dielectric material
WO2006019849A1 (en) Low-k dielectric etch
JP3239460B2 (ja) 接続孔の形成方法
JPS58132933A (ja) 選択ドライエツチング方法
KR19980054502A (ko) 포토레지스트 패턴 제거방법
CN116730279A (zh) 一种氧化硅的刻蚀方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050615