CN1204185A - 控制时钟信号切换时相位瞬变的设备和方法 - Google Patents
控制时钟信号切换时相位瞬变的设备和方法 Download PDFInfo
- Publication number
- CN1204185A CN1204185A CN 97108966 CN97108966A CN1204185A CN 1204185 A CN1204185 A CN 1204185A CN 97108966 CN97108966 CN 97108966 CN 97108966 A CN97108966 A CN 97108966A CN 1204185 A CN1204185 A CN 1204185A
- Authority
- CN
- China
- Prior art keywords
- frequency
- signal
- clock signal
- phase
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001052 transient effect Effects 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims abstract description 9
- 238000005070 sampling Methods 0.000 claims description 7
- 230000001960 triggered effect Effects 0.000 abstract description 2
- 230000008054 signal transmission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- JEIPFZHSYJVQDO-UHFFFAOYSA-N ferric oxide Chemical compound O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
一种控制时钟信号切换时相位瞬变的设备和方法。所述设备包括主、备用时钟板(101、102)和选择单元(103),主、备用时钟板都包括频率提升单元(101A、102A)和分频单元(101B、102B),都将主/从时钟信号频率提升再分频后送给选择单元,由选择单元选择一路输出,备用时钟板的分频单元的分频操作由主时钟板的输出信号触发。备用时钟板还包括相位校正电路(102D)以补偿用主时钟板输出信号来触发备用时钟板时信号传输的时延。
Description
本发明属于时钟信号切换时相位瞬变控制技术领域。
在时钟同步系统中，经常会遇到时钟装置主备倒换的问题，它包括选择不同时钟信号输入源时的主备倒换，和要求备份时、时钟源信号分别经主备板处理后的主备倒换。如果直接倒换，对于2．048MHZ的时钟信号源，将产生0～488ns的不确定的相位跳变。
本发明的目的就是提供一种保证时钟信号切换时输出时钟信号相位相对稳定的控制设备和方法。
为实现上述目的，本发明时钟信号切换时相位瞬变控制设备包括主、备用时钟模块以及选择所述主、备用时钟模块的输出中的一路作为本设备输出的选择单元；所述主时钟模块包括提升主时钟频率的第一频率提升单元和与所述第一频率提升单元相连、将频率提升后的主时钟信号分频至所需频率的输出时钟信号的第一分频单元；所述备用时钟模块包括提升从时钟信号频率的第二频率提升单元，与第二频率提升单元相连、在所述第一分频单元输出时钟信号触发下分频产生所需频率输出时钟信号的第二分频单元，所述备用时钟模块还包括线路延迟测量单元和相位校正电路，所述线路延迟测量单元测量从所述主时钟模块到所述备用时钟模块的信号线路延迟时间，所述相位校正电路根据所述信号线路延迟时间以及来自所述第一分频单元的输出时钟信号控制所述第二分频单元，使所述第二分频单元输出时钟信号的相位与所述第一分频单元输出时钟信号的相位一致。
本发明控制主／从时钟信号切换时相位瞬变的方法包括如下步骤：
-提升所述主／从时钟信号的频率；
-将提升频率后的主时钟信号分频输出；
-以分频后的主时钟输出信号触发所述备用时钟装置，将频率提升后的从时钟信号分频输出。
所述将频率提升后的从时钟信号分频输出的步骤具体包括如下步骤：
-测量从所述主时钟装置到所述备用时钟装置的信号线路延迟时间；
-根据所述信号时延时间产生相位补偿信号；
-根据所述相位补偿信号将备用时钟装置中分频后的输出时钟信号的相位提前。
本发明通过频率提升、相位预补偿等技术有效地控制了时钟信号切换时的相位跳变。根据本发明最佳实施例提供的技术，可以将输出信号的相位跳变限制在10ns以下。
现结合附图详细描述本发明的实施例。附图说明如下：
图1为说明本发明控制时钟信号切换时相位瞬变的设备和方法实施例的设备结构图；
图2为图1中所示第一、第二频率提升单元的电路框图；
图3为图1中所示线路延迟测量单元的电路框图；
图4为图1中所示相位校正电路和第二分频单元的电路图。
如图1所示，本发明控制时钟信号切换时相位瞬变的设备100包括主时钟模块101和备用时钟模块102，以及与主、备用时钟模块相连的选择单元103。在主时钟模块101正常时，选择单元103选择主时钟模块101的输出信号CK5为时钟输出；当主时钟模块101工作不正常时，选择单元103选择备用时钟模块102的输出信号CK6为时钟输出。主时钟模块101包括第一频率提升单元101A将主时钟信号CK1由2．048MHZ提升至131．072MHZ的信号CK3，然后由第一分频单元101B将CK3分频至2．048MHZ的CK5输出。备用时钟模块102包括将从时钟信号CK2由2．048MHZ的CK2提升至131．072MHZ信号CK4的第二频率提升单元102A，与第二频率提升单元102A相连、分频产生2．048MHZ时钟信号CK6的第二分频单元102B，备用时钟模块还包括线路延迟测量单元102C和相位校正电路102D，线路延迟测量单元102C测量信号从主时钟模块到备用时钟模块的信号线路延迟时间，并处理该信号线路延迟时间得到一组数据送给相位校正电路102D，相位校正电路102D根据这组数据与CK5控制第二分频单元，将第二分频单元输出的2．048MHZ时钟信号CK6的相位提前。需要说明的是，也可省去线路延迟测量单元，改用手工完成其功能，即在板间线路布置好后，直接用示波器测量信号从主时钟模块到备用时钟模块所产生的相位时延，计算出第二分频单元自由分频时的输出时钟信号相位应提前的相对于第二频率提升单元输出的131．072MHZ信号CK4的周期数，相位校正电路根据此数据控制第二分频单元。
图2示出图1中所述第一、第二频率提升单元101A、102A之一的电路框图，两者结构完全相同。如图所示，该频率提升单元包括依次相连的鉴相器201、低通滤波器202和压控晶体振荡器VCO203，以及与鉴相器201输入端和VCO203输出端相连的分频电路204。鉴相器201的输入端一路为输入主／备用时钟模块的2．048MHZ的主／从时钟信号CK1／CK2，另一路为分频电路204产生的2．048MHZ时钟信号，鉴相器比较两者的相位，输出的鉴相脉冲VK1经低通滤波器202滤波后得到信号VK2送给压控晶体振荡器203，压控晶体振荡器203产生131．072MHZ时钟信号CK3／CK4输出。分频电路204将VCO203输出的131．072MHZ时钟信号CK3／CK4分频为2．048MHZ的时钟信号CK7／CK8送给鉴相器201。
图3示出图1中所示线路延迟测量单元102C的电路框图。如图所示，线路延迟测量单元102C包括依次相连的鉴相器301、数据采样电路302和CPU303。为测量从主时钟模块到备用时钟模块的信号线路延迟时间，将备用时钟模块的输出时钟信号CK4沿着备用时钟模块到主时钟模块的信号线走一个来回得到信号CK4*送到备用时钟模块上鉴相器301的输入端，鉴相器301比较经过上述过程的2．048MHZ时钟信号CK4*和备用时钟模块输出的2．048MHZ时钟信号CK4的相位，得到两倍的从主时钟模块到备用时钟模块的信号线路延迟时间，经数据采样电路采样后送给CPU303处理。CPU303计算数据采样电路输出的脉冲数，除以2后转换成一个6位二进制数D0～D5(D5为高位端)送给相位校正电路102D。同时，CPU303还产生写脉冲Wr送给相位校正电路102D，在写信号Wr的控制下，D0～D5被写入相位校正电路。需要说明一下，在系统启动或者上电复位时，CPU303输出数据D0～D5以及写脉冲Wr。
参见图4，该图示出本发明设备的相位校正电路102D及第二分频单元102B的电路图。由图可见，第二分频单元102B由一组T触发器和与门组成。各个T触发器的置位端PRN和清零端CLRN分别与三态门1A～6A及三态门1B～6B的输出端相连。来自CPU的写脉冲Wr将数据D0～D5写至相位校正电路102D中的D触发器601～606的输出端，当来自主时钟模块的输出时钟信号CK5的上升沿触发D触发器607使其输出“1”时，D触发器601～606的输出控制各个三态门1A～6A和1B～6B的输出将第二分频单元102B中的相应的T触发器置位或清零。D触发器6的输出经反相器608后再经同相器609延迟一段时间，送给D触发器607的清零端CLRN，使D触发器607的输出为一脉冲。需要说明一下，当改用手工完成线路延迟测量单元的功能时，只需将D0～D5经触发器后的输出固定地置为“0”或“1”即可。
以上虽已结合附图详细描述了本发明的实施例，但显然本领域的技术人员还可能做出种种显而易见的变动，例如：本实施例中的频率提升单元可采用的电路形式可以多样，线路延迟测量单元中数据采样电路采样后可以由硬件电路而非CPU303产生控制相位校正电路的数据D0～D5以及写脉冲Wr，等等。
Claims (7)
1、一种控制时钟信号切换时相位瞬变的设备，包括主时钟模块(101)、备用时钟模块(102)以及选择所述主时钟模块(101)、所述备用时钟模块(102)的输出中的一路作为所述设备输出的选择单元(103)，其特征在于：所述主时钟模块(101)包括提升主时钟频率的第一频率提升单元(101A)和与所述第一频率提升单元(101A)相连、将频率提升后的主时钟信号分频至所需频率的输出时钟信号的第一分频单元(101B)；所述备用时钟模块包括提升从时钟信号频率的第二频率提升单元(102A)，与所述第二频率提升单元(102A)相连、在所述第一分频单元输出时钟信号触发下分频产生所需频率输出时钟信号的第二分频单元(102B)。
2、如权利要求1所述控制时钟信号切换时相位瞬变的设备，其特征在于：所述备用时钟模块(102)还包括根据信号从所述主时钟模块(101)到所述备用时钟模块(102)的信号线路延迟时间以及所述第一分频单元的输出时钟信号对所述第二分频单元(102B)进行控制的相位校正电路(102D)。
3、如权利要求2所述时钟信号切换时相位瞬变控制设备，其特征在于：所述备用时钟模块(102)还可包括测量所述信号线路延迟时间的线路延迟测量单元(102C)。
4、如权利要求2或3所述控制时钟信号切换时相位瞬变的设备，其特征在于：所述线路延迟测量单元(102C)包括依次相连的比较本地参考信号与所述参考信号在所述主、备用时钟模块间往返一次后的信号间相位的第二鉴相器(301)，对所述第二鉴相器(301)输出的鉴相脉冲进行数据采样的数据采样电路(302)，以及处理所述数据采样电路(302)的输出数据以产生所述相位校正电路(102D)所需相位控制数据(D0～D5)的数据处理单元(303)。
5、如权利要求1所述控制时钟信号切换时相位瞬变的设备，其特征在于：所述第一频率提升单元(101A)和所述第二频率提升单元(102A)电路结构相同，各包括依次相连的第一鉴相器(201)、低通滤波器(202)和压控晶体振荡器(203)，以及与所述第一鉴相器(201)输入端和所述压控晶体振荡器(203)输出端相连的分频电路(204)。
6、一种控制主／从时钟信号切换时相位瞬变的方法，其特征在于包括如下步骤：
-提升所述主／从时钟信号的频率；
-将提升频率后的主时钟信号分频输出；
-以分频后的主时钟信号触发所述备用时钟装置，将频率提升后的从时钟信号分频输出。
7、如权利要求6所述控制时钟信号切换时相位瞬变的方法，其特征在于：所述将频率提升后的从时钟信号分频输出的步骤具体包括如下步骤：
-测量信号从所述主时钟装置到所述备用时钟装置的信号线路延迟时间；
-根据所述信号时延时间产生相位补偿信号；
-根据所述相位补偿信号将备用时钟装置中分频后的输出时钟信号的相位提前。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN97108966A CN1093703C (zh) | 1997-06-26 | 1997-06-26 | 控制时钟信号切换时相位瞬变的设备和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN97108966A CN1093703C (zh) | 1997-06-26 | 1997-06-26 | 控制时钟信号切换时相位瞬变的设备和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1204185A true CN1204185A (zh) | 1999-01-06 |
| CN1093703C CN1093703C (zh) | 2002-10-30 |
Family
ID=5170795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97108966A Expired - Lifetime CN1093703C (zh) | 1997-06-26 | 1997-06-26 | 控制时钟信号切换时相位瞬变的设备和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1093703C (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100351732C (zh) * | 2004-10-29 | 2007-11-28 | 国际商业机器公司 | 用于切换与主时钟相关的频率的方法和装置 |
| CN104601317A (zh) * | 2014-12-31 | 2015-05-06 | 南京大全自动化科技有限公司 | 一种fpga的同步时钟装置及其控制方法 |
| CN106168937A (zh) * | 2015-05-22 | 2016-11-30 | 飞思卡尔半导体公司 | 系统级封装（sip）装置的时钟信号对准 |
| CN108777899A (zh) * | 2018-06-26 | 2018-11-09 | 宗仁科技(平潭)有限公司 | 用于生成多路不规则信号的控制电路及照明系统 |
| CN109683658A (zh) * | 2018-12-30 | 2019-04-26 | 广东大普通信技术有限公司 | 一种时钟信号相位控制装置和方法 |
| CN111541451A (zh) * | 2020-06-23 | 2020-08-14 | 深圳比特微电子科技有限公司 | 用于对时钟信号进行升频的方法和时钟电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5068628A (en) * | 1990-11-13 | 1991-11-26 | Level One Communications, Inc. | Digitally controlled timing recovery loop |
| US5225794A (en) * | 1991-11-18 | 1993-07-06 | Motorola, Inc. | Method and apparatus for a sweep oscillator |
| JP2770659B2 (ja) * | 1992-06-26 | 1998-07-02 | 日本電気株式会社 | Ｐｌｌ回路 |
| US5451894A (en) * | 1993-02-24 | 1995-09-19 | Advanced Micro Devices, Inc. | Digital full range rotating phase shifter |
| US5334953A (en) * | 1993-07-22 | 1994-08-02 | Motorola, Inc. | Charge pump bias control in a phase lock loop |
-
1997
- 1997-06-26 CN CN97108966A patent/CN1093703C/zh not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100351732C (zh) * | 2004-10-29 | 2007-11-28 | 国际商业机器公司 | 用于切换与主时钟相关的频率的方法和装置 |
| CN104601317A (zh) * | 2014-12-31 | 2015-05-06 | 南京大全自动化科技有限公司 | 一种fpga的同步时钟装置及其控制方法 |
| CN104601317B (zh) * | 2014-12-31 | 2017-12-26 | 南京大全自动化科技有限公司 | 一种fpga的同步时钟装置及其控制方法 |
| CN106168937A (zh) * | 2015-05-22 | 2016-11-30 | 飞思卡尔半导体公司 | 系统级封装（sip）装置的时钟信号对准 |
| CN106168937B (zh) * | 2015-05-22 | 2021-07-30 | 恩智浦美国有限公司 | 系统级封装(sip)装置及其时钟信号对准方法 |
| CN108777899A (zh) * | 2018-06-26 | 2018-11-09 | 宗仁科技(平潭)有限公司 | 用于生成多路不规则信号的控制电路及照明系统 |
| CN108777899B (zh) * | 2018-06-26 | 2024-01-02 | 宗仁科技(平潭)股份有限公司 | 用于生成多路不规则信号的控制电路及照明系统 |
| CN109683658A (zh) * | 2018-12-30 | 2019-04-26 | 广东大普通信技术有限公司 | 一种时钟信号相位控制装置和方法 |
| CN111541451A (zh) * | 2020-06-23 | 2020-08-14 | 深圳比特微电子科技有限公司 | 用于对时钟信号进行升频的方法和时钟电路 |
| CN111541451B (zh) * | 2020-06-23 | 2021-10-29 | 深圳比特微电子科技有限公司 | 用于对时钟信号进行升频的方法和时钟电路 |
| US11742866B2 (en) | 2020-06-23 | 2023-08-29 | Shenzhen Microbt Electronics Technology Co., Ltd. | Method for up-converting clock signal, clock circuit and digital processing device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1093703C (zh) | 2002-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Vainio et al. | Noise reduction in zero crossing detection by predictive digital filtering | |
| CN1093703C (zh) | 控制时钟信号切换时相位瞬变的设备和方法 | |
| JPH03142553A (ja) | 電子システム | |
| AU2019431775B2 (en) | Power conversion apparatus, and method controlling output impedance of power conversion apparatus | |
| CN110266309A (zh) | 数字调制器、频率合成器和提高调制器速度的方法 | |
| US4847613A (en) | Data transfer apparatus | |
| CN1697324B (zh) | 传输信号去抖动的实现方法及其装置 | |
| CN1889415A (zh) | 一种使主备时钟板相位对齐的装置和方法 | |
| CH692311A5 (de) | Datenverarbeitungsanlage zum Erzeugen eines Unterbruchsignals. | |
| CN109613815A (zh) | 一种基于时间拉伸的时间间隔测量装置 | |
| CN1777005A (zh) | 可控制上电时间与顺序的直流/直流电源调整电路 | |
| CN1435009A (zh) | 选择性禁用时钟分配的方法和设备 | |
| CN104865478A (zh) | 一种触控屏的划线检测系统及其检测方法 | |
| CN1245814C (zh) | Gps定时系统的时钟改进方法和装置 | |
| CN1677967A (zh) | 二进制移频键控解调器及其频率电压转换电路 | |
| CN114356833B (zh) | 一种跨时钟域数据传输中亚稳态风险规避方法和电路 | |
| CN1225839C (zh) | 同步数字传输设备主备时钟平滑切换的方法 | |
| CN1277363C (zh) | 主备时钟互锁控制方法 | |
| CN114995586A (zh) | 基于数字逻辑芯片的多路信号源 | |
| CN1087540C (zh) | 时钟转换过程中防止信元数据损失的装置和方法 | |
| CN1655455B (zh) | 一种处理时钟系统主备倒换的方法和装置 | |
| CN112698683B (zh) | 一种可配置总线解决传输延时数据出错的方法、装置及plc | |
| CN1099763C (zh) | 频率合成器 | |
| CN1302121A (zh) | 一种同步时钟供给系统中的时钟信号切换选择方法及其装置 | |
| CN1324815C (zh) | 信号相位跟踪网络 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent for invention or patent application | ||
| CB02 | Change of applicant information |
Applicant after: Huawei Technologies Co., Ltd. Applicant before: Huawei Technology Co., Ltd., Shenzhen City |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: SHENZHEN HUAWEI TECHNOLOGY CO., LTD TO: HUAWEI TECHNOLOGY CO., LTD. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20021030 |
|
| DD01 | Delivery of document by public notice | ||
| DD01 | Delivery of document by public notice |
Addressee: Huawei Technologies Co., Ltd. Document name: Notification of Expiration of Patent Right Duration |