CN1203614C - 用素数因子算法的快速离散傅立叶变换和反变换集成电路 - Google Patents

Abstract

用素数因子算法的快速离散傅立叶变换数字模拟混合集成电路和反变换数字模拟混合集成电路，无需将模拟信号变换数字信号(无需A/D变换器)，而是直接将模拟信号进行傅立叶变换，它包括：第一级采样保持电路，将N个序列的复数信号分解为二维N₁*N₂序列(N1行和N2列，其中N₁、N₂互为素数)，按列的顺序分N₂次将采样结果送入到第一级傅立叶变换电路，每次传输N₁个采样结果；第一级傅立叶变换电路进行N₂次N₁长度DFT变换；第二级采样保持电路将第一级傅立叶变换结果依次进行保持，并分N₁次将数据送入到第二级傅立叶变换电路；第二级傅立叶变换电路，将第二级采样保持数据，按顺序进行N₁次N₂长度的DFT变换，最终得到N长度的傅立叶变换的结果。本发明省略了乘旋转因子电路，因此电路结构简单，处理速度快，功耗小。

Description

用素数因子算法的快速离散傅立叶变换和反变换集成电路

技术领域

本发明涉及一种快速离散傅立叶变换数字模拟混合集成电路和反变换集成电路及其应用，特别是一种用素数因子算法实现离散傅立叶变换的数字模拟混合集成电路。

背景技术

离散傅立叶变换(DFT)及离散傅立叶反变换(IDFT)在通信系统、数字图像处理、数字信号处理及信息编码等技术领域中扮演着重要的角色，有效地进行离散傅立叶变换及反变换对于大量的高速信号处理问题来说是非常重要的。一般有两种方法实现傅立叶变换或反变换的方法，一是在可编程的数字信号处理器(DSP)上或通用计算机上用软件进行变换，二是利用DFT专用集成电路(ASIC)进行变换。第一种方法适合于速度要求不高的应用领域，第二种方法适用于高速、实时信号处理应用领域。目前在应用系统中普遍采用第二种方法实现的傅立叶变换及反变换。库利Cooley和图基Tukey 1965年提出了一个把序列长度为N表示成为若于因子的乘积，将长度为N的DFT计算分解成为几个较短的DFT计算实现快速傅立叶变换或反变换的方法。该算法是一种高效的DFT或IDFT算法，但实现起来需要乘以旋转因子，导致复杂的电路结构，功耗增加，运算速度降低

发明内容

本发明技术解决问题在于提供一种用素数因子算法实现离散复数快速傅立叶变换的数字模拟混合集成电路和反变换数字模拟混合集成电路，该电路具有运算速度高、功耗小、结构简单的优点。

本发明的技术解决方案：用素数因子算法的快速离散傅立叶变换的集成电路，其特点在于：所述的变换集成电路无需将模拟信号变换数字信号(无需A/D变换器)，而是直接将模拟信号进行傅立叶变换，并且不需要旋转因子电路，它包括以下部分：第一级采样保持电路，将N个序列的复数信号(N个实部和N个虚部)分解为二维N₁*N₂序列(N1行和N2列，其中N₁、N₂之间互为素数)，按列的顺序分N₂次将采样结果送入到第一级傅立叶变换电路，每次传输N₁个采样结果；第一级傅立叶变换电路进行N₂次N₁长度DFT变换，然后将结果输出到第二级采样保持电路；第二级采样保持电路将第一级傅立叶变换结果依次进行保持，并分N₁次将数据送入到第二级傅立叶变换电路；第二级傅立叶变换电路，将第二级采样保持的数据，按顺序进行N₁次N₂长度的DFT变换，最终得到N长度的傅立叶变换的结果。

本发明的原理是：

傅立叶变换公式为

$X\left[k\right]=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x\left[n\right]W_N^{\mathrm{kn}},0\≤k\≤N-1---\left[1\right]$

其中x[n]为变换前的时域信号，X[k]为变换后的频域信号，W_N ^kn为变换系数，N为序列长度。

为得到高效的DFT算法，将序列的长度N分解成两个因子的乘积：

                 N＝N₁*N₂                       【2】

这样n和k可以表示成

式中((^*))_N表示以N为模的标号计算。

若N₁和N₂互为素数时(即没有共同的因子)，则选择常数A、B、C和D，

使得在0到N-1之间的n和k值只出现一次，这样可以得到：

$W_n^{\mathrm{kn}}=W_N^{({\mathrm{An}}_1+{\mathrm{Bn}}_2)({\mathrm{Ck}}_1+{\mathrm{Dk}}_2)}=W_{N_1}^{k_1{n}_1}{W}_{N_2}^{k_2{n}_2}---\left[5\right]$

这就要求((AC))_N＝N₂，((BD))_N＝N₁，且((AD))_N＝((BC))_N＝0。以下是能够满足上述条件的一组系数，

A＝N₂                    B＝N₁                     【6】

$C=N_2{\left(\left(N_2^{-1}\right)\right)}_{N_1}$ $D=N_1{\left(\left(N_1^{-1}\right)\right)}_{N_2}---\left[7\right]$

因此DFT可以表示成：

$X\left[k\right]=X[{\left(\left(N_2\right(\left(N_2^{-1}\right)\right)}_{N_1}{K}_1+N_1{\left({\left(N_1^{-1}\right)}_{N_2}{K}_2\right))}_N]$

$=\underset{n_2=0}{\overset{N_2-1}{\mathrm{\Σ}}}\left[\underset{n_1=0}{\overset{N_1-1}{\mathrm{\Σ}}}x\right[{\left((N_2{n}_1+N_1{n}_2)\right)}_N\left]W_{N_1}^{k_1{n}_1}\right]W_{N_2}^{k_2{n}_2}---\left[8\right]$

式中0≤k₁≤N₁-1和0≤k₂≤N₂-1。这样就把一维傅立叶变换表示成一个没有旋转因子的二维傅立叶变换。因为要求N₁和N₂必须互为素数，所以形式为公式【8】的算法称为素数因子算法。

以上是将输入信号分解成N＝N₁*N₂二维序列形式，也可以将电路构成方法扩展到三维或更高维结构，如分解为三维，设N＝N₁*N₂*N₃(N₁，N₂，N₃均互为素数)，则三维输入的DFT变换形式为：

$X(K_1,K_2,K_3)=\underset{n_3=0}{\overset{N_3-1}{\mathrm{\Σ}}}\underset{n_2=0}{\overset{N_2-1}{\mathrm{\Σ}}}\underset{n_1=0}{\overset{N_1-1}{\mathrm{\Σ}}}x\left[{\left((N_3{n}_1+N_2{n}_2+N_1{n}_3)\right)}_N\right]W_{N_1}^{k_1{n}_1}{W}_{N_2}^{k_2{n}_{21}}{W}_{N_3}^{k_3{n}_3}---\left[9\right]$

则原来的N序列变换可通过下面三步得到：先作N₂*N₃个N₁点变换，再作N₁*N₃个N₂点变换，最后再作N₁*N₂个N₃点变换。同样可以得到更高V维的变换形式。

此外，按公式

$x\left(n\right)=\frac{1}{N}\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}X\left(k\right)W_N^{-\mathrm{nk}},---\left[10\right]$

前述的用素数因子算法的快速离散傅立叶变换的集成电路同样适用于反变换的集成电路，其结构形式与上述的电路形式完全相同，只是增加了系数1/N。

本发明的有益效果是：由于采用模拟数字混合电路技术实现素数因子算法离散复数快速傅立叶变换或反变换，所述的电路无需将模拟信号变换数字信号，而是直接将模拟信号进行傅立叶变换或反变换，在变换或反变换过程中只需将一个序列长度N分解为若干个素数因子的乘积，把长度为N的DFT或IDFT计算分解成几个序列较短的DFT或IDFT计算实现快速傅立叶变换或反变换，并且不需要旋转因子电路，因此电路结构简单、运算速度高、功耗低。

附图说明

图1为本发明的外部结构原理图；

图2为本发明的结构原理框图；

图3为本发明实施例中输入序列为N＝63的结构原理框图；

图4为图3中第一级和第二级采样保持电路结构示意图；

图5为图3中每个采样保持器S/H的结构原理示意图；

图6为本发明实施例中的第一级傅立叶变换电路原理示意图；

图7为本图6中乘法器器X[(n1，n2)₆₃]电路原理示意图；

图8为图6中乘法器G[n2，k1]电路原理示意图；

图9为图6中加法器原理示意图；

图10为图6中减法器原理示意图；

图11为本发明实施例中的第二级傅立叶变换电路原理示意图；

图12为本发明扩展到三维时的电路结构图；

图13为本发明中的傅立叶反变换结构原理图。

具体实施方式

下面结合附图及实施例对本发明进一步详细说明。

如图1和2所示，本发明的输入信号为模拟信号，输出也为模拟信号，即无需将模拟信号变换成数字信号(无需A/D变换器)，而是直接对模拟信号进行傅立叶变换，本发明的电路包括：第一采样保持电路S/H1，完成对输入模拟信号的采样和保持；第一级傅立叶变换器FFT1，完成第一级采样保持电路输出的信号和变换系数的乘积之求和的运算；第二级采样保持电路S/H2，采样并保持第一级傅立叶变换器FFT1的中间变换结果；第二级傅立叶变换器FFT2，完成最终的变换结果，其中第一和第二级采样保持电路S/H1和S/H2的结构相同，分为实部采样保持电路S/HR和虚部采样保持电路S/HI，每级采样保持电路均由与输入模拟信号序列相对应的多个采样保持S/HRi，S/HIi(I＝0，1，2，3...N-1)组成，第一级傅立叶变换电路FFT1和第二级傅立叶变换电路FFT2分别进行序列长度为N₁和N₂的傅立叶变换。

如图3所示，本发明实施例的输入序列信号数为N＝63，将其分为两个素数因子的乘积。即令：

                     N₁＝9，N₂＝7                   【11】

可以得到：

对于0≤k₁≤8和0≤k₂≤6可以得到表达式：

$X\left[{\left((28k_1+36k_2)\right)}_{63}\right]=\underset{n_2=0}{\overset{6}{\mathrm{\Σ}}}\left[\underset{n_1=0}{\overset{8}{\mathrm{\Σ}}}x\right[{\left((7n_1+9n_2)\right)}_{63}\left]W_9^{k_1{n}_1}\right]W_7^{k_2{n}_2}---\left[13a\right]$

$=\underset{n_2=0}{\overset{6}{\mathrm{\Σ}}}G[n_2,k_1]W_7^{k_2{n}_2}$

其中：

$G[n_2,k_1]=\underset{n_1=0}{\overset{8}{\mathrm{\Σ}}}x\left[{\left((7n_1+9n_2)\right)}_{63}\right]W_9^{k_1{n}_1}---\left[13b\right]$

本实施例的变换过程是，第一级采样保持电路S/H1对输入的63个复数模拟信号进行采样保持，将63个序列的复数信号分解为二维9*7序列，按列的顺序分7次将采样结果送入到第一级傅立叶变换电路FFT1，每次传输9个采样结果；第一级FFT变换电路进行7次9点的FFT变换，再将变换结果保持在第二级S/H2中，按行的顺序分9次将采样结果送入到第二级傅立叶变换电路FFT2，每次传输7个采样结果；第二级FFT变换FFT2，进行9次7点的FFT变换，最终输出63个变换结果。时钟和控制信号控制电路运算的时序。

如图4所示，第一级和第二级采样保持电路结构是相同的，输入模拟信号的序列N＝63，即有63个模拟的复数信号，所以共有126个采样保持器S/HRO-S/HR62(实部)和S/HI0-S/HI62(虚部)，其中outR(0)-OutR(62)为63个采样保持器的实部输出信号，outI(0)-OUtI(62)为63个采样保持器的虚部输出信号。

如图5所示，每个采样保持器S/Hi至少由两个模拟开关nswil和nswi2、输入耦合电容Ci1和Ci2及线性运算放大器ampi1和ampi2组成，其中第一级输入电容Ci1的输入端与第一级控制开关nswi1相连接，其输出端与线性运算放大器ampi1的输入端相连，第二级控制开关nswi2的输入端与第一级线性运算放大器ampi1的输出端连接，其输出端连接到第二输入电容Ci2的输入端，第二输入电容Ci2的输入端与第二线性运算放大器ampi2的输入端连接；在两级模拟开关nswi1和nswi2与两级输入耦合电容Ci1和Ci2之间还加有接地电容Ci11和Ci21，in为输入信号，Xswi1和Xswi2为采样控制信号。

如图6所示，按式(13)第一级傅立叶变换器FFTl的作用是利用多输入耦合电容及线性运算放大器完成信号与变换系数的乘积之和(差)的运算。从第一级采样保持电路抽取N₂＝9个复数信号，即9个实部信号和9个虚部信号分别进入到第一级傅立叶变换器FFT1中，9个实部输入信号又分别与变换系数W₉ ^k1n1的实部和虚部进行乘积之和(差)的运算，9个虚部输入信号也分别与变换系数W₉ ^k1n1的实部和虚部进行乘积之和(差)的运算，然后进行加减运算。

如图7、图8所示，图6中的乘积之和(差)的运算电路由多输入耦合电容

(n₁＝0，1，3，...8，0≤k₁≤8)，耦合电容C_i11，线性运算放大器ampi11、ampi12和反馈电容C_if1，C_if2构成。在电路中多路输入耦合电容的值

是与变换系数(W₉ ^k2n2)_R或(W₉ ^k2n2)_I成比例的。

如图9所示，每个加法器电路由输入电容C_i21-C_i22、耦合电容C_i23，两级运算放大器Amp_i21和Amp_i22、反馈电容C_if21和C_if22组成。如图10所示，每个减法器电路由输入电容C_i31-C_i32、耦合电容C_i33，反馈电容C_if31-C_if32、两级运算放大器amp_i31和amp_i32组成。

图11所示，第二级傅立叶变换器FFT2与第一级傅立叶变换器FFT1的变换原理相同，只是采用的运算放大器和加法器的数量不同(图11)。按式(12)第二级傅立叶变换器FFT2的作用是利用多输入耦合电容及线性运算放大器完成信号与变换系数的乘积之和(差)的运算。从第二采样保持电路S/H2抽取的N₂＝7个复数信号，即7个实部信号和7个虚部信号分别进入到第二级傅立叶变换器FFT2中，7个实部输入信号又分别与变换系数W₇ ^k2n2的实部和虚部进行乘积之和(差)的运算，7个虚部输入信号也分别与变换系数W₇ ^k2n2的实部和虚部进行乘积之和(差)的运算，然后进行加减运算。乘积之和(差)的运算电路，加法电路，减法电路的结构与与第一级傅立叶变换器FFT1中的电路相同。只是乘积之和(差)的运算电路中的输了耦合电容的数量不同。

按照上述所述的采样保持电路和傅立叶变换器，整个傅立叶变换工作过程如下：

1.63个复数时序信号的实数部和虚数部依次分别被采样进入到第一级采样保持电路S/H1中(见图2)，实数部和虚数部共126个信号分别保存在126个采样保持器S/HR0-62和S/HI0-62中。

2、上述的采样保持器S/H1经过各自的控制开关控制，按照表一的次序，每次抽取实数部分和虚数部分各9个信号，送入到第一级傅立叶变换器FT1进行第一次傅立叶变换(图6)，即实现上式【13】。

3、把第一次变换后的输出结果存在第二级采样保持电路S/H2中，需要126个采样保持器S/H，含63个实部和63个虚部采样保持器。(见图2)

4、经过第二级采样保持电路S/H2中各自采样保持器的控制开关nsw的控制，每次从第二级采样保持器S/H2抽取实数部分和虚数部分各7个信号，送入到第二级傅立叶变换器FFT2进行第二次傅立叶变换(见图11)，即实现上式【13】。按照表二的次序，输出数据。

5、这样素数因子算法离散复数快速傅立叶变换的集成电路可根据需要依次分别输出63个实数部信号和63个虚数部信号。

表一：输入的二维数列(63个数据，分7次输入到电路中，每次输入9个数据)

表二：输出的二维数列(63个数据，分9次输出，每次输出7个数据)

以上是将输入信号排列成二维序列的形式进行DFT变化的电路构成，这种构成方法可以扩展到三维或三维以上序列的形式。图12所示，将输入信号排列成三维的形式，设N＝N₁*N₂*N₃(N1，N2，N3互为素数)，则按式(9)进行三维输入的DFT变换。进行三维输入的DFT变换电路由第一级采样保持电路S/H1、第一级傅立叶变换电路FFT1、第二级采样保持电路S/H2，第二级傅立叶变换电路FFT2，第三级采样保持电路S/H3，第三级傅立叶变换电路FFT3构成，输入的模拟信号x(t)经第一采样保持电路S/H1进行N次采样保持，接顺序依次分N₁*N₂次输出数据，每一次输出N₃个复数数据给FFT1电路；第一级傅立叶变换电路FFT1，它按顺序分N₁*N₂得到数据进行第一级N₃点的FFT变换，第一级傅立叶变换电路FFT1的运算结果输出给第二级采样保持电路S/H2；第二级采样保持电路S/H2将输出数据到傅立叶变换电路FFT2；第二级傅立叶变换电路FFT2，对第二级采样保持电路S/H2的输出数据进行第二级N₂点FFT变换，之后将上述运算结果输出给第三级采样保持电路S/H3；第三级采样保持电路S/H3，第二级傅立叶变换电路FFT2的输出数据全部保持在该电路中；第三级傅立叶变换电路FFT3从第三级采样保持电路S/H3取出数据进行第二级N₁点FFT变换，最后得到N个复数序列的傅立叶变换。

如图13所示，为本发明快速傅立叶反变换(IDFT)模拟数字混合电路结构，利用傅立叶反变换公式(10)可以实现快速傅立叶反变换。为得到高效的IDFT算法，将序列的长度N分解成两个因子的乘积：

                     N＝N₁*N₂                         【14】

这样n和k可以表示成

式中((^*))_N表示以N为模的标号计算。

若N₁和N₂互为素数时(即没有共同的因子)，则选择常数A、B、C和D，使得在0到N-1之间的n和k值只出现一次，这样可以得到：

$W_N^{-\mathrm{kn}}=W_N^{-({\mathrm{An}}_1+{\mathrm{Bn}}_2)({\mathrm{Ck}}_1+{\mathrm{Dk}}_2)}=W_{N_1}^{-k_1{n}_1}{W}_{N_2}^{-k_2{n}_2}---\left[17\right]$

这就要求((AC))_N＝N₂，((BD))_N＝N₁，且((AD))_N＝((BC))_N＝0。以下是能够满足上述条件的一组系数，

A＝N₂                        B＝N₁                      【18】

${C=N}_2{\left(\left(N_2^{-1}\right)\right)}_{N_1}$ $D=N_1{\left(\left(N_1^{-1}\right)\right)}_{N_2}---\left[19\right]$

因此IDFT可以表示成：

$n\left(k\right)n=x{\left(((N_2(\left(N_2^{-1}\right)\right)}_{N_1}{n}_1+{N_1{\left((N_1^{-1}\right)}_{N_2}{n}_2\left)\right)}_N)$

$=\underset{k_2=0}{\overset{N_2-1}{\mathrm{\Σ}}}\left[\underset{k_1=0}{\overset{N_1-1}{\mathrm{\Σ}}}X\right[{\left((N_2{k}_1+N_1{k}_2)\right)}_N\left]\frac{W_{N_1}^{-k_1{n}_1}}{\sqrt{N_1}}\right]\frac{W_{N_2}^{-k_2{n}_2}}{\sqrt{N_2}}---\left[20\right]$

令 $W_{N_1}^{\′n_1{k}_1}=\frac{W_{N_1}^{-k_1{n}_1}}{\sqrt{N_1}},$ $W_{N_2}^{\′n_2{k}_2}=\frac{W_{N_2}^{-k_2{n}_2}}{\sqrt{N_2}}$

则

$n\left(k\right)n=\underset{k_2=0}{\overset{N_2-1}{\mathrm{\Σ}}}\left[\underset{k_1=0}{\overset{N_1-1}{\mathrm{\Σ}}}X\right[{\left((N_2{k}_1+N_1{k}_2)\right)}_N\left]W_{N_1}^{k_1^{\′}{n}_1}\right]W_{N_2}^{{k_2^{\′}n}_2}---\left[21\right]$

其结构形式与前述的快速傅立叶变换模拟数字混合电路形式完全相同。它包括下列部分及功能：第一级采样保持电路，将输入的模拟信号分N组进行采样，将N个序列的复数信号分解为二维N₁*N₂序列，按列的顺序分N₂次将采样结果送入到第一级傅立叶反变换电路IFFT1，每次传输N₁个采样结果；第一级IFFT变换电路进行N₂次N₁点的IFFT变换，再将变换结果保持在第二级S/H2中，按行的顺序分N₁次将采样结果送入到第二级傅立叶反变换电路IFFT2，每次传输N₂个采样结果；第二级傅立叶反变换电路IFFT2，进行N₁次N₂点的IFFT反变换，最终输出N个变换结果。

Claims (11)

1、用素数因子算法的快速离散傅立叶变换集成电路，该集成电路为数字模拟混合集成电路，其特征在于：无需将模拟信号变换数字信号，即无需A/D变换器，直接将模拟信号进行傅立叶变换，它包括以下部分：第一级采样保持电路，将N个序列的复数信号中的N个实部和N个虚部分解为二维N₁*N₂序列，即具有N₁行和N₂列，其中N₁和N₂互为素数，并按二维矩阵变化顺序，分N₂次将采样结果送入到第一级傅立叶变换电路，每次传输N₁个采样结果；第一级傅立叶变换电路按二维矩阵变换顺序依次进行N₂次N₁长度变换，然后将结果输出到第二级采样保持电路；第二级采样保持电路将第一级傅立叶变换结果依次进行采样保持，并分N₁次将数据送入到第二级傅立叶变换电路，每次传输N₂个采样结果；第二级傅立叶变换电路，将第二级采样保持的数据，按二维矩阵变化顺序依次进行N₁次N₂长度的变换，最终得到N长度的傅立叶变换的结果。

2、用素数因子算法的快速离散傅立叶变换集成电路，该集成电路为数字模拟混合集成电路，其特征在于：该集成电路包含第一、第二和第三级采样保持电路以及第一、第二和第三级傅立叶变换电路，用于将N个序列的复数信号中的N个实部和N个虚部分解为三维N₁*N₂*N₃序列，其中N₁、N₂和N₃互为素数，并通过执行三维操作进行用素数因子算法的快速离散傅立叶变换。

3、根据权利要求1所述的用素数因子算法的快速离散傅立叶变换集成电路，该集成电路为数字模拟混合集成电路，其特征在于：输入N序列为63个，且N＝63＝N₁*N₂＝9*7或N＝N₁*N₂＝7*9。

4、根据权利要求1或2或3所述的用素数因子算法的快速离散傅立叶变换集成电路，该集成电路为数字模拟混合集成电路，其特征在于：所述采样保持电路由实部采样电路和虚部采样电路组成。

5、根据权利要求4所述的用素数因子算法的快速离散傅立叶变换集成电路，该集成电路为数字模拟混合集成电路，其特征在于：所述采样保持电路的采样和保持过程由时钟和控制信号控制。

6、根据权利要求4所述的用素数因子算法的快速离散傅立叶变换集成电路，该集成电路为数字模拟混合集成电路，其特征在于：所述实部采样保持电路和虚部采样保持电路由与输入信号位数相对应的多个采样保持器组成。

7、根据权利要求1或2或3所述的用素数因子算法的快速离散傅立叶变换集成电路，该集成电路为数字模拟混合集成电路，其特征在于：所述的傅立叶变换器由实部傅立叶变换器和虚部傅立叶变换器组成。

8、根据权利要求7所述的用素数因子算法的快速离散傅立叶变换集成电路，该集成电路为数字模拟混合集成电路，其特征在于：所述傅立叶变换器中采样保持后的信号与变换系数的乘积之和或差的运算是通过多路输入电容耦合和线性运算放大器电路来实现。

9、根据权利要求7所述的用素数因子算法的快速离散傅立叶变换集成电路，该集成电路为数字模拟混合集成电路，其特征在于：所述的傅立叶变换过程的控制由时钟和控制信号来实现。

10、用素数因子算法的快速离散傅立叶反变换集成电路，该集成电路为数字模拟混合集成电路，其特征在于：无需将模拟信号变换数字信号，即无需A/D变换器，而是直接将模拟信号进行傅立叶反变换，它包括以下部分：第一级采样保持电路，将N个序列的复数信号中的N个实部和N个虚部分解为二维N₁*N₂序列，即具有N₁行和N₂列，其中N₁和N₂互为素数，并按二维矩阵变化顺序，分N₂次将采样结果送入到第一级傅立叶反变换电路，每次传输N₁个采样结果；第一级傅立叶反变换电路按二维矩阵变换顺序依次进行N₂次N₁长度变换，然后将结果输出到第二级采样保持电路；第二级采样保持电路将第一级傅立叶反变换结果依次进行采样保持，并分N₁次将数据送入到第二级傅立叶反变换电路，每次传输N₂个采样结果；第二级傅立叶反变换电路，将第二级采样保持的数据，按二维矩阵变化顺序依次进行N₁次N₂长度的变换，最终得到N长度的傅立叶反变换的结果。

11、根据权利要求10所述的用素数因子算法的快速离散傅立叶变换集成电路，该集成电路为数字模拟混合集成电路，其特征在于：输入N序列为63个，且N＝63＝N₁*N₂＝7*9或N＝N₁*N₂＝9*7。

Images