CN1180593C - 一种快速傅立叶变换和反变换的模拟数字混合电路及其在通信系统中的应用 - Google Patents

一种快速傅立叶变换和反变换的模拟数字混合电路及其在通信系统中的应用 Download PDF

Info

Publication number
CN1180593C
CN1180593C CNB021163839A CN02116383A CN1180593C CN 1180593 C CN1180593 C CN 1180593C CN B021163839 A CNB021163839 A CN B021163839A CN 02116383 A CN02116383 A CN 02116383A CN 1180593 C CN1180593 C CN 1180593C
Authority
CN
China
Prior art keywords
circuit
fourier transform
analog
order
fast fourier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021163839A
Other languages
English (en)
Other versions
CN1449167A (zh
Inventor
吴南健
李勇
陈杰
杨军
寿国梁
旷章曲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou West Stemm Microelectronics Technology Co Ltd
Original Assignee
LIUHE WANTONG MICROELECTRONIC TECHNOLOGY Co Ltd BEIJING
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LIUHE WANTONG MICROELECTRONIC TECHNOLOGY Co Ltd BEIJING filed Critical LIUHE WANTONG MICROELECTRONIC TECHNOLOGY Co Ltd BEIJING
Priority to CNB021163839A priority Critical patent/CN1180593C/zh
Publication of CN1449167A publication Critical patent/CN1449167A/zh
Application granted granted Critical
Publication of CN1180593C publication Critical patent/CN1180593C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一种快速傅立叶变换模拟数字混合电路,将N个输入复数序列数据按N1行和N2列的二维形式排列(N=N1*N2),经第一级采样保持电路后,旋转因子电路按照采样的顺序,每采N2个数据就进行旋转因子的运算,每一个输入数据需要进行N1次旋转因子运算,每次得到N2*N1个结果;第一级傅立叶变换电路对旋转因子输出的结果进行N2点FFT变换运算,然后将结果共N*N1个数据输入并保存到第二级采样保持电路;第二级傅立叶变换电路按顺序分N2次,每次取N1*N1个数据,进行N1点变换运算,输出最终变换结果。此外,利用前述变换电路结构,还可以进行傅立叶反变换,同时可用于OFDM通信系统的接收机和发射机中。本发明无需模拟数字变换器,可直接进行模拟FFT变换或IFFT变换,电路结构简单,运算速度高及功耗低。

Description

一种快速傅立叶变换和反变换的模拟数字混合电路 及其在通信系统中的应用
技术领域
本发明涉及一种快速傅立叶变换电路和快速傅立叶反变换电路及其应用,尤其是一种采用模拟数字混合技术实现的快速傅立叶变换电路和反变换电路及其在正交频分多路复用(OFDM)通信系统中的应用。
背景技术
快速傅立叶变换(FFT)和快速傅立叶反变换(IFFT)技术,广泛地应用于无线通信,移动通信及数字信号处理系统等领域。在实际应用系统中经常采用专用集成电路(ASIC)方式来进行FFT或IFFT。专用FFT或IFFT电路具有运算速度快,适用于实时的信号处理系统的优点。自从库列-图基1965年发表快速傅立叶算法以来,各种离散傅立叶变换(DFT)和离散反傅立叶变换(IDFT)的快速算法及快速傅立叶变换电路和反变换电路不断出现。到目前为止,快速傅立叶变换电路或快速傅立叶反变换电路均以数字电路作为基础。在这些电路系统中对模拟信号实施快速傅立叶变换时,首先要把输入的模拟信号经模数变换器(A/D)变换成数字信号,然后进行快速傅立叶变换。这样使傅立叶变换电路结构复杂,功耗增大;傅立叶反变换也是如此。这些缺点制约了无线通信、移动通信、尤其是使用宽带通信技术的手提式电子仪器、端子的发展。因此提高傅立叶变换或反变换速度,减少功耗,在傅立叶变换或反变换电路系统中就显得尤为重要。
发明内容
本发明解决的技术问题是:提供一种高速度、高精度、低功耗及电路结构简单的快速傅立叶变换模拟数字混合电路和快速傅立叶反变换模拟数字混合电路及其在正交频分多路复用(OFDM)通信系统中的应用。
本发明的技术解决方案是:利用模拟电路及模拟信号运算方法,不需要将输入的模拟信号通过(A/D)转换器转换成数字信号,直接对模拟信号进行序列长度为N的DFT变换,将输入信号按N1行和N2列的二维形式重新排列,N=N1*N2,由以下电路模块构成:第一级采样保持电路,对输入的N个复数模拟信号按分N1组按顺序进行采样保持,每组连续采样N2次并将N2个复数数据保持在该电路中;旋转因子电路,对保持在第一级采样保持电路中的一组N2个复数数据进行旋转因子运算 W N k 1 n 2 ( n 2 = 0,1,2 . . . N 2 - 1 , k 1 = 0,1,2 . . . N 1 - 1 ) ; 第一级傅立叶变换(FFT)电路,对旋转因子运算电路的输出数据按顺序进行N2点的DFT变换运算;第二级采样保持电路,将第一级FFT电路输出的全部数据保持在该电路中;第二级傅立叶变换电路,按顺序每次从第二级采样保持电路中提取N1个复数数据进行N1点的DFT变换,最后得到N个序列的傅立叶变换。
本发明的原理如下:
对于一个长度为N的复合数序列,它的DFT为
X [ k ] = Σ n = 0 N - 1 x [ n ] W N kn 0 ≤ k ≤ N - 1 - - - - - ( 1 )
其中WN=e-j(2π/N),假设序列的长度N可以表示成两个因子的乘积,即
                      N=N1*N2                               (2)
利用标号概念将序列正规的分解,假设标号n和k表示为
很容易证明,当n1和n2在给定范围内遍取所有可能的值时,n为从0到(N-1)的全部可能值且不重复,对于频域标号k也一样。利用这些标号映射,可将DFT表示成两个标号k1和k2的函数。把式(3)代入式(1)得
X [ k ] = X [ k 1 + N 1 k 2 ]
= Σ n 2 = 0 N 2 - 1 Σ n 1 = 0 N 1 - 1 x [ N 2 n 1 + n 2 ] W N ( k 1 + N 1 k 2 ) ( N 2 n 1 + n 2 )
= Σ n 2 = 0 N 2 - 1 Σ n 1 = 0 N 1 - 1 x [ N 2 n 1 + n 2 ] W N N 2 k 1 n 1 W N k 1 n 2 W N N 1 k 2 n 2 W N N 1 N 2 k 2 n 1 - - - - - ( 4 )
因为
W N N 2 k 1 n 1 = W N 1 k 1 n 1 , W N N 1 k 2 n 2 = W N 2 k 2 n 2 , 以及 W N N 1 N 2 k 2 n 1 = 1 , 所以式(4)可以写成
X ( k 1 + N 1 k 2 ) = Σ n 1 = 0 N 1 - 1 [ Σ n 2 = 0 N 2 - 1 ( x [ N 2 n 1 + n 2 ] W N k 1 n 2 ) W N 2 k 2 n 2 ] W N 1 k 1 n 1 , - - - - - ( 5 )
其中0≤k1≤N1-1且0≤k2≤N2-1。
为了解释(5),可以将输入标号映射的作用设想为把输入的一维序列映射成一个二维序列,该序列可以表示为一个N1行和N2列的二维数列,其中n1和n2分别代表数列的行和列,输入的数据与因子
Figure C0211638300078
相乘得到
Figure C0211638300079
式(6)中的因子 称为旋转因子。
按顺序进行旋转因子运算后的每N2个数据进行第一级DFT变换,即:
Figure C02116383000711
经过采样保持后,从中取出数据进行第二级DFT变换:
本发明由于采用了复合数N的方法实现FFT变换电路,按式(2)将长度为N的DFT计算分解成为较短的两个长度N1和N2DFT计算。具体地先进行旋转因子电路运算,再进行长度N2求和的DFT计算,经保持后再进行长度N1求和的DFT计算,最终得到长度为N的DFT变换结果。
以上是将输入信号排列成二维序列的形式进行DFT变化的电路构成,这种构成方法可以扩展到三维或三维以上序列的形式,如果分解为三维的形式,
设N=N1*N2*N3、则三维输入的DFT变换形式为:
X ( k 1 + N 1 k 2 + N 1 N 2 k 3 ) =
Σ n 1 N 1 - 1 { ( Σ n 2 N 2 - 1 [ Σ n 3 N 3 - 1 ( x [ N 2 N 3 n 1 + N 3 n 2 + n 3 ] W N [ k 1 + k 2 N 1 ] n 3 ) W N 3 k 3 n 3 ] W N 2 N 1 k 1 n 2 ) W N 2 k 2 n 2 } W N 1 k 1 n 1 - - - ( 9 a )
k=k1+N1k2+N1*N2k3                                        (9b)
n=N2*N3n1+N3n2+n3                                        (9c)
其中0≤n1≤N1-1,0≤n2≤N2-1,0≤n3≤N3-1;
0≤k1≤N1-1,0≤k2≤N2-1,0≤k3≤N3-1。
同样可以得到更高维的变换形式。
此外,利用傅立叶反变换公式
x ( n ) = 1 N Σ n = 0 N - 1 X ( k ) W N - nk - - - - ( 10 )
可以实现快速傅立叶反变换,其结构形式与前述的快速傅立叶变换模拟数字混合电路形式完全相同,只是增加了系数1/N。
前述的快速傅立叶变换模拟数字混合电路及反变换电路同时可以用在基于宽带无线局域网国际标准(IEEE802.11a或HIPERLAN/2)的OFDM通信系统接收机和发射机中,其特点是:其中的傅立叶变换电路采用前述的快速傅立叶变换模拟数字混合电路,且电路结构省略了A/D变换器;其中的傅立叶反变换电路采用前述的快速傅立叶反变换模拟数字混合电路,且省略了A/D转换电路,增加了电路设计自由度。
本发明的有益效果是:由于变换电路采用模拟电路形式及模拟运算方法,无需将输入的模拟信号通过A/D转换器转换成数字信号,可以直接对模拟信号进行FFT或IFFT,所以电路结构简单、功耗低、运算速度高。
附图说明
图1为本发明结构原理示意图;
图2为图1中的第一级采样保持器结构原理示意图;
图3为图1中的旋转因子电路的结构原理示意图;
图4为图1中的第一级傅立叶变换电路结构原理示意图;
图5为图1中的第二级采样保持器结构原理示意图;
图6为图1中的第二级傅立叶变换电路结构原理示意图;
图7为本发明的输入序列为N=64实施例的结构原理示意图;
图8为图7中的第一级采样保持电路结构原理图;
图9为图8中的采样保持器电路结构原理图;
图10为图7中的旋转因子电路结构原理示意图;
图11为图10中的部分电路原理图;
图12为图11中的乘法器电路原理图;
图13为图11中的加法器电路原理图;
图14为图11中的减法器电路原理图;
图15为图7中的第一级傅立叶变换电路结构原理示意图;
图16为图15中ADSBa(i)和ADDa(i)电路结构原理图;
图17为图7中第二级采样保持电路结构原理图;
图18为图17中采样保持器电路结构原理图;
图19为图7中第二级傅立叶变换电路结构原理示意图;
图20为本发明输入序列N分解成三维时结构示意框图;
图21为本发明快速傅立叶反变换(IFFT)结构原理示意图
具体实施方式
下面结合附图及实施例对发明进一步详细说明。
如图1所示,本发明由第一级采样保持电路S/H1、旋转因子电路Wn、第一级傅立叶变换电路FFT1、第二级采样保持电路S/H2及第二级傅立叶变换电路FFT2构成,对N个复数序列按N=N1*N2进行二维序列(N1行,N2列)重新编号,第一采样保持电路可以对输入的N个复数模拟信号分N1组按顺序进行采样保持,每一组连续采样N2次并将N2个数据保持在该电路中,采样结果可以写成x(N2n1+n2)=xR(N2n1+n2)jxI(N2n1+n2)(0≤n2≤N2-1);旋转因子电路(Wn)将S/H1输出的N2个数据分别进行旋转因子乘积计算,其中每一个数据分别需要进行N1次(对应N1个k1值)不同旋转因子运算,结果为
x ~ [ n 1 , n 2 , k 1 ] = x [ N 2 n 1 + n 2 ] W N k 1 n 2 ( 0 ≤ n 1 ≤ 7,0 ≤ n 2 ≤ 7,0 ≤ k 1 ≤ 7 ) - - - - - - ( 11 a )
实部运算结果为
x ~ R [ n 1 , n 2 , k 1 ] = [ x R [ N 2 n 1 + n 2 ] ( W N k 1 n 2 ) R - x I [ N 2 n 1 + n 2 ] ( W N k 1 n 2 ) I ] - - - - - ( 11 b )
虚部运算结果为
x ~ I [ n 1 , n 2 , k 1 ] = [ x I [ N 2 n 1 + n 2 ] ( W N k 1 n 2 ) R + x R [ N 2 n 1 + n 2 ] ( W N k 1 n 2 ) I ] - - - - ( 11 c )
第一级傅立叶变换电路FFT1对上述旋转因子运算的输出结果进行第一级N2点的FFT运算。实部变换结果为:
G R [ n 1 , k 1 , k 2 ] = Σ n 2 = 0 N 2 - 1 [ x ~ R [ n 1 , n 2 , k 1 ] ( W N 2 k 2 n 2 ) R - x ~ I [ n 1 , n 2 , k 1 ] ( W N 2 k 2 n 2 ) I ] - - - - - ( 12 a )
虚部变换结果为:
G I [ n 1 , k 1 , k 2 ] = Σ n 2 = 0 N 2 - 1 [ x ~ I [ n 1 , n 2 , k 1 ] ( W N 2 k 2 n 2 ) R + x ~ R [ n 1 , n 2 , k 1 ] ( W N 2 k 2 n 2 ) I ] - - - - - ( 12 b )
将上述运算结果输出给第二级采样保持电路S/H2;第二级采样保持电路S/H2将第一级傅立叶变换电路FFT1输出的N*N1个数据全部保持在该电路中;最后第二级FFT2变换电路对第二级采样保持的输出数据按顺序分N2次进行第二级N1点的FFT变换,每一次变换取N1*N1个数据,最后得到N个复数序列的傅立叶变换,实部变换结果为
X R ( k 1 + N 1 k 2 ) = Σ n 1 = 0 N 1 - 1 [ G R [ n 1 , k 1 , k 2 ] ( W N 1 k 1 n 1 ) R - G I [ n 1 , k 1 , k 2 ] ( W N 1 k 1 n 1 ) I ] - - - - - ( 12 a )
虚部变换结果为
X I ( k 1 + N 1 k 2 ) = Σ n 2 = 0 N 1 - 1 [ G I [ n 1 , k 1 , k 2 ] ( W N 1 k 1 n 1 ) R + G R [ n 1 , k 1 , k 2 ] ( W N 1 k 1 n 1 ) I ] - - - - - ( 13 b )
时钟和控制信号控制傅立叶变换中数据的传输和运算过程。
如图2所示,第一级采样保持电路S/H1分为实部采样保持电路和虚部采样保持电路,实部采样保持电路和虚数采样保持电路中的采样保持器个数与一组N2个序列复数数据相对应,分N1个组(n1=0,1...N1-1)进行采样保持工作,每一组共采样保持N2个序列复数数据,即实部有Sr1/HR1...SRN2/HRN2,虚部SI1/HI1...SIN2/HIN2,采样输出分别为xR(N2n1+0)...xR(N2n1+N2-1)和xI(N2n1+0)...xI(N2n1+N2-1)(0≤n1≤N1-1)。
如图3所示,对第一级采样保持电路输出的每一组N2个数据按式(11)分别进行旋转因子乘积运算,其中每一个数据分别需要进行N1次不同旋转因子 W N k 1 n 2 ( k 1 = 0,1 . . . N 1 - 1 ) 运算,对每一组N2个数据得到N2*N1个计算结果,即 x ~ [ n 1 , 0 , k 1 ] . . . x ~ [ n 1 , i , k 1 ] . . . . x ~ [ n 1 , N 2 - 1 , k 1 ] ( k 1 = 0,1 . . . N 1 - 1,0 ≤ n 1 ≤ N 1 - 1 ) .
如图4所示,第一级傅立叶变换电路FFT1对乘完旋转因子后的数据按顺序进行N1*N1次N2点DFT变换运算(按式(7)和式(12)),运算结果为G[n1,k1,k2=0]...G[n1,k1,k2=i]...G[n1,k1,k2=N2-1](n1=0,1...N1-1,k1=0,1...N1-1)。
如图5所示,第二级采样保持电路S/H2对第一级傅立叶变换电路变换完的N*N1个序列复数数据进行保持,其实数和虚数保持结果为GR[n1,k1,k2]、GI[n1,k1,k2],(n1=0,1...N1-1,k1=0,1...N1-1,k2=0,1...N2-1)。
如图6所示,第二级傅立叶变换电路按顺序分N1*N2次每次从第二级采样保持电路中提取N1个数据进行N1点FFT电路,最后得到N个序列的FFT变换,整个变换输出为X[k1+N1k2](k1=0,1...N1-1,k2=0,1...N2-1)。
如图7所示,本发明的实施例为N=64,并按N=N1*N2进行分解成N1=N2=8,根据复合数N的方法得到DFT后的结果X(k)为:
X ( k 1 + 8 k 2 ) = Σ n 1 = 0 7 [ Σ n 2 = 0 7 ( x [ 8 n 1 + n 2 ] W 64 k 1 n 2 ) W 8 k 2 n 2 ] W 8 k 1 n 1 - - - - - ( 14 )
其中0≤n1≤7,0≤k1≤7,0≤n2≤7,0≤k2≤7,其变换过程是:第一级采样保持电路可以对输入的64个复数模拟信号分N1=8组按顺序进行采样保持,每组连续采样N2=8次并将8个复数数据保持在该电路中;然后分8次处理旋转因子,将处理后的旋转因子进行8点第一级FFT变化,再将变换结果保持在第二级S/H2中,最后再按顺序进行第二级8点FFT变换,最终输出N=64个变换结果。
如图8所示,第一级采样保持电路S/H1分N1=8组对输入的模拟信号进行采样,每组连续采样N2=8次并将8个复数数据保持在该电路中,x(n)=xR(n)+jxI(n)=xR(8n1+n2)+jxI(8n1+n2)        (15)
将数据的实部和虚部,分别用8个采样保持器SR1/HR1...SR8/HR8和Si1/HI1..SI8/HI8进行保存。如图9所示,每个采样保持器SRi/HRi由两级运算放大器Ampi1、Ampi2,模拟开关SWi1、SWi2,耦合电容Ci1、Ci2,接地电容Cig1,Cjg2和反馈电容Cif1、Cif2组成。其中第一级输入耦合电容Ci1的输入端与第一级模拟开关SWi1相连接,其输出端与线性运算放大器Ampi1的输入端相连,第二级模拟开关SWi2的输入端与第一级线性运算放大器Ampi1的输出端连接,其输出端连接到第二输入电容Ci2的输入端,第二输入电容Ci2的输入端与第二线性运算放大器Ampi2的输入端连接,在两级模拟开关SWi1和SWi2与两级输入耦合电容Ci1和Ci2之间还加有接地电容Cig1和Cig2,在两个线性运算放大器Ampi1和Ampi2输入与输出端之间分别加有反馈电容Cif1和Cif2
如图10、图11、图12、图13、图14所示,旋转因子部分变换式:
x ~ R [ n 1 , n 2 , k 1 ] = [ x R [ 8 n 1 + n 2 ] ( W 64 k 1 n 2 ) R - x I [ 8 n 1 + n 2 ] ( W 64 k 1 n 2 ) I ] - - - - - ( 16 a )
x ~ I [ n 1 , n 2 , k 1 ] = [ x I [ 8 n 1 + n 2 ] ( W 64 k 1 n 2 ) R + x R [ 8 n 1 + n 2 ] ( W 64 k 1 n 2 ) I ] - - - - - - ( 16 b )
如图10所示,乘旋转因子电路结构中包括了8套旋转因子与复数数据相乘的电路,每一套电路对某一个n2(n2=0,1...7)的复数数据进行8次相乘运算,每次乘以不同的旋转因子(k1=0,1...7),所以8套相乘电路共要进行64=8*8次乘积运算,得到64个复数数据。如图11所示,每一套旋转因子与复数数据相乘电路由4个乘法器和两个加(减)法器构成。每个复数数据要乘以8个不同的旋转因子(k1=0,1...7),对应不同的k1(k1=0,1...7)每一个乘法器中的旋转因子是可变的。如图12所示,每个数模混合乘法器由多个输入电容Ci10-Ci14、反馈电容Cif10-Cif14、Cif101,耦合电容Ci101和线性运算放大器Ampi01-Ampi02及多个二选一开关MUXi10-MUXi14和MUXi20-MUXi24组成。在电路中乘法器的乘数对应于旋转因子(实部和虚部)的大小,通过控制二选一开关MUXi10-MUXi14和MUXi20-MUXi24可以改变乘法器中乘数的大小,因此可以得到对应不同k1(k1=0,1...7)的旋转因子(实部和虚部)。如图13所示,加法器电路由输入电容Ci20-Ci21、耦合电容Ci201,两级运算放大器Ampi20和Ampi21、反馈电容Cif20和Cif21组成。如图14所示,减法器电路由输入电容Ci30-Ci31、耦合电容Ci301,反馈电容Cif30-Cif31、两级运算放大器Ampi30和Ampi31组成。
如图15所示,第一级FFT1变换电路按顺序将旋转因子并行输出的8个数据进行8点FFT运算,即
G R [ n 1 , k 1 , k 2 ] = Σ n 2 = 0 7 [ x ~ R [ n 1 , n 2 , k 1 ] ( W 8 k 2 n 2 ) R - x ~ I [ n 1 , n 2 , k 1 ] ( W 8 k 2 n 2 ) I ] - - - - ( 17 a )
G I [ n 1 , k 1 , k 2 ] = Σ n 2 = 0 7 [ x ~ I [ n 1 , n 2 , k 1 ] ( W 8 k 2 n 2 ) R + x ~ R [ n 1 , n 2 , k 1 ] ( W 8 k 2 n 2 ) I ] - - - - - ( 17 b )
实现上述变换可以采用下面方法进行:旋转因子运算电路每次同时输出8个实部信号数据和8个虚部信号数据分别输入到第一级FFT1变换电路中,按照式(17)进行变换运算,(17a)和(17b)中的乘积之和(差)的运算是由图16所示的实部加减法电路ADSBa(i)和虚部加法电路ADDa(i)来实现的。ADSBa(i)包括多路输入耦合电容 C W 8 I J * I ( i = 0,1,2 . . . 7 , j = 0,1,2 . . . 7 ) . 线性运算放大器Ampi40-Ampi402、反馈电容Cif401-Cif401及耦合电容Ci401;ADDa(i)电路包括多路输入耦合电容 C W 8 i j * i ( i = 0,1 , 2 . . . 7 , j = 0,1,2 . . . 7 ) . 线性运算放大器Ampi403-Ampi404、反馈电容Cif403-Cif404及耦合电容Ci402。每次可以同时得到8个复数数据输出,在电路中多路输入耦合电容的值 是与变换系数成比例的。
如图17所示,第二级S/H2的功能是对第一级FFT1的输出结果进行保持,以便进行第二级的FFT2运算。第一级FFT1变换后实部和虚部分别得到512个数值,因此实部和虚部同样需要512个采样保持器进行保持。其中每个采样保持器的电路结构可以同前述的第一级采样保持电路S/H1中的采样保持器相同,也可以采用图18所示的电路结构。
如图19所示,最后按(8)式进行8点第二级DFT变换,即
X ( k 1 + 8 k 2 ) = Σ n 1 = 0 7 G [ n 1 , k 1 , k 2 ] W 8 k 1 n 1 - - - - - ( 18 )
实现上述步骤的方法同第一级FFT的方法同样,因此我们可以采用同第一级FFT同样的电路结构形式来实现
以上是将输入信号排列成二维序列的形式进行DFT变化的电路构成,这种构成方法可以扩展到三维或三维以上序列的形式。如图20所示,将输入信号排列成三维的形式,设N=N1*N2*N3,则按式(g)进行三维序列的DFT变换。进行三维序列的DFT变换电路由第一级采样保持电路S/H1、第一级旋转因子电路Wn1、第一级傅立叶变换电路FFT1、第二级采样保持电路S/H2,第二级旋转因子电路Wn2,第二级傅立叶变换电路FFT2,第三级采样保持电路S/H3,第三级傅立叶变换电路FFT3构成,第一采样保持电路S/H1按顺序依次对输入的模拟信号x(t)分N1*N2组进行采样,每一组采样并保持N3个复数数据,既,X(N2N3n1+N3n2+n3)(0≤n3≤N3-1);第一级旋转因子电路Wn1,每次从第一级采样保持电路S/H1提取N3个复数数据进行旋转因子乘积运算,然后将结果输出到第一级傅立叶变换电路FFT1;第一级傅立叶变换电路FFT1,它按行列的顺序进行第一级N3点的FFT变换,第一级傅立叶变换电路FFT1的运算结果输出给第二级采样保持电路S/H2;第二级采样保持电路S/H2,采样并保持第一级傅立叶变换电路FFT1的运算结果;第二级采旋转因子电路Wn2,从S/H2提取N2个复数数据进行旋转因子 乘积运算,然后将结果输出到第二级傅立叶变换电路FFT2;第二级傅立叶变换电路FFT2,它按顺序分N1*N3次进行第一级N2点的FFT变换,运算结果输出给第三级采样保持电路S/H3;第三级采样保持电路S/H3将二级傅立叶变换电路FFT2输出的数据全部保持在该电路中;第三级傅立叶变换电路FFT3从第三级采样保持电路S/H3取出数据进行第二级N3点FFT变换,最后得到N个复数序列的傅立叶变换。
如图21所示,本发明快速傅立叶反变换(IFFT)模拟数字混合电路结构,利用傅立叶反变换公式(10)可以实现快速傅立叶反变换。利用标号概念将序列正规的分解,
Figure C0211638300151
从式(10)可得到
x ( n 1 + N 1 n 2 ) = 1 N Σ k 1 = 0 N 1 - 1 [ Σ k 2 = 0 N 1 - 1 ( X [ N 2 k 1 + k 2 ] W N - n 1 k 2 ) W N 2 - n 2 k 2 ] W N 1 - n 1 k 1
= Σ k 1 = 0 N 1 - 1 [ Σ k 2 = 0 N 2 - 1 ( X [ N 2 k 1 + k 2 ] W N - n 1 k 2 N 3 ) W N 2 - n 2 k 2 N 3 ] W N 1 - n 1 k 1 N 3 - - - - - - ( 20 )
W N 1 ′ n 1 k 1 = W N 1 - n 1 k 1 N 3 , W N ′ n 1 k 2 = W N - n 1 k 2 N 3 , W N 2 ′ n 2 k 2 = W N 2 - n 2 k 2 N 3
x ( n 1 + N 1 n 2 ) = Σ k 1 = 0 N 1 - 1 [ Σ k 2 = 0 N 2 - 1 ( X [ N 2 k 1 + k 2 ] W N ′ n 1 k 2 ) W N 2 ′ n 2 k 2 ] W N 1 ′ n 1 k 1 - - - - - ( 21 )
其结构形式与前述的快速傅立叶变换模拟数字混合电路形式完全相同。
它包括下列部分:第一级采样保持电路,将输入的模拟信号进行采样,每组采N2个复数数据保持在电路中;旋转因子电路,从所述的第一级采样保持电路中提取数据,每一次提取N2个数据进行旋转因子运算,其中每一个输入数据需要N1次旋转因子运算,每次得到N2*N1个结果;第一级傅立叶反变换电路对旋转因子输出的结果进行第一级N2点IFFT运算;第二级采样保持电路,将第一级IFFT变换完的N*N1个数据全部保存在该电路中;第二级傅立叶反变换电路按顺序分N2次,每次取N1*N1个数据,进行N1点IFFT变换运算,最终得到N个序列的IFFT变换结果。

Claims (15)

1、一种快速傅立叶变换模拟数字混合电路,其特征在于:采用模拟电路及模拟信号运算方法,无需将输入的模拟信号通过(A/D)转换器转换成数字信号,直接对模拟信号进行快速傅立叶变换(FFT),它将N个输入复数序列数据按N1行和N2列的二维形式重新排列,其中N=N1*N2,其包括下列部分:
第一级采样保持电路,对输入的N个复数模拟信号分N1组按顺序进行采样保持,以组为单位连续采样N2次并将N2个复数数据保持在电路中;
旋转因子电路,对保持在第一级采样保持电路中的N2个数据进行旋转因子WN k1n2(n2=0,1,2...N2-1,k1=0,1,2...N1-1)运算,每一个输入数据需要运算N1次,得到N2*N1个运算结果;
第一级傅立叶变换电路,对乘完旋转因子后的数据按顺序进行N2点FFT变换运算;
第二级采样保持电路,将第一级傅立叶变换电路变换完的N*N1个序列全部数据保存在该电路中;
第二级傅立叶变换电路,按顺序分N2*N1次每次从第二级采样保持电路中提取N1个数据进行N1点FFT变换,最后得到N个序列的FFT变换。
2、根据权利要求1所述快速傅立叶变换模拟数字混合电路,其特征在于:所述的输入复数信号N还可以分解为N=N1*N2*N3三维或三维以上,则三维输入变换式为: X ( k 1 + N 1 k 2 + N 1 N 2 k 3 ) =
Σ n 1 N 3 - 1 { Σ n 2 N 2 - 1 ( [ Σ n 3 N 1 - 1 ( x [ N 2 N 3 n 1 + N 3 n 2 + n 3 ] W N ( k 2 N 1 + k 1 ) n 3 ) W N 3 k 3 n 3 ] W N 1 N 2 k 1 n 2 ) W N 2 k 2 n 2 } W N 1 k 1 n 1
              k=k1+N1k2+N1*N2k3    n=N2*N3n1+N3n2+n3
其中0≤n1≤N1-1,0≤n2≤N2-1,0≤n3≤N3-1;
    0≤k1≤N1-1,0≤k2≤N2-1,0≤k3≤N3-1。
按照上述方程式,可以得到更高维V的变换形式。
3、根据权利要求1所述的快速傅立叶变换模拟数字混合电路,其特征在于:利用标号概念将序列按n=N2n1+n2,k=k1+N1k2进行标号映射,其中0≤n1≤N1-1,0≤n2≤N2-1,0≤k1≤N1-1,0≤k2≤N2-1。
4、根据权利要求1或2或3所述的快速傅立叶变换模拟数字混合电路,其特征在于:输入N序列为64,且N=N1*N2=8*8。
5、根据权利要求1所述的快速傅立叶变换模拟数字混合电路,其特征在于:所述的第一及第二采样保持电路、旋转因子电路、第一级及第二级傅立叶变换电路由运算放大器、模拟开关、二选一开关及电容构成。
6、根据权利要求5所述的快速傅立叶变换模拟数字混合电路,其特征在于:第一级和第二级傅立叶变换电路中的乘积之和或差运算由多路耦合电容输入运算放大器电路来实现的,输入耦合电容相当于傅立叶变换的系数的虚部和实部。
7、根据权利要求1所述的快速傅立叶变换模拟数字混合电路,其特征在于:包括时钟在内的控制信号控制傅立叶变换过程中数据的传输和运算。
8、用于正交频分多路复用(OFDM)通信系统接收机,基于宽带无线局域网国际标准的OFDM通信系统,包括快速傅立叶变换电路,其特征在于:所述的快速傅立叶变换电路为权利要求1或2或4所述的快速傅立叶变换模拟数字混合电路。
9、一种快速傅立叶反变换模拟数字混合电路,其特征在于:采用模拟电路及模拟信号运算方法,不需要将输入的模拟信号通过(A/D)转换器转换成数字信号,直接对模拟信号进行快速傅立叶反变换(IFFT),对输入的N个复数模拟信号按N=N1*N2的分解方式将N个信号分解为N1行和N2列的二维序列形式,它包括下列部分:
第一级采样保持电路,对输入的N个复数模拟信号分N1组按顺序进行采样保持,以组为单位连续采样N2次并将N2个复数数据保持在电路中;
旋转因子电路,对保持在第一级采样保持电路中的N2个数据进行旋转因子的运算,每一个输入数据需要运算N1次,得到N2*N1个运算结果;
第一级傅立叶反变换电路,对乘完旋转因子后的数据按顺序进行N2点IFFT变换运算;
第二级采样保持电路,将第一级傅立叶反变换电路变换完的N*N1个序列全部数据保存在该电路中;
第二级傅立叶反变换电路,按顺序分N2*N1次每次从第二级采样保持电路中提取N1个数据进行N1点IFFT变换,最后得到N个序列的IFFT变换。
10、根据权利要求7所述的快速傅立叶反变换模拟数字混合电路,其特征在于:输入N序列为64,且N=64=N1*N2=8*8。
11、根据权利要求9所述的快速傅立叶反变换模拟数字混合电路,其特征在于:所述的第一级和第二采样保持电路、旋转因子电路、第一级和第二级傅立叶反变换电路由运算放大器、二选一开关、模拟开关及电容组成。
12、根据权利要求10所述的快速傅立叶反变换模拟数字混合电路,其特征在于:第一级和第二级反傅立叶变换电路中的乘积之和或差运算由多路耦合电容输入运算放大器电路来实现的,输入耦合电容相当于傅立叶反变换的系数的虚部和实部。
13、根据权利要求9或10所述的快速傅立叶反变换模拟数字混合电路,其特征在于:包括时钟在内的控制信号控制傅立叶变换过程中数据传输和运算。
14、用于正交频分多路复用(OFDM)通信系统发射机,用于基于宽带无线局域网国际标准的OFDM通信系统,包括傅立叶反变换电路,其特征在于:所述的傅立叶反变换电路为权利要求9或10所述的快速傅立叶反变换模拟数字混合电路。
15、根据权利要求14所述的用于正交频分多路复用(OFDM)通信系统发射机,其特征在于:所述宽带无线局域网国际标准为IEEE802.11a或HIPERLAN/2。
CNB021163839A 2002-04-01 2002-04-01 一种快速傅立叶变换和反变换的模拟数字混合电路及其在通信系统中的应用 Expired - Fee Related CN1180593C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021163839A CN1180593C (zh) 2002-04-01 2002-04-01 一种快速傅立叶变换和反变换的模拟数字混合电路及其在通信系统中的应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021163839A CN1180593C (zh) 2002-04-01 2002-04-01 一种快速傅立叶变换和反变换的模拟数字混合电路及其在通信系统中的应用

Publications (2)

Publication Number Publication Date
CN1449167A CN1449167A (zh) 2003-10-15
CN1180593C true CN1180593C (zh) 2004-12-15

Family

ID=28680695

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021163839A Expired - Fee Related CN1180593C (zh) 2002-04-01 2002-04-01 一种快速傅立叶变换和反变换的模拟数字混合电路及其在通信系统中的应用

Country Status (1)

Country Link
CN (1) CN1180593C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3264700B1 (en) 2015-03-24 2019-12-18 Huawei Technologies Co., Ltd. Receiver and signal processing method

Also Published As

Publication number Publication date
CN1449167A (zh) 2003-10-15

Similar Documents

Publication Publication Date Title
CN1109991C (zh) 流水线式快速傅里叶变换处理器
Shin et al. A high-speed four-parallel radix-2 4 FFT/IFFT processor for UWB applications
CN1292551C (zh) 一种流水线简易fft/ifft处理器
CN1992517A (zh) 一种可编程内插滤波器装置及其实现方法
CN1150722A (zh) 在csd滤波器中处理信号的方法及适用于该方法的电路
CN101076008A (zh) 信号的削波处理方法和设备
CN100346336C (zh) 使用主要因素算法的最佳离散傅利叶转换方法及装置
Liu et al. A high performance four-parallel 128/64-point radix-2 4 FFT/IFFT processor for MIMO-OFDM systems
CN1941651A (zh) 把复数带通信号转变为数字基带信号的装置
CN1773974A (zh) 用于射频调制器的数字边带抑制
CN1276928A (zh) 多载波发射装置与方法
CN1180593C (zh) 一种快速傅立叶变换和反变换的模拟数字混合电路及其在通信系统中的应用
CN1449166A (zh) 快速傅立叶变换和反变换的模拟数字混合电路及其在通信系统中的应用
CN1860708A (zh) 频率合成设备和频率合成方法
CN1126339C (zh) 利用减小的数字控制振荡器查找表的系统和方法
CN1859343A (zh) 多输入多输出的信道估计装置、系统及方法
CN1154233C (zh) 数模变换器及方法,数据插值装置及方法
CN1203614C (zh) 用素数因子算法的快速离散傅立叶变换和反变换集成电路
CN1870016A (zh) 非线性系统的建模和补偿方法
CN1254120C (zh) 优化移动无线电系统发射机的性能的方法
Siu et al. Operating frequency improvement on FPGA implementation of a pipeline large-FFT processor
CN1166226C (zh) 数字本振信号产生方法及数字控制振荡器
CN1062793A (zh) 快速高精度信号频谱分析方法
CN1275477C (zh) 多载波发射数字合路装置
den Boer et al. FPGA-based deep learning accelerator for RF applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Beijing Haidian District Zhichun Road No. 27 quantum core block 18 layers

Patentee after: Beijing LHWT Microelectronics Inc.

Address before: Beijing Haidian District Zhichun Road No. 27 quantum core block 18 layers

Patentee before: Liuhe Wantong Microelectronic Technology Co., Ltd., Beijing

C56 Change in the name or address of the patentee

Owner name: BEIJING LIUHEWANTONG MICRO-ELECTRONIC TECHNOLOGY C

Free format text: FORMER NAME: BEIJING LIU HE WAN TONG MICROELECTRONICS TECHNOLOGY CO., LTD.

EE01 Entry into force of recordation of patent licensing contract

Assignee: Hangzhou West Stemm Microelectronics Technology Co Ltd

Assignor: Beijing LHWT Microelectronics Inc.

Contract record no.: 2011110000012

Denomination of invention: Analog-digital hybrid circuit of fast Fourier transform and inverse transform and application in communication system thereof

Granted publication date: 20041215

License type: Exclusive License

Open date: 20031015

Record date: 20110308

ASS Succession or assignment of patent right

Owner name: HANGZHOU SYSTEM MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: BEIJING LHWT MICROELECTRONICS INC.

Effective date: 20110511

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100083 18/F, LIANGZIXIN TOWER, NO. 27, ZHICHUN ROAD, HAIDIAN DISTRICT, BEIJING TO: 311212 ROOM 808-810, ZHONGJI VENTURE PARK, NO. 1038, JINCHENG ROAD, XIAOSHAN DISTRICT, HANGZHOU CITY

TR01 Transfer of patent right

Effective date of registration: 20110511

Address after: No. 1038 International Business Park Road Xiaoshan District Hangzhou City Jincheng 311212 room 808-810

Patentee after: Hangzhou West Stemm Microelectronics Technology Co Ltd

Address before: 100083, Beijing, Zhichun Road, Haidian District 27, quantum core 18 layer

Patentee before: Beijing LHWT Microelectronics Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041215

Termination date: 20170401