CN1275477C

CN1275477C - 多载波发射数字合路装置

Info

Publication number: CN1275477C
Application number: CNB031359914A
Authority: CN
Inventors: 吴宏星
Original assignee: ZTE Corp
Current assignee: ZTE Corp
Priority date: 2003-09-28
Filing date: 2003-09-28
Publication date: 2006-09-13
Anticipated expiration: 2023-09-28
Also published as: CN1529522A

Abstract

本发明公开了了一种移动通信系统中的多载波发射数字合路装置，包括带通滤波器、放大器、线性功率放大器、本振源、基带数字合路模块、两个相同的D/A变换器、I/Q调制器；各个载波的输入基带数字I/Q信号In(n)和Qn(n)输入至基带数字合路处理模块进行处理，在该模块中进行基带数字合路操作，经合路输出的基带数字I/Q为I(n)、Q(n)，然后I(n)、Q(n)分别经过一个D/A变换器后转换成模拟I/Q信号，经过I/Q调制器进行I/Q调制至射频、然后经过带通滤波器进行滤波，放大器进行功率放大后送至线性功率放大器。本发明所述装置为多载波发射链路的设计带来了很大的简化，同时提高了系统的可靠性，大大降低系统的调试工作量，与数字中频处理方式相比，这种方式给后级模拟电路的设计带来的压力要小很多。

Description

多载波发射数字合路装置

技术领域

本发明涉及移动通讯领域，尤其涉及移动通讯系统多载波发射数字合路装置。

背景技术

移动通讯系统已经越来越深入的影响着人们的生活和工作，设计一种低成本、高质量的移动通讯系统，已经成为目前移动通讯设备制造商必须加以考虑的问题之一。在移动通信系统中，多载波发射机是一个不可或缺的组成部分，其性能好坏，直接影响着整个系统的性能。在移动通讯系统的多载波发射机中，一般需要将多载波信号在发射链路中进行合路处理，目前实现合路主要有两种方式。第一种方式是传统的模拟射频合路方式，即将模拟基带信号经过一次或多次模拟上变频的方法调制到射频信号，然后在射频进行合路输出至线性功率放大器(Linear Power Amplifier)。比如，对于2载波WCDMA信号的发射链路，用射频合路的方式，如果采用如图1所示的一次上变频方法，载波1的输入基带数字I/Q信号为I1(n)、Q1(n)，载波2的输入基带数字I/Q信号为I2(n)、Q2(n)，2载波的基带数字I/Q信号经过D/A变换后送至各自的I/Q调制器调制到不同频率的射频信号，经过滤波、放大后2路单载波信号再经过一个射频合路器进行合路，合成1路2载波的射频信号送至线性功率放大器。在图1所述的方式中，需要2个本振信号和2个I/Q调制器，如果发射的是3载波信号，则需要3个本振信号和3个I/Q调制；可以看出，该方式的缺点是每增加1载波，就需要相应增加1路从基带到射频的信号处理链路；对于多载波应用来说，该方式显得不经济，特别是每个载波的信号处理链路都要设计不同频率本振电路，更增加了具体电路设计的难度(如电磁兼容方面的因素)，并且电路可靠性降低、调试工作量大。

第二种方式采用的是数字中频合路技术这一相对较新的技术：多载波基带信号通过数字上变频处理，将每载波基带信号在数字域中将频率搬移到各自的数字域的中频，然后在数字域中进行相加，得到合成的多载波数字中频信号，经过和一次或多次模拟上变频后，最终输出射频信号。一个具体应用是2合路2载波WCDMA发射系统，其基本结构如图2所示：载波1的输入基带数字I/Q信号为I1(n)、Q1(n)，载波2的输入基带数字I/Q信号为I2(n)、Q2(n)，2载波的输入基带数字I/Q信号都输入至一个数字中频处理模块进行处理，在该模块中进行数字中频合路，合路输出高速数字信号经过1个高速的D/A变换器后，变成2载波中频模拟信号，经过混频后上变频至射频，然后滤波、放大后送至线性功率放大器。该方式的缺点是对器件性能的要求比较高，因为该输出的多载波数字中频信号数据速率通常很高，需经过高速的D/A变换器变换成多载波模拟中频信号，同时由于目前数字上变频处理器处理速度的限制，其输出的中频目前一般只能达到20-30MHz，而由于输出中频低，通常要经过2次模拟上变频的处理才能得到最终的射频信号；如果采用高性能的数字上变频处理器和D/A变换器，虽然也可以提高D/A变换器输出中频(如可以达到70MHz左右)，但这时输出中频信号的指标比输出中频为20-30MHz时的指标有较大恶化，为保证整个系统的性能指标，要求提高后级模拟处理环节的性能指标，这无疑加大了后级模拟处理电路的设计难度。

发明内容

本发明的目的是克服现有两种技术的电路设计难度大、系统可靠性低、性能指标容易恶化的缺点，提供一种能实现将多载波基带数字I/Q信号合成1路基带数字I/Q信号的多载波发射数字合路装置。

为实现上述目的，本发明构造了一种多载波发射数字合路装置，包括带通滤波器、放大器、线性功率放大器、本振源，其特征在于，还包括基带数字合路模块、两个相同的D/A变换器、I/Q调制器；所述基带数字合路模块包括至少一个数控振荡器、至少四个数字乘法器、至少四个加法器和至少两个减法器；

各个载波的输入基带数字I/Q信号In(n)和Qn(n)输入至所述基带数字合路处理模块进行处理，在该模块中进行基带数字合路操作，经合路输出的基带数字I/Q为信号I(n)、Q(n)，然后I(n)、Q(n)分别经过一个D/A变换器后转换成模拟I/Q信号，经过所述I/Q调制器进行I/Q调制至射频、然后经过所述带通滤波器进行滤波，所述放大器进行功率放大后送至所述线性功率放大器。

对于二载波发射数字合路装置，所述基带数字合路模块包括数控振荡器(NCO，Numeric Control Oscillator)、第一数字乘法器、第二数字乘法器、第三数字乘法器、第四数字乘法器、第一加法器、第二加法器、第三加法器、第四加法器、第一减法器和第二减法器；所述数控振荡器的振荡输出为频率为ωi的正弦和余弦信号：sin(ωin)和cos(ωin)，其工作时钟为15.36MHz，ωin对应为2.5MHz；输入和输出的关系如下：

I(n)＝[I1(n)+I2(n)]cos(ωin)+[Q1(n)-Q2(n)]sin(ωin)

(1)

Q(n)＝[Q2(n)+Q1(n)]cos(ωin)+[I 2(n)-I1(n)]sin(ωin)

(2)

I1(n)和I2(n)经过所述第二加法器相加，结果与所述数控振荡器的cos(ωin)输出相乘，得到输出[I1(n)+I2(n)]cos(ωin)分量；Q1(n)与Q2(n)经过所述第二减法器相减，输出再与所述数控振荡器的sin(ωin)输出相乘，得到[Q1(n)-Q2(n)]sin(ωin)分量，两部分通过所述第三加法器相加，得到I(n)输出；

Q1(n)和Q2(n)经过所述第一加法器相加，结果与所述数控振荡器的cos(ωin)输出相乘，输出为[Q2(n)+Q1(n)]cos(ωin)分量；I2(n)与I1(n)经过所述第二减法器相减，输出再与所述数控振荡器的sin(ωin)输出相乘，得到[I2(n)-I1(n)]sin(ωin)分量，两部分通过所述第四加法器相加，得到Q(n)输出。

所述数控振荡器主要包括相位累加器和正弦查找表，所述相位累加器的相位值在系统工作时钟的作用下每次以相位累加因子M为步进进行相加；相位累加器的输出相位值作为正弦查找表的地址输入；所述正弦查找表中地址处存放的就是该相位值对应的正弦值；这样就完成相位和幅度的转换。

对于二载波发射数字合路装置，将该三载波发射数字合路装置中最高和最低频率点对应的二载波基带数字I/Q信号按以上所描述的二载波合路算法进行处理(NCO的振荡频率改成5MHz)，得到二载波的基带数字I/Q信号合路输出，然后将此二载波的基带数字I/Q信号再又分别与中间频率点载波对应的基带数字I/Q信号做加法，即可得到三载波的基带数字I/Q信号合路输出。

所述数控振荡器采用大规模可编程逻辑器件(FPGA)实现，可利用FPGA内部的RAM或ROM存储器资源来存放正弦查找表。

本发明所述装置通过在基带部分将多载波基带数字I/Q信号进行合路处理，合成1路基带数字I/Q信号；所以，与射频合路方式相比，本发明所述装置无论发射的信号是单载波还是多载波，都只需要1路从基带到射频的信号处理链路，从而为多载波发射链路的设计带来了很大的简化，同时提高了系统的可靠性，大大降低系统的调试工作量；另外，与数字中频合路方式相比，由于本发明所述装置的工作时钟速率较低，D/A变换器可以采用便宜的低速器件，而无须象数字中频合路方式必须选用高速的器件，并且基带合路方式无须复杂的高速的数出(即一次模拟上变频方式)，此时本振信号只需要一个，与数字中频处理方式相比，这种方式给后级模拟电路的设计带来的压力要小很多。

附图说明

图1是现有技术的采用2载波射频合路方式的发射链路原理框图。

图2是现有技术的采用2载波数字中频合路方式的发射链路原理框图。

图3是本发明所述多载频发射数字合路装置结构图。

图4是作为本发明一个实施例的2载波WCDMA信号基带数字合路装置结构图。

图5是作为本发明另一个实施例的3载波WCDMA信号基带数字合路装置结构图。

图6是N载波基带数字合路时基带信号的频谱搬移图；

图7是N载波射频合路时基带信号的频谱搬移图。

具体实施方式

下面结合附图对本发明所述装置作进一步描述。

事实上，本发明完全不同于现有的射频合路方式；与现有的数字中频方式在技术上也有较大差别，其主要不同的是，本装置是在基带进行合路处理的，输出的是基带信号；而数字中频技术是在数字域的中频进行合路处理的，输出的是已调制的中频信号。下面具体以2载波WCDMA信号为例来介绍用FPGA(Field Programmable Gate Array)器件实现基带数字合路装置。

图3所示的即为本发明所构造的多载波发射数字合路装置，其中不仅包括了与现有技术相同的带通滤波器、放大器、线性功率放大器、本振源，还包括了本发明所特有的基带数字合路模块、两个相同的D/A变换器、I/Q调制器；各个载波的输入基带数字I/Q信号In(n)和Qn(n)输入至基带数字合路处理模块进行处理，在该模块中进行基带数字合路操作，经合路输出的基带数字I/Q为I(n)、Q(n)，然后I(n)、Q(n)分别经过一个D/A变换器后转换成模拟I/Q信号，经过I/Q调制器进行I/Q调制至射频、然后经过带通滤波器进行滤波，放大器进行功率放大后送至线性功率放大器。本发明通过在基带部分将多载波基带数字I/Q信号进行合路处理，合成1路基带数字I/Q信号；所以，与射频合路方式相比，本发明所述装置无论发射的信号是单载波还是多载波，都只需要1路从基带到射频的信号处理链路，从而为多载波发射链路的设计带来了很大的简化，同时提高了系统的可靠性，大大降低系统的调试工作量；另外，与数字中频合路方式相比，由于本发明所述装置的工作时钟速率较低，D/A变换器可以采用便宜的低速器件，而无须象数字中频合路方式必须选用高速的器件，并且基带合路方式无须复杂的高速的数字上变频处理环节。基带合路方式输出的是基带信号，并且目前的模拟正交调制器的器件水平已经达到能将基带信号直接调制到射频输出(即一次模拟上变频方式)，此时本振信号只需要一个，与数字中频处理方式相比，这种方式给后级模拟电路的设计带来的压力要小很多。

在图4中，I1(n)、Q1(n)和I2(n)、Q2(n)分别为来自基带数字成型滤波器输出的载波1和载波2的I/Q信号，数据速率均为15.36MSPS；I(n)、Q(n)为合路后输出基带I/Q信号，数据速率为15.36MSPS；CLK为电路工作时钟信号；该基带数字装置合路(虚框内)包括一个数控振荡器NCO(Numeric Control Oscillator)：NCO1，其振荡输出为频率为ωi的正弦和余弦信号：sin(ωin)和cos(ωin)，这里NCO工作时钟为15.36MHz，ωin对应为2.5MHz；四个数字乘法器：数字乘法器1、数字乘法器2、数字乘法器3、数字乘法器4；四个加法器：加法器1、加法器2、加法器3、加法器4；二个减法器：减法器1、减法器2。输入和输出的关系如下：

I(n)＝[I1(n)+I2(n)]cos(ωin)+[Q1(n)-Q2(n)]sin(ωin)(1)

Q(n)＝[Q2(n)+Q1(n)]cos(ωin)+[I2(n)-I1(n)]sin(ωin)(2)

由输入I/Q得到I(n)的过程如下：I1(n)和I2(n)经过加法器2相加，结果与NCO1的cos(ωin)输出相乘，得到输出[I1(n)+I2(n)]cos(ωin)分量；Q1(n)与Q2(n)经过减法器1相减，输出再与NCO1的sin(ωin)输出相乘，得到[Q1(n)-Q2(n)]sin(ωin)分量，两部分通过加法器3相加，得到最终(1)所示的I(n)输出。

由输入I/Q得到Q(n)的过程如下：Q1(n)和Q2(n)经过加法器1相加，结果与NCO1的cos(ωin)输出相乘，输出为[Q2(n)+Q1(n)]cos(ωin)分量；I2(n)与I1(n)经过减法器2相减，输出法器1相加，结果与NCO1的cos(ωin)输出相乘，输出为[Q2(n)+Q1(n)]cos(ωin)分量；I2(n)与I1(n)经过减法器2相减，输出再与NCO1的sin(ωin)输出相乘，得到[I2(n)-I1(n)]sin(ωin)分量，两部分通过加法器4相加，得到最终(2)所示的Q(n)输出。

该装置主要部分为数控振荡器NCO，它主要由相位累加器、正弦查找表组成，相位累加器的相位值在系统工作时钟的作用下每次以相位累加因子M为步进进行相加。相位累加器的输出相位值作为正弦查找表的地址输入(如果要设置初始相位，则可以通过初始相位输入来设置相位初始值，将相位累加器的输出相位与相位初始值两者之和作为正弦查找表的地址输入)，在正弦查找表里，该地址处存放的就是该相位值对应的正弦值；这样就完成相位和幅度的转换。通过设置不同的相位累加因子M及不同的正弦查找表数值可以产生不同频率的正弦波。用FPGA容易实现NCO，可利用FPGA内部的RAM或ROM存储器资源来存放正弦查找表。

对于3载波的WCDMA基带数字合路处理，只需要将3载波中最高和最低频率点对应的2载波基带数字I/Q按以上所描述的2载波合路算法进行处理(NCO的振荡频率改成5MHz)，得到2载波的数字基带I/Q合路输出，然后将此2载波的数字基带I/Q信号再又分别与中间频率点载波对应的基带数字I/Q信号做加法，即可得到3载波的数字基带I/Q合路输出，具体实现见图5(虚框内)。

下面对该合路装置的实现原理进行详细的描述，为描述方便，以N载波WCDMA基带数字I/Q信号合成1路基带数字I/Q信号的实现方

假设N载波信号是将在基带合路后的基带合路信号用1片I/Q调制器直接调制到射频得到的，则N载波射频调制信号可以表示成：

S(t)＝I(t)cos(ωct)+Q(t)sin(ωct) (3)

I(t)和Q(t)为N载波基带数字合路后输出的I，Q模拟信号；ωc为载波频率，也即I/Q调制器射频本振输入端口的本振频率。具体的频谱搬移过程如图6。

假设N载波信号是分别从基带直接用I/Q调制器调制到射频后，再在射频进行合路得到，则N载波信号可以表示为：

S(t)＝S1(t)+S2(t)+......+SN-1(t)+SN(t)，当N＝2m，(m＝1、2、3、......) (4)。

频谱搬移过程如图7。

其中载波1信号：

S1(t)＝I1(t)cos[(ωc-ωi)t]+Q1(t)sin[(ωc-ωi)t](5)

载波2信号：

S2(t)＝I2(t)cos[(ωc+ωi)t]+Q2(t)sin[(ωc+ωi)t](6)

......

载波N-1信号：

S2m-1(t)＝I2m-1(t)cos[(ωc-(2m-1)ωi)t]+Q2m-1(t)sin[(ωc-(2m-1)ωi)t] (7)

载波N信号：

S2m(t)＝I2m(t)cos[(ωc+(2m-1)ωi)t]+Q2m(t)sin[(ωc+(2m-1)ωi)t] (8)

S(t)＝S1(t)+S2(t)+...+SN-1(t)+SN(t)，当N＝2m-1，(m＝1、2、3、......) (9)

载波1信号：

S1(t)＝I1(t)cos(ωct)+Q1(t)sin(ωct) (10)

......

载波N-1信号：

S2m-1(t)＝I2m-2(t)cos[(ωc-(2m-2)ωi)t]+Q2m-2(t)sin[(ωc-(2m-2)ωi)t] (11)

载波N：

S2m(t)＝I2m-1(t)cos[(ωc+(2m-2)ωi)t]+Q2m-1(t)sin[(ωc+(2m-2)ωi)t] (12)

这里，ωi为1载波WCDMA信号带宽的一半。由于每载波WCDMA信号带宽为5MHz，所以这里ωi对应的频率为2.5MHz，ωc为多载波信号的中心频率；其中，IN(t)和QN(t)为载波N的基带I，Q模拟信号；

当N＝2m时，(m＝1、2、3、......)，将(5)和(6)、(7)、(8)展开分别为：

S1(t)＝I1(t)cos(ωct)cos(ωit)-I1(t)sin(ωct)sin(ωit)+Q1(t)sin(ωct)cos(ωit)+Q1(t)cos(ωct)sin(ωit)

S2(t)＝I2(t)cos(ωct)cos(ωit)+I2(t)sin(ωct)sin(ωit)+Q2(t)sin(ωct)cos(ωit)-Q2(t)cos(ωct)sin(ωit)

......

S2m-1(t)＝I2m-1(t)cos(ωct)cos((2m-1)ωit)-I2m-1(t)sin(ωct)sin((2m-1)ωit)+Q2m-1(t)sin(ωct)cos((2m-1)ωit)+Q2m-1(t)cos(ωct)sin((2m-1)ωit)

S2m(t)＝I2m(t)cos(ωct)cos((2m-1)ωit)+I2m(t)sin(ωct)sin((2m-1)ωit)+Q2m(t)sin(ωct)cos((2m-1)ωit)-Q2m(t)cos(ωct)sin((2m-1)ωit)

所以有：

S(t)＝S1(t)+S2(t)+......+S2m-1(t)+S2m(t)＝{[I1(t)+I2(t))cos(ωit)+...+[I2m-1(t)+I2m(t)]cos((2m-1)ωit)+[Q1(t)-Q2(t))sin(ωit)+...+[Q2m-1(t)-Q2m(t)]sin((2m-1)ωit))}cos(ωct)+{[Q2(t)+Q1(t))cos(ωit)+...+[Q2m(t)+Q2m-1(t)]cos((2m-1)ωit)+[I2(t)-I1(t))sin(ωit)+...+[I2m(t)-I2m-1(t)]sin((2m-1)ωit)))sin(ωct) (13)

比较(3)和(13)式，

I(t)＝[I1(t)+I2(t)]cos(ωit)+...+[I2m-1(t)+I2m(t))cos((2m-1)ωit)+[Q1(t)-Q2(t)]sin(ωit)+...+[Q2m-1(t)-Q2m(t)]sin((2m-1)ωit) (14)

Q(t)＝[Q2(t)+Q1(t)]cos(ωit)+...+[Q2m(t)+Qn-1(t)]cos((2m-1)ωit)+[I2(t)-I1(t)]sin(ωit)+...+[I2m(t)-I2m-1(t)]sin((2m-1)ωit) (15)

数字域可以表示为：

I(n)＝[I1(n)+I2(n)]cos(ωin)+...+[I2m-1(n)+I2m(n)]cos((2m-1)ωin)+[Q1(n)-Q2(n)]sin(ωin)+...+[Q2m-1(t)-Q2m(t)]sin((2m-1)ωit) (16)

Q(n)＝[Q2(n)+Q1(n)]cos(ωin)+...+[Q2m(n)+Q2m-1(n)]cos((2m-1)ωin)+[I2(n)-I1(n)]sin(ωin)+...+[I2m(n)-I2m-1(n)]sin((2m-1)ωin) (17)

式(16)、(17)即为N(N为偶数时)载波基带数字合路的算法表达式。

比如，当N＝2时，即为2载波合路，有：

I(n)＝[I1(n)+I2(n)]cos(ωin)+[Q1(n)-Q2(n)]sin(ωin)

(18)

Q(n)＝[Q2(n)+Q1(n)]cos(ωin)+[I2(n)-I1(n)]sin(ωin)

(19)

这正是如图4所示所实现的算法。

同样，当N＝2m-1时，(m＝1、2、3、......)

可以得到下式：

1、当N＝2m-1＝1时，有：

I(n)＝I1(n)

Q(n)＝Q1(n)

2、当N＝2m-1＞1时，有：

I(n)＝I1(n)+[I2(n)+I3(n)]cos(2ωin)+...+[I2m-2(n)+I2m-1(n)]cos((2m-2)ωin)+[Q2(n)-Q3(n)]sin(2ωin)+...+[Q2m-2(t)-Q2m-1(t)]sin((2m-2)ωit) (20)

Q(n)＝Q1(n)+[Q3(n)+Q2(n)]cos(2ωin)+...+[Q2m-2(n)+Q2m-1(n)]cos((2m-2)ωin)+[I3(n)-I2(n)]sin(2ωin)+...+[I2m-2(n)-I2m-1(n)]sin((2m-2)ωin) (21)

式(20)、(21)即为N(N为奇数时)载波基带数字合路的算法表达式。

比如，当N＝3时，即为3载波合路，有：

I(n)＝I1(n)+[I2(n)+I3(n)]cos(2ωin)+[Q2(n)-Q3(n)]sin(2ωin(22)

Q(n)＝Q1(n)+[Q3(n)+Q2(n)]cos(2ωin)+[I3(n)-I2(n)]sin(2ωin)(23)

这正是如图5所示所实现的方法。

所以，当为偶数载波合路时，在基带部分必需产生式(16)和(17)所示的I(n)和Q(n)的合路输出，当为奇数载波合路时，在基带部分必需产生式(20)和(21)所示的I(n)和Q(n)的合路输出。然后分别经过D/A变换后即可得到所需的模拟基带I/Q输出信号。

Claims

1、一种多载波发射数字合路装置，包括带通滤波器、放大器、线性功率放大器、本振源、基带数字合路模块、两个相同的D/A变换器、I/Q调制器；其特征在于，所述基带数字合路模块包括至少一个数控振荡器、至少四个数字乘法器、至少四个加法器和至少两个减法器，各个载波的输入基带数字I/Q信号In(n)和Qn(n)输入至所述基带数字合路处理模块进行处理，在该模块中进行基带数字合路操作，经合路输出的基带数字I/Q信号为I(n)、Q(n)，然后I(n)、Q(n)分别经过一个D/A变换器后转换成模拟I/Q信号，经过所述I/Q调制器进行I/Q调制至射频、然后经过所述带通滤波器进行滤波，所述放大器进行功率放大后送至所述线性功率放大器。

2、根据权利要求1所述的多载波发射数字合路装置，其特征在于，对于二载波发射数字合路装置，所述基带数字合路模块包括数控振荡器、第一数字乘法器、第二数字乘法器、第三数字乘法器、第四数字乘法器、第一加法器、第二加法器、第三加法器、第四加法器、第一减法器和第二减法器；

3、根据权利要求2所述的多载波发射数字合路装置，其特征在于，所述数控振荡器的振荡输出为频率为ωi的正弦和余弦信号：sin(ωin)和cos(ωin)，其工作时钟为15.36MHz，ωin对应为2.5MHz；

4、根据权利要求2或者3所述的多载波发射数字合路装置，其特征在于，输入和输出的关系如下：I(n)＝[I1(n)+I2(n)]cos(ωin)+[Q1(n)-Q2(n)]sin(ωin)；Q(n)＝[Q2(n)+Q1(n)]cos(ωin)+[I2(n)-I1(n)]sin(ωin)。

5、根据权利要求2或者3所述的多载波发射数字合路装置，其特征在于，所述数控振荡器包括相位累加器和正弦查找表，所述相位累加器的相位值在系统工作时钟的作用下每次以相位累加因子M为步进进行相加；相位累加器的输出相位值作为正弦查找表的地址输入；所述正弦查找表中地址处存放该相位值对应的正弦值。

6、根据权利要求1、2或者3所述的多载波发射数字合路装置，其特征在于，对于三载波发射数字合路装置，将该三载波发射数字合路装置中最高和最低频率点对应的二载波基带数字I/Q信号依照所述二载波合路装置进行处理，得到二载波的基带数字I/Q信号合路输出，然后将此二载波的基带数字I/Q信号再又分别与中间频率点载波对应的基带数字I/Q信号分别经过所述第三加法器和第四加法器进行相加，即可得到三载波的基带数字I/Q信号合路输出。

7、根据权利要求1、2或者3所述的多载波发射数字合路装置，其特征在于，所述数控振荡器采用大规模可编程逻辑器件实现，利用大规模可编程逻辑器件内部的RAM或ROM存储器资源来存放正弦查找表。