CN1199206A - 集成电路卡 - Google Patents

集成电路卡 Download PDF

Info

Publication number
CN1199206A
CN1199206A CN97122966A CN97122966A CN1199206A CN 1199206 A CN1199206 A CN 1199206A CN 97122966 A CN97122966 A CN 97122966A CN 97122966 A CN97122966 A CN 97122966A CN 1199206 A CN1199206 A CN 1199206A
Authority
CN
China
Prior art keywords
read
circuit
data
reading
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97122966A
Other languages
English (en)
Other versions
CN1108588C (zh
Inventor
藤冈宗三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp filed Critical Renesas Design Corp
Publication of CN1199206A publication Critical patent/CN1199206A/zh
Application granted granted Critical
Publication of CN1108588C publication Critical patent/CN1108588C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Business, Economics & Management (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Accounting & Taxation (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一种可以提高数据保密性的IC卡,具有:接口部;存储指定口令的存储器部;读出数据的读出放大电路;检查是否已完成数据读出、结束时输出读出结束信号的读出结束检测部;对存储器部和读出放大电路的动作进行控制的控制电路。当口令与存储在存储器部的口令进行对照时,在还没有读出结束信号的情况下,该控制电路不理睬数据读出/写入装置来的命令,同时进行错误处理。

Description

集成电路卡
本发明涉及对数据读出/写入装置进行数据存取的集成电路(IC)卡。
作为对数据读出/写入装置进行数据存取的IC卡，有与数据读出/写入装置电连接来进行数据存取的接触型IC卡和使用电磁波等非接触媒体对数据读出/写入装置进行数据存取的非接触型IC卡。图7是表示先有的非接触型IC卡的一例的概略框图。
在图7中，非接触型IC卡(以下，简单地称为IC卡)100具有：与数据读出/写入装置(下称读写器)之间进行电磁波接收发送的天线电路102；对数据进行调制解调的调制解调电路103；进行数据的串—并转换和并—串转换的输入输出电路104；备有由E2PROM形成的非易失性存储器105和读出放大器电路106的存储器电路107。IC卡100进而还具有：对输入输出电路104和存储器电路107进行控制的控制电路108；对由天线电路102接收的电磁波进行整流并作为电源供给各个电路的内部电源电路109；连接输入输出电路104、存储器电路107和控制电路108的总线110。
图8是表示读出放大器106的电路例子的图，图8所示的电路是本发明的申请人不久前在特愿平7-1304号的说明书中所提案的电路。在图8中，向已与非易失性存储器105的存储器单元121连接的位线122的寄生电容123充电的速度，在存储器单元121存储着电荷和未存储着电荷的情况下是不同的。
因此，设置具有规定容量的电容器123，在读出时，对从电流供给部125的n沟道MOS晶体管126和127供给的电流，将寄生电容123与电容器124的充电速度进行比较，由此，可以检测并读出存储器单元121有没有存储着电荷、即检测并读出存储器单元121存储的数据的2值电平。再有，当非易失性存储器105是8位的结构时，上述读出放大器电路106具有8个与各位对应的、图8所示的读出放大器电路，在图8中，示出了其中的1个。
在上述构成中，当读写器101向非易失性存储器105进行存取时，控制电路108将从读写器101输入的口令与预先在非易失性存储器105存储的口令进行比较。当口令一致时，控制电路108按照从读写器101输入的命令对非易失性存储器105进行存取，当口令不一致时，则不对非易失性存储器105进行存取，而是进行规定的错误处理。这样，读写器101在口令不一致时，便不会对非易失性存储器105进行存取。
在此，读出放大电路106因其工作电源电压的范围比其它各电路小、即读出放大电路106的工作电源电压的下限值比其它电路高，故当内部电源电路109供给的电源电压下降时，呈现只有读出放大电路106不工作而其它电路都工作的状态。这时，读出放大电路106的输出呈‘H’电平，例如，当非易失性存储器105为8位结构时，读出放大电路106中的各读出放大电路的输出都变成‘H’电平。在这样的状态下，当进行了读写器101来的口令对照时，因读出放大电路106的输出都是‘H’电平，故口令变成FF，与预先存储在非易失性存储器105中的口令无关。
IC卡100的电源由内部电源电路109将外部来的电磁波整流后提供，例如，通过使IC卡100靠近或远离读写器101，可以容易地改变IC卡内的电源电压。因此，降低电源电压，使其处于只有读出放大电路106不工作的状态，在由口令FF完成口令对照之后，通过使电源电压上升到各读出放大电路106能够工作的范围，就可以对非易失性存储器105进行存取。因此，存在即使不知道口令也能对非易失性存储器105进行存取、从而不能对数据进行保密的问题。
这样的问题不仅发生在非接触型IC卡中，对于接触型IC卡，若降低供给IC卡的电源电压，使其处于只有读出放大电路不工作的状态，也会引起同样的问题。
本发明是为了解决上述问题而提出的，其目的在于获得一种能够提高存储在存储器中的数据的保密性能的IC卡。
与本发明的第1方面有关的IC卡是对数据读出/写入装置进行数据存取的IC卡，具有：与数据读出/写入装置接口的接口部；由多个存储器单元形成并存储有指定口令的存储器部；读出该存储器部的已选中的存储器单元的数据的读出放大电路；读出结束检测部，检查该读出放大电路是否已完成从存储器部的数据读出，当检测该数据读出结束时，则输出表示读出结束的读出结束信号；按照从数据读出/写入装置来的、经上述接口部输入的命令，对上述存储器部和读出放大电路的动作进行控制的控制电路；当将从数据读出/写入装置来的、与命令一起输出的口令与存储在存储器部的口令进行对照时，在还没有从读出结束检测部输出读出结束信号的情况下，该控制电路不理睬数据读出/写入装置来的命令，同时进行规定的错误处理。
与本发明的第2方面有关的IC卡，在本发明的第1方面中，上述控制电路在还没有从读出结束检测部输出读出结束信号的情况下停止工作，同时，只要不进行规定的处理便不恢复工作。
与本发明的第3方面有关的IC卡，在本发明的第1方面中，上述控制电路在还没有从读出结束检测部输出读出结束信号的情况下进行复位，并返回初始状态。
与本发明的第4方面有关的IC卡，在本发明的第1～第3方面中，上述读出放大电路具有：容量比与已选中的存储器单元连接的位线的寄生容量还大的电容器；当从上述存储器部读出数据时，向该电容器和与已选中的存储器单元连接的位线同时供给电流的电流供给部；差动放大器，在与已选中的存储器单元连接的位线和上述电容器中，伴随从电流供给部供给电流，各自的电位上升，比较该各自的电位上升，根据该比较的结果，对从所选中的存储器单元中读出的数据进行确定，一旦由该差动放大器对读出的数据进行确定后，上述读出结束检测部便输出规定的读出结束信号。
与本发明的第5方面有关的IC卡是对数据读出/写入装置进行数据存取的IC卡，具有：与数据读出/写入装置接口的接口部；由多个存储器单元形成并存储有指定口令的存储器部；读出放大电路，读出该存储器部的已选中的存储器单元的数据；按照从数据读出/写入装置来的、经上述接口部输入的命令对上述存储器部和读出放大电路的动作进行控制的控制电路；上述控制电路形成为使其工作电源电压的下限值比读出放大电路还高。
与本发明的第6方面有关的IC卡，在本发明的第5方面中，上述控制电路具有生成时钟信号的时钟生成部，按照该时钟生成部生成的时钟信号动作，时钟生成部形成为使其工作电源电压的下限值比上述读出放大电路还高。
与本发明的第7方面有关的IC卡，在本发明的第5方面中，上述控制电路由具有掩膜ROM的微处理器形成，按照存储在该掩膜ROM中的程序动作，掩膜ROM形成为使其工作电源电压的下限值比上述读出放大电路还高。
图1是表示本发明实施形态1的IC卡的例子的概略框图。
图2是表示读出放大电路7和读出结束检测部9的例子的电路图。
图3是表示在IC卡1和读写器2之间进行数据存取的例子的图。
图4是表示口令对照部50的例子的概略电路图。
图5是表示当在图4的口令对照电路51中口令一致时的动作例子的时序图。
图6是表示本发明实施形态2的IC卡的例子的概略框图。
图7是表示非接触型IC卡的先有的例子的概略框图。
图8是表示图7的读出放大电路106的例子的电路图。
下面，根据附图所表示的实施形态详细说明本发明。
实施形态1
图1是表示本发明实施形态1的IC卡的例子的概略框图。
在图1中，非接触型IC卡(以下简称IC卡)1具有：与数据读出/写入装置(以下简称读写器)2之间进行电磁波接收发送的天线电路3；对数据进行调制解调的调制解调电路4；进行数据的串—并转换和并—串转换的输入输出电路5；备有由E2PROM形成的非易失性存储器6和读出放大器电路7的存储器电路8。
IC卡100进而还具有：检测读出放大电路7是否已从非易失性存储器6中读完了数据的读出结束检测部9；对输入输出电路5和存储器电路8进行控制的控制电路10；对由天线电路3接收的电磁波进行整流并作为电源供给各个电路的内部电源电路11；连接输入输出电路5、存储器电路8、读出结束检测部9和控制电路10的总线12。再有，天线电路3、调制解调电路4和输入输出电路5构成接口部，非易失性存储器6构成存储器部。
天线电路3、调制解调电路4和内部电源电路11分别连接在一起，调制解调电路4与输入输出电路5连接。此外，输入输出电路5、存储器电路8、读出结束检测部9和控制电路10与总线12连接，内部电源电路11分别与调制解调电路4、输入输出电路5、存储器电路8、读出结束检测部9和控制电路10连接。
在这样的构成中，读写器2平时发送电磁波，天线电路3接收从读写器2来的电磁波，将该接收的电磁波转换成电信号，并输出到调制解调电路4和内部电源电路11。内部电源电路11对输入的电信号进行整流并输出到各个电路，进行电源供给。读写器2在不向IC卡1发送数据时，发送未经调制的电磁波，在发送数据时，将该数据调制在载波上，再作为电磁波发送出去。
当从读写器2向IC卡发送数据时，调制解调部4对从天线电路3输入的电信号进行解调和数据的抽出，将抽出的数据输出到输入输出电路5。输入输出电路5将从调制解调电路4输入的串行数据转换成并行数据并输出给总线12。控制电路10按照从读写器2发送来的命令动作，对存储器电路8的动作进行控制。
此外，当将存储在存储电路8中的数据发送给读写器2时，控制电路10对存储器电路8进行所要数据的读出动作，通过总线12以并行数据的形式将该读出的数据输出给输入输出电路5，输入输出电路5将输入的并行数据转换成串行数据并输出给调制解调电路4。调制解调电路4在进行了将输入的串行数据调制在载波上的调制动作之后，将该调制了的信号输出给天线电路3，天线电路3将输入的调制信号作为电磁波发送出去。
其次，图2是表示读出放大电路7和读出结束检测部9的例子的电路图。再有，图2示出多个读出放大器中的一个。在图2中，读出放大电路7具有由p沟道MOS晶体管(以下称pMOS晶体管)21～23、n沟道MOS晶体管(以下称nMOS晶体管)24～29、反相电路30、31和电容器32形成的读出放大器20。此外，读出结束检测部9分别具有与读出放大电路7的各读出放大器对应的2输入端的NOR电路，图2示出与读出放大器20对应的2输入端的NOR电路40。
在读出放大器20中，由pMOS晶体管21及nMOS晶体管24形成反相电路33，由pMOS晶体管22及nMOS晶体管25形成反相电路34。在反相电路33中，PMOS晶体管21及nMOS晶体管24的各漏极连在一起作为输出，同时，pMOS晶体管21及nMOS晶体管24的各栅极连在一起作为输入，nMOS晶体管24的源极接地。同样，在反相电路34中，PMOS晶体管22及nMOS晶体管25的各漏极连在一起作为输出，同时，pMOS晶体管22及nMOS晶体管25的各栅极连在一起作为输入，nMOS晶体管25的源极接地。
反相电路33的输出与反相电路34的输入连接，并将该连接部作为a，同时，反相电路33的输入与反相电路34的输出连接并将该连接部作为b，由反相电路33和反相电路34构成差动放大器35。pMOS晶体管21及22的各源极分别与pMOS晶体管23的漏极连接。此外，数据读出时，从控制电路10输入‘H’电平信号的驱动信号输入端子36经反相电路30与pMOS晶体管23、nMOS晶体管26及27的各栅极连接，同时，nMOS晶体管28及29的各栅极分别连在一起。
nMOS晶体管26及28的各漏极与连接部a连接，nMOS晶体管26的源极接地。nMOS晶体管28的源极经数据输入端子37与非易失性存储器6的位线45连接，同时，在非易失性存储器中，位线45与E2PROM的多个存储器单元连接，但在此，以其中1个存储器单元46作为代表示出。存储器单元46的漏极与位线45连接，存储器单元46的源极接地，位线45中存在寄生电容47。
此外，nMOS晶体管27及29的各漏极与连接部b连接，nMOS晶体管27的源极接地，nMOS晶体管29的源极经电容器32接地。进而，连接部a与读出结束检测部9中的NOR电路40的1个输入端连接，连接部b与NOR电路40的另一个输入端连接，同时与反相电路31的输入端连接，反相电路31的输出与输出端子38连接，该输出端子38作为读出放大器20的输出，同时作为读出放大电路7的输出。此外，NOR电路40的输出作为读出结束检测部9的输出，经总线12与控制电路10连接。再有，nMOS晶体管28及29形成电流供给部。
下面，说明读出放大电路7的动作。控制电路10在不需要读出放大电路7动作时，向驱动信号输入端子36输出‘L’电平的信号，pMOS晶体管23截止，同时，nMOS晶体管26及27导通，故连接部a及b同时为‘L’电平。因此，读出结束检测部9中的NOR电路40的输出成为‘L’电平。其次，当向驱动信号输入端子36输入‘H’电平的信号时，nMOS晶体管26及27截止，故连接部a及b同时处于悬浮状态。进而，因pMOS晶体管23、nMOS晶体管28及29导通，故pMOS晶体管21及22导通，开始向电容器32和寄生电容47充电。
这里，当存储器单元46的悬浮栅极上存在电荷时，即存储器单元46中存储‘L’电平的数据时，与数据输入端子37连接的、已选中的存储器单元46流过存储器单元电流Ie，所以，存储器单元46成为导通状态。因此，电容器32的充电速度比寄生电容47的充电速度快，当电容器32充电结束时，因连接部b先前是‘H’电平，故pMOS晶体管21截止，同时，nMOS晶体管24导通。
结果，因连接部a被固定在‘L’电平，故pMOS晶体管22导通、nMOS晶体管25截止，将连接部b固定在‘H’电平。因连接部a被固定在‘L’电平，同时连接部b被固定在‘H’电平，故读出结束检测部9中的NOR电路40的输出成为‘H’电平，输出端子38成为‘L’电平。
其次，当存储器单元46的悬浮栅极不存在电荷、即存储器单元46中存储‘H’电平的数据时，与数据输入端子37连接的已选中的存储器单元46流过存储器单元电流Ie，所以，存储器单元46成为非导通状态。进而，电容器32的电容比寄生电容47的电容大，因此，寄生电容47的充电速度比电容器32的充电速度快，当寄生电容47充电结束时，因连接部a先前是‘H’电平，故pMOS晶体管22截止，同时，nMOS晶体管25导通。
结果，因连接部b被固定在‘L’电平，故pMOS晶体管21导通、nMOS晶体管24截止，将连接部a固定在‘H’电平。因连接部a被固定在‘H’电平，同时连接部b被固定在‘L’电平，故读出结束检测部9的异或(NOR)电路40的输出成为‘H’电平，输出端子38成为‘H’电平。
从上述可知，当读出存储在非易失性存储器6中的数据时，驱动信号输入端子36因控制电路10的控制而成为‘H’电平，从输出端子38读出存储在存储器单元46中的数据，同时读出结束检测部9的NOR电路40的输出成为‘H’电平，表示读出已经结束，该‘H’电平的信号成为读出结束信号。此外，当NOR电路40的输出是‘L’电平时，表示读出还没有结束。控制电路10根据读出结束检测部9中的NOR电路40的输出电平来判断读出放大电路7是否已将数据读完了。
图3是表示IC卡1和读写器2之间进行数据存取的例子的图。在图3中，当从IC卡1读出数据时，读写器2在读命令RCMD之后将附加了口令的数据发送给IC卡。IC卡1将从读写器2发送的口令与预先存储在非易失性存储器6中的口令进行对照，若一致时则执行读命令RCMD、将从非易失性存储器6读出的数据发送给读写器2。
其次，当向IC卡1写入数据时，读写器2将在写命令WCMD之后附加口令、进而将在口令之后附加了写入数据的数据发送给IC卡1。IC卡1将读写器2发送来的口令与预先存储在非易失性存储器6中的口令进行对照，若一致时则执行写命令WCMD、将从读写器2发送来的写入数据写入非易失性存储器6，然后向读写器2输出写入结束信号。
这样，读写器2在对IC卡1发送读出和写入数据的命令时，必须在该命令之后附加口令再发送，只有当从读写器2发送的口令与预先存储在非易失性存储器6中的口令一致时，IC卡1才按照从读写器2来的命令对非易失性存储器6进行数据的读出和写入。上述口令的对照由设在控制电路10内的口令对照部50进行。
图4是表示口令对照部50的例子的概略电路图。再有，图4是以非易失性存储器6为8位结构的情况为例来表示的。
在图4中，口令对照部50由口令对照电路51～58和8输入端的NOR电路59形成，各口令对照电路51～58的结构相同，故以口令对照电路51为例进行说明。再有，在图4中省略了口令对照电路53～56。口令对照电路51由比较电路61、二输入端的NOR电路62、63和D触发器64形成。
NOR电路62的一个输入端是反相输入，另一个输入端是非反相输入。NOR电路62的反相输入端与读出放大电路7的NOR电路40的输出连接，非反相输入端与比较电路61的输出连接。在NOR电路63中，其一个输入端与NOR电路62的输出相连，另一个输入端与D触发器64的非反相输出Q相连，其输出与D触发器64的D输入端相连。
此外，D触发器64的时钟脉冲输入端T是反相输入，表示从非易失性存储器6进行数据的读出，例如，这里，进行数据的读出的期间为‘H’电平、除此以外为‘L’电平的读出信号由控制电路10输入。D触发器64的复位输入端R也是反相输入，在进行口令对照的期间，其‘H’电平的信号由控制电路10输入，D触发器64非反相输出Q与NOR电路59的输入端中的一个连接。再有，在图4中，将输入给NOR电路62的反相输入端的信号作为e、在D触发器64中将输入给时钟脉冲输入端T的信号作为f、将输入给复位输入端R的信号作为g、将NOR电路59输出的信号作为h来表示。
比较电路61的一个输入端输入1位的数据，该1位的数据形成从非易失性存储器6读出的口令，比较电路61的另一个输入端也输入1位的数据，该1位的数据形成从读写器2发送来的口令。例如，从非易失性存储器6读出的口令是由8位的数据D0～D7形成的，若设定与该数据D0～D7对应的从读写器2输入的口令的8位数据为Da0～Da7，则比较电路61的一个输入端输入1位数据D0，比较电路61的另一个输入端输入1位数据Da0。比较电路61将数据D0和数据Da0进行比较，只有当不一致时才输出‘H’电平的不一致信号，其余的情况其输出为‘L’电平。
图5是表示当口令对照电路51中口令一致时的动作例子的时序图，参照图5说明口令对照部50的动作。再有，在图5中，设非易失性存储器6存储的口令为PW，从读写器2输入的口令为PWa，口令PW和PWa分别由多字节数据构成，将8位数据作为1个字节数据。以下，以口令PW的1字节的数据为D0～D7、口令PWa的1字节数据为Da0～Da7为例进行说明。
当读出放大电路7结束了数据的读出时，读出结束检测部9中的NOR电路40的输出成为‘H’电平，因NOR电路62的反相输入端输入了‘H’电平的信号，故NOR电路62的输出电平随着比较电路61的比较结果、即比较电路61的输出电平变化。当比较电路61的比较结果是一致时，比较电路61的输出成为‘L’电平，NOR电路62的输出也成为‘L’电平。
这里，当进行口令的读出、时钟脉冲输入端T上升成‘H’电平时，D触发器64的非反相输出Q变成‘L’电平。同样，由口令对照电路52～58的各比较电路将1组数据D1～D8和Da1～Da8进行比较，若口令对照电路52～58的各D触发器的非反相输出Q全为‘L’电平，NOR电路59的输出就变成‘L’电平，表示未发生对照错误、情况正常，控制电路10按照从读写器2和口令一起发送来的命令进行动作。
此外，当比较电路61的比较结果不一致时，比较电路61的输出成为‘H’电平，NOR电路62的输出也成为‘H’电平，D触发器64的非反相输出Q变成‘H’电平。结果，NOR电路59的输出成为‘H’电平、表示发生了对照错误。这样，当口令对照电路51～58的各D触发器的任何一个非反相输出都为‘H’电平，则NOR电路59的输出就变成‘H’电平，表示发生了对照错误。
这样一来，控制电路10不进行规定的对照错误处理、例如不执行与口令一起发送来的读出或写入等命令，并向总线输出规定的对照错误信号，向读写器2表示已发生了对照错误。输出给总线12的对照错误信号由输入输出电路5转换成串行数据之后，在调制解调电路4中进行调制，并从天线电路3发送出去。再有，作为规定的对照错误处理，也可以不向读写器2输出对照错误信号，而是不执行与口令一起发送来的读出或写入等命令，并等待从读写器2发出新的命令。
另一方面，当读出放大电路7未结束数据的读出时，读出结束检测部9中的NOR电路40的输出成为‘L’电平，因NOR电路62的反相输入端输入了‘L’电平的信号，故NOR电路62的输出与比较电路61的比较结果无关、成为‘H’电平，NOR电路63的输出也成为‘H’电平，D触发器64的非反相输出Q变成‘H’电平。结果，NOR电路59的输出成为‘H’电平，表示发生了对照错误。控制电路10进行规定的对照错误处理。
在此，内部电源电路11来的电源电压降低，在只停止读出放大电路7的动作的状态下，当控制电路10为了进行口令的对照而读出存储在非易失性存储器6中的口令时，从控制电路10向驱动信号输入端子36输入‘H’电平的信号，因nMOS晶体管28及29都导通，故读出放大器20的连接部a及b分别变成‘L’电平。因此，读出结束检测部9中的NOR电路40的输出成为‘L’电平，表示读出尚未结束，控制电路10进行与上述口令不一致相同的对照错误处理。
如上所述，控制电路10处于不执行作为对照错误处理、从读写器2与口令一起发送来的命令的处理、并等待从读写器2发出新的命令的状态，但作为对照错误处理，也可以是停止控制电路10的动作、只要不进行规定的复位动作就不恢复工作。这样一来，可以更可靠地防止从外部来的、对IC卡1的非易失性存储器6的非法存取，可以更加提高IC卡的安全性能。
此外，也可以将NOR电路59的输出信号作为控制电路10的复位信号来使用，当发生对照错误、NOR电路59的输出变成‘H’电平时，对控制电路10复位，使控制电路10强制性地返回初始状态并等待命令。这样一来，就很难知道IC卡1究竟怎样做才能进行对照错误处理，可以进一步提高IC卡1的安全性能。
这样，本发明实施形态1的IC卡1在由控制电路10进行口令对照时，可以检测读出放大电路不工作的状态、特别是因内部电源电路11供给的电源电压降低而引起的读出放大电路的动作停止状态，可以检测预先存储在非易失性存储器6中的口令是否已被正常读出。因此，当检测预先存储在非易失性存储器6中的口令未被正常读出时，可以防止进行规定的错误处理、对非易失性存储器6进行非法存取。所以，在电源电压降低、只有读出放大电路不工作的状态下，可以防止进行非法的口令对照，可以提高IC卡的安全性能，可以提高存储在IC卡中的数据的保密性。
实施形态2
在实施形态1中，采取了在因内部电源电路11供给的电源电压降低而只使读出放大电路7停止工作的状态下进行规定的错误处理、使其不能进行口令对照的措施。但是，也可以使控制电路10的工作电源电压的范围比读出放大电路7小、即控制电路10的工作电源电压的下限值比读出放大电路7高，当内部电源电路11供给的电源电压降低时，使控制电路10在读出放大电路7之前先不工作，这就是本发明实施形态2所采取的措施。
图6是表示本发明实施形态2的IC卡的例子的概略框图。在图6中，与图1相同的部件标以相同的符号，在此省略其说明，只说明与图1的不同点。
图6与图1的不同点在于，没有图1的读出结束检测部9，改变了图1的控制电路10的电路结构，故将图1的控制电路10改为控制电路71，随之，将图1的IC卡1改为IC卡75。
在图6中，IC卡75包括天线电路3、调制解调电路4、输入输出电路5和具有非易失性存储器7的存储器电路8。IC卡75进而还包括对输入输出电路5及存储器电路8进行控制的控制电路71、内部电源电路11、输入输出电路5、存储器电路8及与控制电路71连接的总线12。天线电路3分别与调制解调电路4和内部电源电路11相连，调制解调电路4和输入输出电路5相连。此外，输入输出电路5、存储器电路8及控制电路71由总线12连接，内部电源电路11分别与调制解调电路4、输入输出电路5、存储器电路8及控制电路71连接。
在这样的构成中，当从读写器2向IC卡1发送数据时，控制电路71按照读写器2发送来的命令动作，对存储器电路的动作进行控制。此外，当将存储在存储器电路8中的数据发送给读写器2时，控制电路71对存储器电路8进行所要数据的读出动作，并将该读出的数据经总线12、以并行数据的形式输出给输入输出电路。
控制电路71在内部具有生成时钟信号并输出的时钟生成部8，按照该时钟生成部81生成的时钟信号动作。时钟生成部81由生成时钟信号的时钟生成电路82和缓冲电路83构成，时钟生成电路82生成的时钟信号经缓冲电路83输出给控制电路71。当时钟生成部81不输出时钟信号时，控制电路71停止工作。
这里，控制电路71的工作电源电压的范围比读出放大电路7小，即，控制电路71构成为其工作电源电压的下限值比读出放大电路7高。具体地说，时钟生成部81中的缓冲电路83构成为其工作电源电压的下限值比读出放大电路7高。这样一来，当内部电源电路11供给的电源电压降低时，IC卡75内的缓冲电路83因工作电源电压最高而停止工作，随之，控制电路71亦停止工作。
此外，当控制电路71由微处理器形成时，该微处理器按照存储在内部掩膜ROM中的程序动作。因而，当掩膜ROM不工作时，微处理器停止工作，控制电路71也停止工作。这里，微处理器内部的掩膜ROM构成为使其工作电源电压的范围比读出放大电路7小、即工作电源电压的下限值比读出放大电路7高。这样一来，当内部电源电路11供给的电源电压降低时，IC卡75内的掩膜ROM因工作电源电压最高而停止工作，随之，微处理器停止工作，控制电路71亦停止工作。
这样，在本发明实施形态2中的IC卡中，控制电路71的工作电源电压的范围小且工作电源电压的下限值比读出放大电路7高。因此，当内部电源电路11供给的电源电压降低时，不存在只有读出放大电路7停止工作的状态，可以使其不能进行非法的口令对照。所以，可以防止因电源电压降低时只有读出放大电路7停止工作而能够进行非法的口令对照，可以提高IC卡的安全性能，可以提高存储在IC卡中的数据的保密性。
再有，在上述实施形态1及实施形态2中，虽然以非接触型IC卡为例进行了说明，但本发明并不局限与此，也能够适用于接触型IC卡。在接触型IC卡的情况下，将天线电路3置换成用于与读写器2电连接的连接器，将调制解调电路4及输入输出电路5置换成与读写器2进行接口的接口电路，没有内部电源电路11，直接从读写器2供给电源，除此以外，与实施形态1及实施形态2所示的非接触型IC卡一样，故省略其说明。再有，在这样的接触型IC卡中，上述连接器及接口电路构成接口部。
与本发明第1方面有关的IC卡在由控制电路进行口令对照时，可以由读出结束检测部检测读出放大电路未工作的状态、特别是因电源电压降低而引起的读出放大电路的工作停止状态，可以检测存储器预先存储的口令是否已被正常读出。因此，可以防止对当检测到存储器预先存储的口令未被正常读出时就进行规定的错误处理的存储器进行非法存取。所以，可以防止在电源电压降低时只有读出放大电路不工作的状态下进行非法的口令对照、提高IC卡的安全性能、提高存储在IC卡中的数据的保密性。
与本发明第2方面有关的IC卡，在本发明的第1方面中，具体地说，当没有从读出结束检测部输出读出结束信号时，上述控制电路停止工作，而且，只要不进行规定的处理就不恢复工作。这样一来，可以可靠地防止从外部对IC卡的存储器进行非法存取，可以提高IC卡的保密性能。
与本发明第3方面有关的IC卡，在本发明的第1方面中，具体地说，当没有从读出结束检测部输出读出结束信号时，上述控制电路行复位并返回初始状态。这样一来，很难知道IC卡究竟要进行怎样做才能进行对照错误处理，可以进一步提高IC卡的安全性能。
与本发明第4方面有关的IC卡，在本发明的第1至第3方面中，具体地说，读出放大电路具有差动放大器，在与已选中的存储器单元连接的位线和电容量比该位线的寄生电容大的电容器中，比较它们伴随从电流供给部来的电流供给的电位上升，根据该比较结果对从已选中的存储器单元中读出的数据进行确定，当由该差动放大器对读出的数据进行确定之后，读出结束检测部输出规定的读出结束检测信号。这样一来，当由控制电路进行口令对照时，可以检测读出放大电路不工作的状态、特别是因电源电压降低而引起的读出放大电路的工作停止状态，可以检测预先存储在存储器中的口令是否已被正常地读出。因此，当检测预先存储在存储器中的口令没有被正常地读出时，可以防止进行规定的错误处理并对存储器进行非法的数据存取。所以，可以防止在电源电压降低时只有读出放大电路不工作的状态下进行非法的口令对照，可以提高IC卡的保密性能，可以提高存储在IC卡中的数据的保密性。
与本发明第5方面有关的IC卡，使控制电路的工作电源电压的范围小且工作电源电压的下限值比读出放大电路高。这样一来，当电源电压降低时，不存在只有读出放大电路停止工作的状态，可以使其不能进行非法的口令对照。所以，可以防止因电源电压降低时只有读出放大电路停止工作而能够进行非法的口令对照，可以提高IC卡的保密性能，可以提高存储在IC卡中的数据的安全性。
与本发明第6方面有关的IC卡，在本发明第5方面中，具体地说，上述控制电路具有生成时钟信号的时钟生成部，按照该时钟生成部生成的时钟信号动作，时钟生成部构成为使其工作电源电压的下限值比读出放大电路高。这样一来，当电源电压降低时，不存在只有读出放大电路停止工作的状态，可以使其不能进行非法的口令对照。所以，可以防止因电源电压降低时只有读出放大电路停止工作而能够进行非法的口令对照，可以提高IC卡的安全性，可以提高存储在IC卡中的数据的保密性。
与本发明第7方面有关的IC卡，在本发明第5方面中，具体地说，上述控制电路由具有掩膜ROM的微处理器形成，同时按照存储在该掩膜ROM中的程序动作，掩膜ROM构成为使其工作电源电压比上述读出放大电路高。这样一来，当电源电压降低时，不存在只有读出放大电路停止工作的状态，可以使其不能进行非法的口令对照。所以，可以防止因电源电压降低时只有读出放大电路停止工作而能够进行非法的口令对照，可以提高IC卡的安全性，可以提高存储在IC卡中的数据的保密性。

Claims (7)

1、一种对数据读出/写入装置进行数据存取的IC卡，其特征在于：
具有：
与数据读出/写入装置接口的接口部，
由多个存储器单元形成、并存储有指定口令的存储器部，
读出放大电路，读出该存储器部的已选中的存储器单元的数据，
读出结束检测部，检查该读出放大电路是否已完成从存储器部的数据读出，当检测到该数据读出结束时，则输出表示读出结束的读出结束信号，
按照从数据读出/写入装置来的、经上述接口部输入的命令对上述存储器部和读出放大电路的动作进行控制的控制电路；
当将从数据读出/写入装置来的、与命令一起输出的口令与存储在存储器部的口令进行对照时，在还没有从读出结束检测部输出口令读出结束信号的情况下，该控制电路不理睬数据读出/写入装置来的命令，同时进行规定的错误处理。
2、权利要求1记载的IC卡，其特征在于，上述控制电路在还没有从读出结束检测部输出读出结束信号的情况下停止工作，同时，只要不进行规定的处理便不恢复工作。
3、权利要求1记载的IC卡，其特征在于，上述控制电路在还没有从读出结束检测部输出读出结束信号的情况下进行复位，并返回初始状态。
4、权利要求1记载的IC卡，其特征在于：
上述读出放大电路具有：
电容比与已选中的存储器单元连接的位线的寄生电容还大的电容器，
当从上述存储器部读出数据时、向该电容器和与已选中的存储器单元连接的位线同时供给电流的电流供给部，
差动放大器，在与已选中的存储器单元连接的位线和上述电容器中，伴随从电流供给部供给电流，各自的电位上升，比较该各自的电位上升，根据该比较的结果，对从所选中的存储器单元中读出的数据进行确定；
一旦由该差动放大器对读出的数据进行确定后，上述读出结束检测部便输出规定的读出结束信号。
5、一种对数据读出/写入装置进行数据存取的IC卡，其特征在于：
具有：
与数据读出/写入装置接口的接口部，
由多个存储器单元形成并存储有指定口令的存储器部，
读出该存储器部的已选中的存储器单元的数据的读出放大电路，
按照从数据读出/写入装置来的、经上述接口部输入的命令，对上述存储器部和读出放大电路的动作进行控制的控制电路；
上述控制电路形成为使其工作电源电压的下限值比读出放大电路还高。
6、权利要求5记载的IC卡，其特征在于，上述控制电路具有生成时钟信号的时钟生成部，按照该时钟生成部生成的时钟信号动作，时钟生成部形成为使其工作电源电压的下限值比上述读出放大电路还高。
7、权利要求5记载的IC卡，其特征在于，上述控制电路由具有掩膜ROM的微处理器形成，按照存储在该掩膜ROM中的程序动作，掩膜ROM形成为使其工作电源电压的下限值比上述读出放大电路还高。
CN97122966A 1997-05-08 1997-11-28 集成电路卡 Expired - Fee Related CN1108588C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11809497A JP3822707B2 (ja) 1997-05-08 1997-05-08 Ｉｃカード
JP118094/97 1997-05-08
JP118094/1997 1997-05-08

Publications (2)

Publication Number Publication Date
CN1199206A true CN1199206A (zh) 1998-11-18
CN1108588C CN1108588C (zh) 2003-05-14

Family

ID=14727859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97122966A Expired - Fee Related CN1108588C (zh) 1997-05-08 1997-11-28 集成电路卡

Country Status (5)

Country Link
US (1) US5896325A (zh)
JP (1) JP3822707B2 (zh)
KR (1) KR100263395B1 (zh)
CN (1) CN1108588C (zh)
TW (1) TW382107B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6839847B1 (en) 1998-11-30 2005-01-04 Hitachi, Ltd. Information processing equipment and IC card

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478172B1 (ko) * 1995-01-31 2005-03-23 가부시끼가이샤 히다치 세이사꾸쇼 반도체 메모리 장치
JP3667920B2 (ja) * 1997-02-21 2005-07-06 ローム株式会社 Ｉｃカード
US6618789B1 (en) 1999-04-07 2003-09-09 Sony Corporation Security memory card compatible with secure and non-secure data processing systems
US6955299B1 (en) 1999-12-17 2005-10-18 Centre For Wireless Communications Of National University Of Singapore System and method for using a smart card
JP2001306316A (ja) * 2000-04-21 2001-11-02 Sharp Corp 制御回路およびそれを用いた半導体装置
ATE366443T1 (de) * 2000-05-22 2007-07-15 Infineon Technologies Ag Sicherheits-datenverarbeitungseinheit sowie dazugehöriges verfahren
WO2002099742A1 (fr) * 2001-06-04 2002-12-12 Renesas Technology Corp. Carte memoire
JP3898481B2 (ja) * 2001-10-03 2007-03-28 富士通株式会社 半導体記憶装置
CA2857208C (en) * 2003-05-30 2018-09-04 Privaris, Inc. An in-circuit security system and methods for controlling access to and use of sensitive data
US7267266B2 (en) * 2003-07-10 2007-09-11 Rouille David W Security system
EP1704513A1 (en) * 2003-12-08 2006-09-27 Innovision Research & Technology PLC Data storage devices
GB2413195A (en) * 2004-04-17 2005-10-19 Hewlett Packard Development Co A memory tag and reader with password protection of tag memory
EP1864248B1 (en) * 2005-03-30 2013-08-28 Samsung Electronics Co., Ltd. Rf-id tag reading system for using password and method thereof
JP2009540395A (ja) 2006-06-15 2009-11-19 株式会社東芝 携帯可能電子装置およびその制御方法
EP2377078B1 (en) 2008-12-15 2014-03-05 Cardlab ApS An rfid tag
KR101042349B1 (ko) * 2008-12-22 2011-06-17 한국전자통신연구원 보안 기능이 구비된 반도체 칩 및 그 동작 방법
SG11201704445XA (en) 2014-12-19 2017-07-28 Cardlab Aps A method and an assembly for generating a magnetic field and a method of manufacturing an assembly
EP3035230A1 (en) 2014-12-19 2016-06-22 Cardlab ApS A method and an assembly for generating a magnetic field
EP3082071A1 (en) 2015-04-17 2016-10-19 Cardlab ApS Device for and method of outputting a magnetic field

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3083187B2 (ja) * 1991-09-30 2000-09-04 富士通株式会社 電子財布システムの鍵管理方式
JPH0877787A (ja) * 1994-06-28 1996-03-22 Matsushita Electric Ind Co Ltd 半導体装置
JPH08190799A (ja) * 1995-01-09 1996-07-23 Mitsubishi Denki Semiconductor Software Kk センスアンプ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6839847B1 (en) 1998-11-30 2005-01-04 Hitachi, Ltd. Information processing equipment and IC card

Also Published As

Publication number Publication date
US5896325A (en) 1999-04-20
TW382107B (en) 2000-02-11
CN1108588C (zh) 2003-05-14
KR100263395B1 (ko) 2000-08-01
JP3822707B2 (ja) 2006-09-20
JPH10307896A (ja) 1998-11-17
KR19980086408A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
CN1108588C (zh) 集成电路卡
CN1093641C (zh) 存贮器试验装置
CN109754827A (zh) 半导体存储器装置及其操作方法
CN106847340A (zh) 用于非易失性存储器系统以及存储器控制器的操作的方法
CN1244110C (zh) 用于安全数据存储的半导体存储器
CN101622675A (zh) Nand缺陷管理的设备、方法、系统
CN1098535C (zh) 一种半导体存贮器系统
US8054689B2 (en) Memory card using multi-level signaling and memory system having the same
CN109427380A (zh) 半导体存储器装置及其操作方法
CN108511023A (zh) 半导体存储器装置及其操作方法
CN106484316A (zh) 用来管理一记忆装置的方法以及记忆装置与控制器
CN106205696A (zh) 半导体存储器设备及其操作方法
CN109390019A (zh) 存储系统及其操作方法
CN1551241A (zh) 非易失性半导体存储器件
CN110349607A (zh) 存储器装置及其操作方法和包括存储器装置的存储器系统
CN109493910A (zh) 微控制器及其操作方法以及具有该微控制器的存储系统
CN109857984A (zh) 一种锅炉负荷率-效能曲线的回归方法和装置
CN106205712A (zh) 半导体存储器件及其操作方法
CN101620888A (zh) 多位阶单元存储器的读取方法及应用其的读取电路
CN106980466A (zh) 数据存储装置及其操作方法
CN109979513A (zh) 半导体存储器装置及其操作方法
CN1144388C (zh) 电源单元和似卡类存储媒体
CN1659659A (zh) 用于智能卡的恢复方法
TWI396201B (zh) 用於多位準快閃式胞元臨界電壓配置之資料儲存與處理演算法則
CN105426116A (zh) 控制器及存储器存取方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030514

Termination date: 20131128