CN1197295A - 互补金属氧化物半导体场效应晶体管及其制造方法 - Google Patents
互补金属氧化物半导体场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN1197295A CN1197295A CN97121543A CN97121543A CN1197295A CN 1197295 A CN1197295 A CN 1197295A CN 97121543 A CN97121543 A CN 97121543A CN 97121543 A CN97121543 A CN 97121543A CN 1197295 A CN1197295 A CN 1197295A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- conductivity type
- layer
- type
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 53
- 239000010703 silicon Substances 0.000 claims description 53
- 150000002500 ions Chemical class 0.000 claims description 23
- 230000004888 barrier function Effects 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 12
- 238000009413 insulation Methods 0.000 claims description 9
- -1 boron ion Chemical class 0.000 claims description 8
- 229910052594 sapphire Inorganic materials 0.000 claims description 8
- 239000010980 sapphire Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 51
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 239000010408 film Substances 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 230000008901 benefit Effects 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000012528 membrane Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002353 field-effect transistor method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000000348 solid-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
CMOSFET及其制造方法。CMOSFET包括:绝缘衬底;第一导电型第一半导体层和第二导电型第二半导体层,在绝缘衬底上由中心和两侧限定互相间隔预定距离;第二导电型第三半导体层,从第一导电型第一半导体层边伸到第二导电型第二半导体层预定长度;第一导电型第四半导体层,从第二导电型第二半导体层边伸到对称第二导电型第三半导体层预定长度;绝缘层,在第一第二第三和第四半导体层表面上;栅电极,在第一第二半导体层中心,第一第二第三及第四半导体层间。
Description
本发明涉及一种半导体器件，特别是，涉及一种可修理的互补金属氧化物半导体场效应晶体管(CMOSFET)及其制造方法。
一家名为“仙童”(Faircild)的公司，于1958年发明了这种金属氧化物半导体(MOS)技术，在该技术中，以具有良好绝缘特性的氧化硅膜处理了半导体表面。结果，给晶体管及其制造方法带来了创新改进。
MOS技术的发明推动了半导体表面器件的实际应用，因而，“德克萨斯仪器”(Texas instrument)公司于1962年首次提出了场效应晶体管(FET)。
p沟道MOS、n沟道MOS、及互补MOS(CMOS)都是一种MOSFET器件。当开始生产MOS晶体管时，由于在制造集成电路中的其调整功耗和工艺的便利条件，最好是用PMOS器件。而因为MOS器件的速度至关重要，最好利用载流子迁移率比空穴迁移率高二倍半的电子迁移率的NMOS器件。至于CMOS器件，与NMOS器件和PMOS器件比较，其集成度相当低且制造工艺又十分复杂。然而，基于其良好功耗，CMOS仍有用。因此，通常，把NMOS用作半导体器件的存储器部分，而CMOS用作外围电路部分。
把CMOS分成容体CMOS(bulk CMOS)和SOI(硅-绝缘体)CMOS。对容体CMOS来说，半导体器件是由半导体衬底内部构成的。对SOI CMOS来说，在绝缘层上形成硅单晶薄膜，再在其上形成半导体器件。这种SOI结构的优点是，相对于衬底的所有电容和寄生效应都可忽略，并且这种CMOS电路不会发生闩锁或软错误。
这种SOI技术又分成三类。其中之一是外延生长法，该法中在单晶绝缘层，例如蓝宝石上生长单晶硅薄膜。另一类是淀积再结晶法，该法中在氧化物绝缘层上淀积出多晶或非晶硅薄膜，予以水平熔化及再结晶或变成一种固相外延。又一种方法是单结晶分隔法，该法中把绝缘层例如氧化层埋入到一块半导体衬底内。
蓝宝石上生长硅(SOS)表示采用外延淀积。就熔化再结晶法而言，该法属于淀积再结晶法，将通过化学汽相淀积(CVD)工艺在氧化层上淀积的一部分多晶硅薄膜，用诸如激光束或电子束等的能束进行加热，并在晶片上再结晶已熔化的多晶硅薄膜的部分，从而形成单晶硅薄膜。就固相外延生长法而言，在半导体衬底上的绝缘层的结晶区上，淀积非晶硅，之后进行退火予以外延生长。就单结晶分隔法而言，把氧离子和氮离子注入到单晶硅衬底内，除表面层的单晶硅层外，把氧化物层或氮化物层埋入到衬底内，因而用它作为SOI结构。特别是，把注入氧离子的方法叫做注氧隔离(SIMOX)法。
如上所述，这种SOI结构有许多优点。尤其是，因为良好功耗、高集成度、低的软错误产生率和低闩锁产生率以及高速工作，所以SOI CMOS很有用也有利。
对采用SOI结构及其制造方法的常规CMOSFET，将参照附图进行讨论。图1是具有蓝宝石上生长硅(SOS)结构的常规CMOSFET的剖面图。首先，在蓝宝石衬底1上选择形成了n-型台面硅层3和p-型台面硅层4。在n-型台面和p-型台面硅层3和4的每一个中部，依次形成栅绝缘层5和栅电极6。在栅电极6的两边的p-型台面硅层4内，形成n-型杂质区8，并在栅电极3的两边的n-型台面硅层3内，形成p-型杂质区7。在这种情况下，该n-型和p-型杂质区8和7都用作晶体管的源和漏区。
图2a到2e是表示用于制造图1常规CMOSFET方法的各工艺步骤的剖面图。
首先参照图2a，采用一般的SOS结构，在蓝宝石衬底1上形成n-型硅层2。
其次参照图2b，采用光刻工艺和光蚀刻工艺，选择地把硅层2刻制成图形，以便形成一对n-型台面硅层。接着，把光刻胶膜PR1覆盖到包括一对n-型台面硅层的整个衬底1的表面上，并刻制成把该对n-型台面硅层3之一上的光刻胶除去的图形。然后，把p-型杂质离子注入到已露出的n-型台面硅层3内，使所露出的n-型台面硅层3变成p-型台面硅层4。
参照图2c，除去保留的光刻胶膜PR1。在包括p-型和n-型台面硅层4和3的整个表面上，涂覆另一层光刻胶膜PR2，然后通过曝光和显影工艺制成图形，从而露出n-型台面硅层3。把n-型杂质离子注入到露出的层3中，用于n-型台面硅层3的再结晶。此时，注入的离子是硅离子。
参照图2d，在注入用于再结晶的离子后，把为调整晶体管阈值电压的n-型杂质离子和为调整穿通电压的n-型杂质离子注入到n-型和p-型台面硅层3和4的容体内。
参照图2e，在n-型和p-型台面硅层3和4每一中心部上，依次形成栅绝缘层5和栅电极6。接着，在栅电极6的两边的p-型和n-型台面硅层内，分别形成n-型和p-型杂质区8和7。在这种情况下，把该n-型和p-型杂质区8和7用作源和漏区。
然而，常规CMOSFET及其制造方法有难以解决的问题。首先，由于形成源和漏区及沟道区的容体，在该结构中处于栅电极下面，难以对该容体打开接触窗口。另外，由于为调整阈值电压的容体掺杂工艺，对器件的性能有重大影响，应在早期阶段进行，所以不可能修理器件性能，因而降低了CMOSFET的生产率和成品率。
因此，将本发明对准CMOSFET及其制造方法，以便基本上消除因相关现有技术的限制和缺点造成的若干问题。
本发明的目的是提供一种采用SOI结构，在该结构中使CMOS器件的容体源和漏区露出于衬底之上，以便可对CMOSFET进行修理的CMOSFET及其制造方法。
本发明的其他特征和优点将在下述的说明书中作出陈述，部分地从说明书中将变得清楚，或者由本发明的实施例可以得知。通过已载入说明书和其权利要求书及附图，将实现并达到本发明的目的和优点。
为了达到这些和其它优点，根据本发明的目的，作为概要和概括性说明，一种CMOSFET包括：一个绝缘衬底；一第一导电型的第一半导体层和一第二导电型的第二半导体层，形成于该绝缘衬底上，由中心和两侧边限定，并且互相间隔为预定距离；一第二导电型的第三半导体层，形成具有从第一导电型的第一半导体层的边缘延伸到第二导电型的第二半导体层预定长度；一第一导电型的第四半导体层，形成具有从第二导电型的第二半导体层的边缘延伸到对称于第二导电型的第三半导体层的预定长度；一绝缘层，形成于第一、第二、第三及第四半导体层的整个表面上；以及一栅电极，形成在第一和第二半导体层的中心间，和在第一、第二、第三及第四半导体层之间。
在本发明的另一方面，一种用于制造CMOSFET的方法包括下列各步骤：在一个绝缘衬底上形成一半导体层；选择地把半导体层刻制成图形，形成具有互相对立并互相间隔为预定距离的槽的第一和第二半导体层；选择地把第一导电型的杂质离子注入到该第一半导体层；选择地把第二导电型的杂质离子注入到该第二半导体层；在该第一和第二半导体层的整个表面上，形成一栅绝缘层；在从该第一半导体层的该槽到该第二半导体层的该槽的该绝缘衬底上，形成一栅电极；把第二导电型杂质离子注入到在该第一半导体层的该槽的两侧的该第一半导体层内，注入深度与该槽深度相同，以便形成一第二导电型的第三半导体层；以及把第一导电型杂质离子注入到在该第二半导体层的该槽的两侧的该第二半导体层内，注入深度与该槽深度相同，以便形成一第一导电型的第四半导体层。
应该知道，上述的一般性描述和下述的详细描述都是示范性的和解释性的，意思是，作为权利要求进一步提供本发明的说明。
本发明的这些和各种其它的目的、特点和优点，结合各附图，参阅下面的详细说明，就很容易理解，其中：
图1是表示常规CMOSFET结构的剖面图；
图2a到2e是表示常规制造CMOSFET方法的各工艺步骤的剖面图；
图3a是根据本发明的CMOSFET的平面图；
图3b是表示沿图3a的线的I-I′得到的CMOSFET结构的剖面图；
图4a到4k是表示根据本发明的优选实施例的制造CMOSFET方法的各工艺步骤的剖面图；
图5a到5k是表示沿图4a到4k的线I-I′得到的制造CMOSFET方法各工艺步骤的剖面图；
图6a是其中已形成了金属布线后的CMOSFET平面图；
图6b是表示沿图6a的线II-II′得到的CMOSFET结构的剖面图；
图7是根据本发明的CMOSFET的电路图。
现在将详细涉及本发明的优选实施例，按附图说明其各个例子，
图3a是一个CMOSFET的平面图和图3b是表示沿图3a的线I-I′得到的CMOSFET结构的剖面图；
一个CMOSFET包括：一块绝缘层11；p-型和n-型硅层15和16，分别为第一导电型的第一半导体层和第二导电型的第二半导体层，并且形成在绝缘层11上，被限定为边缘E1和E2及中心C，并互相间隔分开；n-型重掺杂区19a和19b为从p-型硅层15的两边缘E1和E2向n-型硅层16延伸预定长度的第二导电型的第三半导体层；p-型重掺杂区20a和20b是从边缘E1和E2到具有对称于n-型重掺杂区19a和19b伸延预定长度的第一导电型的第四半导体层；一栅绝缘层17，形成在包括n-型和p-型重掺杂区19a、19b、20a和20b，以及p-型和n-型硅层15和16的整个表面上；以及一栅电极18a，形成在p-型硅层15的中心C与n-型硅层16的中心C之间，以及在n-型和p-型重掺杂区19a、19b、20a与20b之间。
图4a-4k是表示制造CMOSFET方法的工艺步骤，而图5a-5k是沿图4a-4k的线I-I′的剖面图。
参照图4a和5a，在绝缘层11，就是用于SOI结构的氧化层(SiO2)上，或用于SOS的蓝宝石层上形成单晶硅层12。
参照图4b和5b用光刻工艺和光蚀刻工艺把单晶硅层12选择地刻制成图形，分别形成具有第一和第二槽13和14的第一和第二硅层12a和12b，该第一和第二硅层12a和12b互相对立并间隔预定距离。在这种情况下，使绝缘层11的预定区露出以形成槽13和14。
参照图4c和5c，把光刻胶膜PR10涂覆在包括第一和第二硅层12a和12b上，然后通过曝光和显影工艺构图以便露出该第一硅层12a。接着，利用光刻胶膜PR10作为掩模，把p-型杂质离子注入到已露出的第一硅层12a内，以便形成p-型硅层15。这时，注入的杂质离子为硼离子。
参照图4d和5d，除去保留的光刻胶膜PR10。再在包括p-型硅层15和第二硅层12b的整个绝缘层11表面上，涂覆另一层光刻胶膜PR11，然后，通过曝光和显影工艺选择地刻制成图形，露出该第二硅层12b。此后，利用光刻胶图形PR12作为掩模，把n-型杂质离子注入到已露出的第二硅层12b内，以便形成n-型硅层16。这时，注入的杂质离子为磷离子或砷离子。形成这些p-型和n-型硅层15和16的工艺是用于形成CMOS的容体。在进行了上述工艺之后，就可进行离子注入工艺，以调整图中完全未示出的阈值电压和穿通电压。
参照图4e和5e，除去保留和光刻胶膜PR11，接着在p-型和n-型硅层15和16上形成栅绝缘层17。在这种情况下，氧化物层或氮化物层用作栅绝缘层17。如果采用氧化层，可对p-型和n-型硅层15和16进行退火以形成氧化物层。
参照图4f和5f，在包括栅绝缘层17的整个绝缘层11的表面上淀积多晶硅层18。
参照图4g和5g，把光刻胶膜PR12覆盖到多晶硅层上，然后通过曝光和显影工艺刻制成图形，以限定栅电极的位置。该光刻胶膜PR12只保留覆盖于栅电极的位置。把栅电极的位置限定于从第一槽13到第二槽14。
参照图4h和5h，利用光刻胶PR12作为掩模，选择地、各向异性地蚀刻多晶硅层18以形成栅电极18a。接着，除去光刻胶膜PR12。
参照图4i和5i，把又一光刻胶膜PR13覆盖到包括栅电极18a和栅氧化层17的整个绝缘层11的表面上，然后通过曝光和显影工艺刻制成图形，以选择地露出在第一槽13两侧的p-型硅层15。利用光刻胶图形PR13作为掩模，把n-型重掺杂杂质离子注入到第一槽13两侧已露出的p-型硅层15内，以便形成n-型重掺杂区19a和19b。因此，完成了用于n沟道MOS晶体管的全部工艺过程。在这种情况下，n-型重掺杂区19a和19b用作源和漏区。使该n-型重掺杂区19a和19b形成深度与在p-型硅层15中形成的第一槽13同样深。
参照图4j和5j，除去保留的光刻胶膜PR13。然后，把光刻胶膜PR14覆盖到包括栅电极18a和栅氧化层17的整个绝缘层11表面上，然后通过曝光和显影工艺刻制成图形，选择地露出在第二槽14两侧的n-型硅层16。利用光刻胶图形PR14作为掩模，进行重掺杂的p-型杂质离子注入工艺，在第二槽14两侧的n-型硅层16内形成p-型重掺杂区20a和20b，从而完成p沟道MOS。这时，所形成的p-型重掺杂区20a和20b具有与第二槽14同样的深度。或者可在第二槽14两侧的整个表面下形成重掺杂区。
最后参照图4k和5k，除去保留的光刻胶膜PR14，于是完成了CMOSFET的制造工艺过程。
图6a是金属布线工艺后的CMOSFET的平面图和图6b是表示沿图6a的线II-II′得到的CMOSFET结构的剖面图。
把第一、第二、第三、第四、第五、第六和第七接触部分21a到21g形成于一个CMOSFET的栅电极18a、n-型和p-型重掺杂区的预定区域19a、19b、20a和20b，以及与栅电极18a相对的p-型和n-型硅层15和16的端部。形成第一金属布线22a，用于通过在栅电极18a上的第一接触部分21a给栅电极18a提供输入电压VIN。形成第二金属布线22b，用于通过在n-型重掺杂区19a与19b的漏区19a和p-型重掺杂区20a与20b的漏区20b上的第二和第三接触部分21b和21c提供输出电压VOUT。形成第三金属布线22c，用于通过形成于PMOSFET容体的n-型硅层16的一侧面的第四接触部分和形成于p-型重掺杂区20a与20b的源区20a的第五接触部分21e，连接正(+)电源电压VDD。还有，形成第四金属布线22d，用于通过形成于PMOSFET容体的p-型硅层15的一侧面的第六接触部分21f和形成于n-型重掺杂区20a与20b的源区20a的第七接触部分21g，连接负(-)电源电压VSS。在这种情况下，如剖面图所示，标号23是形成于包括栅电极18a，以及p-型与n-型硅层15和16的整个表面上的绝缘层。
图7是一个CMOSFET的电路图。PMOS和NMOS是串接的。通常把输入信号VIN加到他们的栅电极上去。NMOS的源与负(-)电源电压VSS连接，而PMOS的源与正(+)电源电压VDD连接。NMOS和PMOS的漏与公用的输出信号VOUT端口连接。
这样的一个CMOSFET起倒相器作用。由于采用NMOSFET的阈值电压和PMOSFET的阈值电压之间的不同特性，所以把这两个晶体管设计为on/off(开/关)交替方式。也就是说，当输入电压为很低时，该NMOSFET为off，而PMOSFET为on，因此输出电压具有VDD值。另一方面，当输入电压为很高时，该NMOSFET为on，而PMOSFET为off，因此输出电压具有VSS值。在两种情况下，电流不能从VDD流向VSS，从而消除了不需要的功耗。
本发明的CMOSFET及其制造方法有以下优点。因为露出了MOSFET的容体，所以很容易形成容体偏置接触窗口。此外，即使在完成用于调整取决于半导体器件性能的阈值电压的容体掺杂工艺后，也可以使用光刻胶膜作为掩模，进行附加的离子注入工艺，以致可通过调整阈值电压和工作电流来修正器件性能。因而，可提高生产率和产品的成品率。
本领域的普通技术人员都清楚，对本发明的可修理的CMOSFET及其制造方法可作出各种改进和变更而不会脱离本发明的构思或范围。因此，意图是，本发明包括此发明的各种改进和变更，而只要这种改进和变更处于权利要求书和其等同物范围内。
Claims (11)
1.一种CMOSFET包括：
一个绝缘衬底；
一第一导电型的第一半导体层和一第二导电型的第二半导体层，都形成于该绝缘衬底上，由中心和两侧边限定，并且互相间隔为预定距离；
一第二导电型的第三半导体层，形成具有从第一导电型的第一半导体层的边缘延伸到第二导电型的第二半导体层的预定长度；
一第一导电型的第四半导体层，形成具有从第二导电型的第二半导体层的边缘延伸到对称于第二导电型的第三半导体层的预定长度；
一绝缘层，形成于第一、第二、第三和第四半导体层的整个表面上；以及
一栅电极，形成在第一和第二半体层的中心间，和在第一、第二、第三及第四半导体层之间。
2.根据权利要求1所述的CMOSFET，其中，蓝宝石或氧化层用作绝缘衬底。
3.根据权利要求1所述的CMOSFET，其中，硅用于形成第一、第二、第三和第四半导体层。
4.一种用于制造CMOSFET的方法包括下列各步骤：
在一个绝缘衬底上形成一半导体层；
选择地把半导体层刻制成图形，形成具有互相对立并互相间隔为预定距离的槽的第一和第二半导体层；
选择地把第一导电型的杂质离子注入到该第一半导体层；
选择地把第二导电型的杂质离子注入到该第二半导体层；
在该第一和第二半导体层的整个表面上，形成一栅绝缘层；
在从该第一半导体层的该槽到该第二半导体层的该槽的该绝缘衬底上，形成一栅电极；
把第二导电型杂质离子注入到在该第一半导体层的该槽的两侧的该第一半导体层内，注入深度与该槽深度相同，以便形成一第二导电型的第三半导体层；以及
把第一导电型杂质离子注入到在该第二半导体层的该槽的两侧的该第二半导体层内，注入深度与该槽深度相同，以便形成一第一导电型的第四半导体层。
5.根据权利要求4所述的方法，其中，蓝宝石或氧化层用于形成绝缘衬底。
6.根据权利要求4所述的方法，其中，单晶硅用于形成半导体层。
7.根据权利要求4所述的方法，其中，多晶硅用于形成栅电极。
8.根据权利要求4所述的方法，其中，氧化物层或氮化物层用作绝缘层。
9.根据权利要求8所述的方法，其中，对第一和第二半导体层进行热氧化形成氧化层。
10.根据权利要求4所述的方法，其中，注入深度同该槽同样深的该第一导电型杂质离子是硼离子，该第二导电型杂质离子是磷离子或砷离子。
11.根据权利要求4所述的方法，其中，把第一和第二导电型杂质离子，分别注入到第一和第二半导体层内。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970015429A KR100226730B1 (ko) | 1997-04-24 | 1997-04-24 | 씨모스펫 및 그 제조방법 |
| KR15429/97 | 1997-04-24 | ||
| KR15429/1997 | 1997-04-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1197295A true CN1197295A (zh) | 1998-10-28 |
| CN1104744C CN1104744C (zh) | 2003-04-02 |
Family
ID=19503827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97121543A Expired - Lifetime CN1104744C (zh) | 1997-04-24 | 1997-10-29 | 互补金属氧化物半导体场效应晶体管及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6069030A (zh) |
| JP (1) | JP2926179B2 (zh) |
| KR (1) | KR100226730B1 (zh) |
| CN (1) | CN1104744C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100508195C (zh) * | 2003-07-08 | 2009-07-01 | 精工爱普生株式会社 | 半导体器件及其操作方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019064A (ja) * | 2005-07-05 | 2007-01-25 | Oki Electric Ind Co Ltd | 電界効果トランジスタおよび半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3745072A (en) * | 1970-04-07 | 1973-07-10 | Rca Corp | Semiconductor device fabrication |
| DE2316095A1 (de) * | 1973-03-30 | 1974-10-10 | Siemens Ag | Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren |
| US4002501A (en) * | 1975-06-16 | 1977-01-11 | Rockwell International Corporation | High speed, high yield CMOS/SOS process |
| US4097314A (en) * | 1976-12-30 | 1978-06-27 | Rca Corp. | Method of making a sapphire gate transistor |
| US4091527A (en) * | 1977-03-07 | 1978-05-30 | Rca Corporation | Method for adjusting the leakage current of silicon-on-sapphire insulated gate field effect transistors |
| US5298434A (en) * | 1992-02-07 | 1994-03-29 | Harris Corporation | Selective recrystallization to reduce P-channel transistor leakage in silicon-on-sapphire CMOS radiation hardened integrated circuits |
-
1997
- 1997-04-24 KR KR1019970015429A patent/KR100226730B1/ko not_active IP Right Cessation
- 1997-10-29 CN CN97121543A patent/CN1104744C/zh not_active Expired - Lifetime
-
1998
- 1998-01-07 US US09/003,809 patent/US6069030A/en not_active Expired - Lifetime
- 1998-03-11 JP JP10059481A patent/JP2926179B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100508195C (zh) * | 2003-07-08 | 2009-07-01 | 精工爱普生株式会社 | 半导体器件及其操作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6069030A (en) | 2000-05-30 |
| KR19980078039A (ko) | 1998-11-16 |
| JP2926179B2 (ja) | 1999-07-28 |
| CN1104744C (zh) | 2003-04-02 |
| JPH10303432A (ja) | 1998-11-13 |
| KR100226730B1 (ko) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100809769B1 (ko) | 반도체 장치 | |
| KR100237279B1 (ko) | Misfet, 상보형misfet 및 그 제조방법 | |
| TWI234283B (en) | Novel field effect transistor and method of fabrication | |
| US6583437B2 (en) | Semiconductor device and method of manufacturing the same | |
| CA2058513C (en) | Soi-type thin film transistor and manufacturing method therefor | |
| CN1956199A (zh) | 半导体结构及其制造方法 | |
| US20020008289A1 (en) | Mosfet with strained channel layer | |
| US20040227169A1 (en) | Semiconductor devices and method for manufacturing the same | |
| US7141459B2 (en) | Silicon-on-insulator ULSI devices with multiple silicon film thicknesses | |
| US6774409B2 (en) | Semiconductor device with NMOS including Si:C channel region and/or PMOS including SiGe channel region | |
| KR20050069702A (ko) | 반도체 소자의 트랜지스터 및제조방법 | |
| US20080128747A1 (en) | STRUCTURE AND METHOD FOR A HIGH-SPEED SEMICONDUCTOR DEVICE HAVING A Ge CHANNEL LAYER | |
| US20130323899A1 (en) | High Performance CMOS Device Design | |
| KR20020066191A (ko) | Ｍｏｓ 전계 효과 트랜지스터 | |
| CN1828908A (zh) | 半导体结构及制造半导体结构的方法 | |
| WO2002103760A2 (en) | Method of selective removal of sige alloys | |
| JP2000031491A (ja) | 半導体装置，半導体装置の製造方法，半導体基板および半導体基板の製造方法 | |
| US20100038686A1 (en) | Soi substrates and devices on soi substrates having a silicon nitride diffusion inhibition layer and methods for fabricating | |
| US20070045610A1 (en) | Transistor device with strained germanium (Ge) layer by selectively growth and fabricating method thereof | |
| JPH11163343A (ja) | 半導体装置およびその製造方法 | |
| US20100006907A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN1104744C (zh) | 互补金属氧化物半导体场效应晶体管及其制造方法 | |
| CN111863967A (zh) | 一种具有埋层结构的新型低阈值jlfet器件及其制备方法 | |
| US8080826B1 (en) | High performance active and passive structures based on silicon material bonded to silicon carbide | |
| CN112542456A (zh) | 具有独立调谐的阈值电压的场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD. Free format text: FORMER NAME OR ADDRESS: LG SEMICON CO., LTD. Owner name: HYNIX SEMICONDUCTOR INC. Free format text: FORMER NAME OR ADDRESS: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Gyeonggi Do, South Korea Patentee after: HYNIX SEMICONDUCTOR Inc. Address before: Gyeonggi Do, South Korea Patentee before: Hyundai Electronics Industries Co.,Ltd. Address after: Gyeonggi Do, South Korea Patentee after: Hyundai Electronics Industries Co.,Ltd. Address before: North Chungcheong Province Patentee before: LG Semicon Co.,Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: MAGNACHIP CO., LTD. Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC. Effective date: 20070518 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20070518 Address after: North Chungcheong Province Patentee after: Magnachip Semiconductor, Ltd. Address before: Gyeonggi Do, South Korea Patentee before: HYNIX SEMICONDUCTOR Inc. |
|
| CX01 | Expiry of patent term |
Granted publication date: 20030402 |
|
| CX01 | Expiry of patent term |