CN1195316C - 改进临界尺寸一致性的方法 - Google Patents
改进临界尺寸一致性的方法 Download PDFInfo
- Publication number
- CN1195316C CN1195316C CNB021081050A CN02108105A CN1195316C CN 1195316 C CN1195316 C CN 1195316C CN B021081050 A CNB021081050 A CN B021081050A CN 02108105 A CN02108105 A CN 02108105A CN 1195316 C CN1195316 C CN 1195316C
- Authority
- CN
- China
- Prior art keywords
- area
- photoresist layer
- coating layer
- etching
- critical dimension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
一种改进临界尺寸一致性的方法,适用于集成电路制造,用以克服旋转涂布在晶片上的涂布层,其中央区域和边缘区因为厚度不均匀所引起的临界尺寸不一致性问题。该方法包括在晶片上形成涂布层,以及根据制造进程条件分别对该涂布层的中央区域与环绕中央区域的边缘区域进行图案转移制作程序,藉以将一图案转移至涂布层,运用特殊的光刻及蚀刻技术以改进涂布层不均匀的事实,而能成功转移图案,达到要求的均匀临界尺寸。其中,中央区域与边缘区域互不重叠,而且应用在中央区域的制造进程条件设定不同于应用在边缘区域的制造进程条件设定。
Description
技术领域
本发明涉及一种半导体制造技术,特别是指一种依藉二次曝光及二次蚀刻制作程序以改进临界尺寸(critical dimension)一致性的方法。
背景技术
半导体制造进程中,光刻(lithography)是以步进(step-by-step)或是扫描(scan-by-scan)的曝光(exposure)程序对一片晶片(wafer)分区曝光以渐次完成整片晶片的曝光,在光刻前必须将影响光刻结果的参数做微调与最佳化,这些光刻制造进程参数包括了光刻胶(photo-resist)厚度,烘烤/冷却的温度与时间,显影(develop)方式和时间,曝光剂量,焦距补偿以及数值孔径(Numerical Aperture,NA)等。接下来利用蚀刻(etch)将光刻制造进程所产生的光刻胶图案(pattern)转移到光刻胶底下的材料上,同样地,蚀刻参数例如:气体比例,气流速率,偏压功率,温度以及蚀刻模式等,亦需事先经过微调,如此才能达到最终所需的临界尺寸(Critical Dimension,以下简称CD)。然而,传统的制造工艺流程在蚀刻后检查(After Etching Inspection,AEI)时会发现从晶片中央部份的CD和边缘部份的CD之间存在着偏差,这种偏差会导致某些无可挽回的缺失,像是在电性验收测试(Wafer Acceptance Test,WAT)所得到的接触窗(contact hole)断路现象,这些缺陷将严重地影响合格率。现在将焦点放在多层涂布的薄膜(multi-layer film),这种多层涂布膜由于更复杂的多层涂布以及蚀刻程序,使得蚀刻后所形成的转移图案其中央部份和边缘部份的CD偏差会更为严重。
导致晶片中央和边缘部份CD偏差的主要因素为:第一,由旋转涂布(spin-on-coating)所形成的多层涂布膜均匀度不佳所引起,参考图1的剖面图,涂布在晶片基底(substrate)12上的多层膜,举例来说,是由抗反射层14、旋涂玻璃(spin on glass,SOG)层16以及光刻胶层18所构成,上述多层膜在中央部份10以及边缘部份11的表面形状(topography)如图1所示厚薄并不一致,中央薄而边缘厚,这种涂布不均的情形在多层膜的例子明显无法符合预期的结果;第二,现在的蚀刻制造工艺流程亦常出现晶片中央和边缘部份蚀刻不均的现象,目前技术亦无能力于制造工艺流程上做最佳化;第三,甚至连薄膜沉积(deposition)形成的基底12(如图1)不够均匀都会造成CD偏差的结果。
上述的CD偏差问题,对于光刻技术而言,虽然可以借助调整曝光设备的设定,例如改变曝光剂量对曝光面积的比值,以使晶片中央与边缘部份均能获得希望达到的CD目标,但即使致力于光刻技术的改进以抑制CD偏差,经过蚀刻处理后,蚀刻偏差依然导致中央与边缘部份存在着CD偏差,终究造成无可挽回的缺失。
发明内容
有鉴于此,提供一种方法能够解决中央与边缘部份的CD偏差问题,以提升半导体制造的合格率,实为一重要课题。
本发明的目的是提供一种适用于集成电路制造,用以改进临界尺寸一致性的方法。
本发明的另一目的是提供一种方法使得晶片中央与边缘部份在经过光刻、蚀刻后,均能获得希望达到的临界尺寸目标。
为实现上述目的,本发明提供一种改进晶片中央与边缘部份临界尺寸一致性的方法。由于利用电浆形成沉积薄膜的行为、蚀刻在晶片上的图案密度以及机器的最佳条件等种种复杂因素,如上文所描述的多层涂布膜,蚀刻造成的晶片中央临界尺寸(CD)和晶片边缘临界尺寸(CD)之间的偏差问题并不容易解决。本发明提出一种新的方法,采用两阶段光刻-蚀刻的方式来改进晶片中央与边缘部份的CD一致性。
根据本发明的一种改进临界尺寸(critical dimension)一致性的方法,适用于集成电路制造,该方法包括:在一晶片上形成一涂布层;以及根据一制造进程条件分别对该涂布层的一第一区域与环绕该第一区域的一第二区域进行一图案转移制作步骤,将一图案转移至该涂布层,其中应用在该第一区域的该制造进程条件设定不同于应用在该第二区域的该制造进程条件的设定。
所述的图案转移制作步骤包括:在所述涂布层上形成一光刻胶层;根据所述制造进程条件的一光刻制造进程参数对该光刻胶层进行光刻处理;根据所述制造进程条件的一蚀刻参数对上述涂布层进行蚀刻;以及清除该光刻胶层;其中应用在所述第一区域的该光刻制造进程参数设定不同于应用在所述第二区域的该光刻制造进程参数的设定。
应用在所述第一区域的所述蚀刻参数设定不同于应用在所述第二区域的所述蚀刻参数设定;
所述光刻处理包括下列步骤:根据所述图案对述光刻胶层进行曝光;以及对该曝光后光刻胶层进行显影,使所述图案转移至所述光刻胶层。
所述第一区域是所述晶片的一中央区域,所述第二区域是所述晶片的一边缘区域;所述中央区域与所述边缘区域互不重叠;所述涂布层是旋转涂布的一单层涂布膜;或是旋转涂布的一多层涂布膜。
与上述技术方案属于一个总的构思,本发明的另一种改进临界尺寸(critical dimension)一致性的方法,适用于集成电路制造,该方法包括:在一晶片上形成一涂布层;在该涂布层上形成一第一光刻胶层;根据一图案对该第一光刻胶层的一第一区域进行一第一光刻处理;对该涂布层进行蚀刻;清除该第一光刻胶层;在该涂布层上形成一第二光刻胶层;根据该图案对该第二光刻胶层的一第二区域进行一第二光刻处理;以及对该涂布层的该第二区域进行蚀刻。
所述第一光刻处理的光刻制造进程参数设定不同于所述第二光刻处理的光刻制造进程参数设定;蚀刻所述第一区域的蚀刻参数不同于蚀刻所述第二区域的蚀刻参数。
所述第一光刻处理包括下列步骤:根据所述图案对所述第一光刻胶层进行曝光;以及对该曝光后第一光刻胶层的第一区域进行显影,使该图案转移至所述第一光刻胶层的第一区域。
所述第二光刻处理包括下列步骤:根据所述图案对所述第二光刻胶层进行曝光;以及对该曝光后第二光刻胶层的第二区域进行显影,使该图案转移至所述第二光刻胶层的第二区域。
所述第一区域是所述晶片的一中央区域,所述第二区域是所述晶片中环绕该中央区域的一边缘区域;所述中央区域与所述边缘区域互不重叠。
所述涂布层是旋转涂布的一单层涂布膜;或是旋转涂布的一多层涂布膜。
本发明的优点是:依藉使用两阶段对中央区域与边缘区域进行光刻-蚀刻的方式,并且针对中央区域和边缘区域来分别设定光刻制造进程参数以及调整蚀刻参数,运用这种特殊的光刻及蚀刻技术以改进涂布层不均匀的事实,而能成功的转移图案,达到要求的均匀临界尺寸。根据本发明把晶片中央区域与边缘区域分开处理的方法,将比传统一次完成整片晶片图案转移的制造进程,更容易获得希望达到的CD目标。
附图说明
图1是在晶片上由旋转涂布形成的多层涂布膜剖面图;
图2-1是本发明实施例定义的第一区域示意图;
图2-2是本发明实施例定义的第二区域示意图;
图3是本发明实施例的流程图;
图4-1是本发明实施例中定义第一区域aa’部份及第二区域bb’部份的晶片剖面示意图;
图4-2~图4-10是本发明对应图3中步骤S300~S380的晶片剖面示意图。
图中标号、符号说明:
10~中央部份;
11~边缘部份;
12~基底;
14~抗反射层;
16~SOG层;
18~光刻胶层;
20~晶片;
21~曝光景域;
22~第一区域;
24~第二区域;
42~涂布层;
44~第一光刻胶层;
46~透过掩模形成的图案;
48~第二光刻胶层;
aa’~第一区域中的部份;
bb’~第二区域中的部份。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂,下面根据图2-1至图4-10,特举一较佳实施例,并配合附图,作详细说明如下:
图2-1,2-2为稍后说明的实施例中所定义的第一区域22与第二区域24示意图,其中,第一区域22和第二区域24可以互不相重叠,而位于晶片20上的曝光景域(exposure field)21为步进或扫描方式中一次曝光的范围。参考图3所示本发明实施例的流程图以及对应流程图所示步骤的图4-1至图4-10,其中图4-1是实施例中定义第一区域aa’部份及第二区域bb’部份的晶片剖面示意图:
首先如步骤S300和图4-2,在晶片20上形成涂布层42;
然后如步骤S310和图4-3,在涂布层42上形成第一光刻胶层44;
接着如步骤S320和图4-4,根据一图案对第一光刻胶层44的第一区域22进行第一光刻处理,其中第一光刻处理的光刻制造进程参数是依据第一区域22的特性与希望达到的CD目标来设定。第一光刻处理至少包含下列步骤:透过一掩模(mask)对第一光刻胶层44进行曝光,然后对曝光后第一光刻胶层44进行显影,使掩模上的图案转移至第一光刻胶层44的第一区域22而形成图案46;
紧接着如步骤S330和图4-5,对涂布层42进行蚀刻,其中蚀刻第一区域22的蚀刻参数是依据第一区域22的特性与希望达到的CD目标来设定。由于只有第一区域22经过光刻处理,因此涂布层42也仅有第一区域22被蚀刻出图案;
接下来如步骤S340和图4-6,清除第一光刻胶层44;
然后如步骤S350和图4-7,在涂布层42上形成第二光刻胶层48;
接着如步骤S360和图4-8,根据同一图案对第二光刻胶层48的第二区域24进行第二光刻处理,其中第二光刻处理的光刻制造进程参数是依据第二区域24的特性与希望达到的CD目标来设定,而且第二光刻处理的光刻制造进程参数设定不同于上述第一光刻处理的光刻制造进程参数设定。第二光刻处理至少包含下列步骤:通过同一掩模对第二光刻胶层进行曝光,然后对曝光后第二光刻胶层48进行显影,使掩模上的图案转移至第二光刻胶层48的第二区域24而形成图案46;
紧接着如步骤S370和图4-9,对涂布层42进行蚀刻,蚀刻第二区域24的蚀刻参数是依据第二区域24的特性与希望达到的CD目标来设定,而且第二区域24的蚀刻参数大体上不同于上述第一区域22的蚀刻参数。由于只有第二区域24经过光刻处理,因此也仅会针对涂布层42的第二区域24进行蚀刻;
最后如步骤S380和图4-10,清除第二光刻胶层48。
其中上述第一区域22最好是涂布层的中央区域,而第二区域24则以环绕中央区域的边缘区域为较佳。涂布层可以是旋转涂布的多层涂布膜,当然也可以是旋转涂布的单层涂布膜。
综合以上所述,本发明提出晶片中央区域与边缘区域两阶段进行光刻-蚀刻,并且针对中央区域和边缘区域来分别设定光刻制造进程参数以及调整蚀刻参数的方法。运用这种特殊的光刻及蚀刻技术以改进涂布层不均匀的事实,而能成功的转移图案达到要求的均匀临界尺寸,将比传统一次完成整片晶片图案转移的制造进程,更容易解决中央与边缘部份的CD偏差问题,而能够进一步提升半导体制造的合格率。
本发明虽以较佳实施例公开如上,然而它不是用来限定本发明,任何熟习此项技术者,在不脱离本发明的精神和范围内,当可做些许的更动与润饰,因此本发明的保护范围应当以本专利申请所界定的范围为准。
Claims (11)
1.一种改进临界尺寸一致性的方法,适用于集成电路制造,该方法包括:
在一晶片上形成一涂布层;以及
根据一制造进程条件分别对该涂布层的一第一区域与环绕该第一区域的一第二区域进行一图案转移制作步骤,将一图案转移至该涂布层,
其中应用在该第一区域的该制造进程条件设定不同于应用在该第二区域的该制造进程条件的设定。
2.如权利要求1所述的改进临界尺寸一致性的方法,其特征在于,所述的图案转移制作步骤包括:
在所述涂布层上形成一光刻胶层;
根据所述制造进程条件的一光刻制造进程参数对该光刻胶层进行光刻处理;
根据所述制造进程条件的一蚀刻参数对上述涂布层进行蚀刻;以及
清除该光刻胶层;
其中应用在所述第一区域的该光刻制造进程参数设定不同于应用在所述第二区域的该光刻制造进程的参数设定。
3.如权利要求2所述的改进临界尺寸一致性的方法,其特征在于,应用在所述第一区域的所述蚀刻参数设定不同于应用在所述第二区域的所述蚀刻参数设定。
4.如权利要求2所述的改进临界尺寸一致性的方法,其特征在于,所述光刻处理包括下列步骤:
根据所述图案对述光刻胶层进行曝光;以及
对该曝光后光刻胶层进行显影,使所述图案转移至所述光刻胶层。
5.如权利要求4所述的改进临界尺寸一致性的方法,其特征在于,所述第一区域是所述晶片的一中央区域,所述第二区域是所述晶片的一边缘区域。
6.一种改进临界尺寸一致性的方法,适用于集成电路制造,该方法包括:
在一晶片上形成一涂布层;
在该涂布层上形成一第一光刻胶层;
根据一图案对该第一光刻胶层的一第一区域进行一第一光刻处理;
对该涂布层进行蚀刻;
清除该第一光刻胶层;
在该涂布层上形成一第二光刻胶层;
根据该图案对该第二光刻胶层的一第二区域进行一第二光刻处理;以及
对该涂布层的该第二区域进行蚀刻。
7.如权利要求6所述的改进临界尺寸一致性的方法,其特征在于,所述第一光刻处理的光刻制造进程参数设定不同于所述第二光刻处理的光刻制造进程参数设定。
8.如权利要求7所述的改进临界尺寸一致性的方法,其特征在于,蚀刻所述第一区域的蚀刻参数不同于蚀刻所述第二区域的蚀刻参数。
9.如权利要求7所述的改进临界尺寸一致性的方法,其特征在于,所述第一光刻处理包括下列步骤:
根据所述图案对所述第一光刻胶层进行曝光;以及
对该曝光后第一光刻胶层的第一区域进行显影,使该图案转移至所述第一光刻胶层的第一区域。
10.如权利要求7所述的改进临界尺寸一致性的方法,其特征在于,所述第二光刻处理包括下列步骤:
根据所述图案对所述第二光刻胶层进行曝光;以及
对该曝光后第二光刻胶层的第二区域进行显影,使该图案转移至所述第二光刻胶层的第二区域。
11.如权利要求10所述的改进临界尺寸一致性的方法,其特征在于,所述第一区域是所述晶片的一中央区域,所述第二区域是所述晶片中环绕该中央区域的一边缘区域。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021081050A CN1195316C (zh) | 2002-03-26 | 2002-03-26 | 改进临界尺寸一致性的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021081050A CN1195316C (zh) | 2002-03-26 | 2002-03-26 | 改进临界尺寸一致性的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1447385A CN1447385A (zh) | 2003-10-08 |
CN1195316C true CN1195316C (zh) | 2005-03-30 |
Family
ID=28048472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021081050A Expired - Lifetime CN1195316C (zh) | 2002-03-26 | 2002-03-26 | 改进临界尺寸一致性的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1195316C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7795601B2 (en) | 2006-06-01 | 2010-09-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus to improve lithography throughput |
JP4779003B2 (ja) * | 2007-11-13 | 2011-09-21 | エーエスエムエル ネザーランズ ビー.ブイ. | フルチップ設計のパターン分解を行うための方法 |
CN102087477B (zh) * | 2009-12-03 | 2012-08-01 | 无锡华润上华半导体有限公司 | 一种晶圆曝光方法 |
-
2002
- 2002-03-26 CN CNB021081050A patent/CN1195316C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1447385A (zh) | 2003-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW497138B (en) | Method for improving consistency of critical dimension | |
KR100891247B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
CN1770009A (zh) | 图形形成方法 | |
JP2004134574A (ja) | 半導体装置の製造方法 | |
US6821690B2 (en) | Photomask and method for forming micro patterns of semiconductor device using the same | |
TWI414001B (zh) | 用於對材料層進行圖案化之方法 | |
CN1195316C (zh) | 改进临界尺寸一致性的方法 | |
CN113707538B (zh) | 半导体结构的制备方法、半导体结构及存储器 | |
CN114077166B (zh) | 获得光刻工艺关键尺寸摇摆曲线的方法 | |
KR20100102422A (ko) | 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법 | |
JPH0620903A (ja) | 半導体装置の製造方法 | |
JP2002116315A (ja) | 微細光学素子の製造方法 | |
TWI483087B (zh) | 雙重圖案化的方法 | |
CN1224078C (zh) | 多层薄光阻的微影制程 | |
KR100946026B1 (ko) | 반도체 소자의 패턴 형성방법 | |
US11726400B2 (en) | Lithography process method for defining sidewall morphology of lithography pattern | |
CN113314405B (zh) | 半导体功率器件斜坡场板的制作方法 | |
CN214623294U (zh) | 一种基于双曝光刻蚀的高压斜坡场板用光刻版 | |
CN101593688B (zh) | 半导体制造方法及半导体掩模结构 | |
US8318408B2 (en) | Method of forming patterns of semiconductor device | |
US20040029394A1 (en) | Method and structure for preventing wafer edge defocus | |
TW202343133A (zh) | 壓印方法 | |
KR0172718B1 (ko) | 반도체 소자의 형성방법 | |
TW200423221A (en) | Microlithographic process | |
TW202323993A (zh) | Euv抗蝕劑的uv處理 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20050330 |
|
CX01 | Expiry of patent term |