CN1194595C - 一种高密度多层电路板的结构及其制作方法 - Google Patents

一种高密度多层电路板的结构及其制作方法 Download PDF

Info

Publication number
CN1194595C
CN1194595C CNB011386355A CN01138635A CN1194595C CN 1194595 C CN1194595 C CN 1194595C CN B011386355 A CNB011386355 A CN B011386355A CN 01138635 A CN01138635 A CN 01138635A CN 1194595 C CN1194595 C CN 1194595C
Authority
CN
China
Prior art keywords
circuit board
layer
tin
density multi
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011386355A
Other languages
English (en)
Other versions
CN1429064A (zh
Inventor
董一中
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanmao Precision Science & Technology Co Ltd
Original Assignee
Quanmao Precision Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanmao Precision Science & Technology Co Ltd filed Critical Quanmao Precision Science & Technology Co Ltd
Priority to CNB011386355A priority Critical patent/CN1194595C/zh
Publication of CN1429064A publication Critical patent/CN1429064A/zh
Application granted granted Critical
Publication of CN1194595C publication Critical patent/CN1194595C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明公开了一种由若干电路板叠合成高密度多层电路板的结构及其制作方法，该方法步骤包含，首先在一电路板的电路层上，形成锡柱或以锡帽覆盖的金属柱；接着将包含助焊剂的树脂化合物配置在电路板表面，且覆于锡帽及其覆盖的锡柱或金属柱上；将另一电路板与上述电路板结合；利用加热过程完成焊锡接，而该树脂化合物亦可同时固化。依实际所需重复如此制造过程，则可制造出高密度多层电路板。

Description

一种高密度多层电路板的结构及其制作方法
技术领域：
本发明涉及一种电路板的结构及其制作方法，尤其涉及一种叠合各电路板以形成高密度多层电路板的结构及其制作方法。
技术背景：
随着电子产品轻小化的趋势，行动电话、手提电脑或录放机等，电路板或基板制造厂商正面临着制造高密度多层电路板或基板的挑战，其孔径皆在100μm以下，而线宽更在50μm以下。为达到更高的密度，如何制造微小孔径、微小焊垫且良好电路设计的多层电路板的技术正迫切需要着。随着多层电路板层数的增加，且深宽比愈高的情形下，在相当多层数的多层电路板中制造导通孔是极其困难的事。
发明内容
因此，本发明所要揭露解决的问题之一，即是将已定义完导通孔的若干电路板叠合在一起的方法，借着叠合，在各电路板中的导通孔可连接在一起，而形成一高密度的多层电路板。
本发明所要揭露解决的另一问题，则是在叠合相当多数的电路板中，仍能显现出良好的平坦度。为达此目的，焊锡接，如锡铅(Sn/Pb)合金、锡铟(Sn/In)合金、锡铜银(Sn/Cu/Ag)合金等，则是在制造高密度多层电路板中，电路板间最好的连接者。所述的焊锡接具有自动对准的特性，且能在回流温度中重塑，而在各层中显现出精确的电子连接及良好的平坦度。
本发明所要揭露解决的再一问题，则是在制造高密度多层电路板中，所应用的不同介电材料。而具有最佳性质的介电材料则是液态或膏状的树脂化合物。所述的树脂化合物包含可填入任何露开区域的助焊剂，且可在连接新电路板时由电路层流散开，而提供一良好的焊锡接。
本发明的主要目的是提供了一种高密度多层电路板的制作方法，尤其是简易且低成本的多层电路板制作方法，关于集成电路芯片封装中，各类讯号路径(routing signal paths)在高密度输出输入(I/O)的相互连结。
本发明的另一目的是提供一种高密度多层电路板的制作方法，尤其是在叠合各电路板以形成多层电路板的过程中，具有良好的平坦化效果。
本发明的再一目的为提供一种高密度多层电路板的制作方法，其系应用焊锡合金覆帽(solder alloy cap)覆在锡柱(solder post)或金属柱(metal post)上以作为叠合若干电路板之连结者。
为实现上述的目的，本发明提供了一种高密度多层电路板的制作方法，其配置在各电路板之间的介电材料为树脂化合物。所述的化合物可包含一树脂，如环氧树脂或聚亚醯胺等；粒状物如硅石或硫酸钡等；以及助焊剂，如含二羧酸物质(dicarboxylic acid-containing)或含氨的有机材料(amine-containing organic material)等。其它一些添加物，如耦合剂(coupling agent)、流变剂(rheological agent)、抗氧化剂(antioxidant)或反应稀释剂(reactive diluents)等，可加入在述树脂化合物内。此外，重要的是，添加的助焊剂需可利用于加热过程中，而与树脂化合物内的树脂起反应。
本发明的较佳实施步骤，首先提供一次电路板(sub-circuit board)，所述次电路板包含至少一面的电路层，并已定义完成若干导电孔。接着，依序在两次电路板以锡帽(solder cap)覆在锡柱或金属柱上。而所述锡柱或金属柱亦可分别都形成于两次电路板上。最后，将包含助焊剂的树脂化合物配置于具有至少一面金属图案的两电路板表面，并利用加热过程形成焊锡接，而该树脂化合物亦可同时固化。当然，若重复上述的制作方法，则可依所需制造出的高密度多层电路板。
附图说明：
图1是公知技术中形成两层电路板结构的示意图。
图2是另一公知技术中形成两层电路板结构的示意图。
图3是本发明第一实施例中形成两层电路板结构的示意图。
图4是本发明第二实施例中形成多层电路板结构的示意图。
图号说明：
1，2，9，10，14，15-电路板
3-绝缘层
4-电路层
5-导通孔
6，18-锡柱
7，12，17-阻障金属层
8-树脂化合物
11，16-金属柱
13-锡帽
具体实施方式
本发明提出一由若干电路板叠合成的高密度多层电路板的制造方法，所述和电路板是利用焊锡接(solder joint)叠合，其中树脂化合物配置于各电路板间，以增加焊锡接的可靠度，如此叠合形成多层电路板。又本发明的图标仅为简单说明，并非依实际尺寸描绘，亦即未反应出芯片载体结构中，各层次的实际尺寸与特色，先予说明。
在图1中所示的，是本发明的第一实施例。首先提供电路板1、2，各电路板2包含一有机绝缘层3，该绝缘层3是由介电材质构成，如环氧树脂(epoxy resin)、聚乙醯胺(polyimide)、双顺丁稀二酸醯亚胺/三氮阱(bismaleimide triazine-based)树脂，或其玻璃纤维(glass fiber)的复合材料等。在绝缘层3和顶部和/或底部的表面是设有图案化和电路层4，例如铜或铝，该制造过程可由一般技术而轻易完成。且导通孔5(PTH)亦已形成电路板1、2间。接着形成一锡柱6(solder post)连带其上的阻障金属7(barrier-metal)在电路板1的电路层4上，另外形成一阻障金属7在电路板2的电路层4上；所述的阻障金属7如镍(Ni)、钯(Pd)、银(Ag)、锡(Sn)、镍金(Ni/Au)合金、铬钛(Cr/Ti)合金、镍钯(Ni/Pd)合金、钯(Pd)/金(Au)合金、镍(Ni)/钯(Pd)/金(Au)合金等阻障材料，其是以电镀(electroplating)、无电镀(electrolessplating)或物理气相沉积(PVD)等方式形成。接着，将一树脂化合物8配置于电路板1(或称次电路板)的表面，并覆住锡柱6。所形成锡柱6的表面，亦可涂布一有机焊锡特性保护层(organic solderbilitypreservative)，如imidazole、benzimidzole、benzotriazole等，用于防止闲置过久因氧化而导致焊锡接的劣化。
在图2中所示，将电路板1，2连接，根据工作温度图而焊锡接在一起，其中该锡柱6并可重塑(reshape)，且树脂化合物8可填入电路板1，2之间的空隙处。在此情形下，可使其后的电路板制成具有良好的平坦度。另外，借助加入树脂化合物8内的助焊剂(flux agent)，该树脂化合物8可由电路板间接触区域流散开，亦即在固化前锡柱6与电路层4间的接触区域，通过它可得到有保障的焊锡接。
其中上述的锡柱6可由选自铅、锡、银、铜、铋、锑、锌、镍、铝、镁、铟、碲、硒、镓等的元素所混合熔炼制成，例如如锡铅(Sn/Pb)合金、锡铜银(Sn/Cu/Ag)合金、铟铅合金、银铅合金、镓铟合金等，其可由模版印刷(stencil priting)再经回焊膏状涂法(reflowing solderpaste)制成、或由包含微影技术的电镀、无电镀等一般技术形成。
树脂化合物8可包含树脂、填充材(filler)、助焊剂(flux agent)或其它所需要的添加物：
(a)该树脂可为如环氧树脂、聚乙醯胺或双顺丁稀二酸醯亚胺/三氮阱(bismaleimide triazine-based)等及其类似材质。
(b)填充材可为有机或无机粒状物，如熔硅(fused silica)、滑石(talc)、硫酸钡、黏土(clay)、氧化铝粉、碳酸钙、云母(mica)、三聚氰胺粉末(melamine)或聚苯乙烯粉末(polystyrene)等，且其的平均粒径在100μm以下，较佳者更在10μm以下。
(c)助熔剂如含二羧酸物质(dicarboxylic acid-containing)化合物或含氨的有机化合物(amine-containing organic)，如戊酸(valericacid)、苯甲酸(benzoic acid)、己二烯(2，4)酸(sorbic acid)、plmitic acid、methylamine(甲胺)、二异丙胺(diisopropylamine)等。当然，所述的助焊剂亦可转嫁作用于树脂中的聚合物炼(polymerchain)。
(d)其它添加物可为如耦合剂(coupling agent)、抗氧化剂和/或流变剂(rheological agent)等。试用本发明的树脂化合物，其中一例如美国加州Dexter公司所出产的Flux FillTM2000。
在图3中所示的，为本发明的第二实施例。其中特征在于导电金属柱11如铜、铝、银、镍、铅(90wt％)/锡合金等，是在焊料沉积之前形成，在电路板的电路层4上，如此可增加焊锡接长度，而提供更佳可靠度的焊锡接。而所述的金属柱11可由包含微影技术的电镀或无电镀等熟知技术形成。接着将锡帽13与阻障金属层12沉积在所述金属柱11上，阻障金属层12如镍(Ni)、钯(Pd)、银(Ag)、锡(Sn)、镍金(Ni/Au)合金、铬钛(Cr/Ti)合金、镍钯(Ni/Pd)合金、钯(Pd)/金(Au)合金、镍(Ni)/钯(Pd)/金(Au)合金等阻障材料，其是以电镀、无电镀或物理气相沉积等方式形成。其中所述的锡帽13可由选自铅、锡、银、铜、铋、锑、锌、镍、铝、镁、铟、碲、硒、镓等的元素所混合熔炼制成，例如锡铅(Sn/Pb)合金、锡铟(Sn/In)合金、锡铜银(Sn/Cu/Ag)合金、铟铅合金、银铅合金、镓铟合金等，其可由模版印刷(stencil priting)与回焊膏状涂法(reflowing solder paste)制作或由包含微影技术之电镀、无电镀等一般熟知技术形成。接着，将树脂化合物8配置于电路板9(或称次电路板)的表面，并覆盖住锡帽13。再将电路板9，10连接，其是根据工作温度分布图焊锡接在一起，其中该锡帽13并可重塑，且树脂化合物8可填入电路板9、10之间的空隙处。如此所形成的带有锡帽的金属柱的表面，亦可涂布一有机焊锡特性保护层，如imidazole、benzimidzole、benzotriazole等，用于防止闲置过久因氧化而导致焊锡接的劣化。
在图4中所示的，为本发明的第三实施例。其中导电金属柱16与阻障金属层17以电镀、无电镀或物理气相沉积等熟知方式形成于电路板14的电路层4上，其中导电金属柱16如铜、银、镍、铅(90wt％)/锡合金、铝等，而阻障金属层17如镍(Ni)、钯(Pd)、银(Ag)、锡(Sn)、镍金(Ni/Au)合金、铬钛(Cr/Ti)合金、镍钯(Ni/Pd)合金、钯(Pd)/金(Au)合金或镍(Ni)/钯(Pd)/金(Au)合金等阻障材料。将锡柱18与阻障金属层7形成于电路板15的电路层4上，其中阻障金属层7如镍(Ni)、钯(Pd)、银(Ag)、锡(Sn)、镍金(Ni/Au)合金、铬钛(Cr/Ti)合金、镍钯(Ni/Pd)合金、钯(Pd)/金(Au)合金或镍(Ni)/钯(Pd)/金(Au)合金等阻障材料，其是以电镀、无电镀或物理气相沉积等方式形成。然后，将树脂化合物8配置在电路板14、15的表面上，并覆盖住金属柱16与锡柱18。在此实施例，树脂化合物8必须是不流动的膏状(no-flow paste)。根据工作温度图，将电路板14、15连接，且焊锡接在一起，其中该锡柱16可重塑，且树脂化合物8可填入电路板14、15之间的空隙处。当然，在电路板14、15连接之前，树脂化合物8亦可只在其中一电路板14或15的表面配置散开。相同的，在金属柱及锡柱表面亦可涂布一有机焊锡特性保护层，如imidazole、benzimidzole、benzotriazole等，用于防止闲置过久因氧化而导致锡焊接的劣化。
综上所述，本发明公开了一种高密度多层电路基板的制作方法，可提供电路层间的良好粘着性、高抗热性及良好可靠度的电路基板制造方法。
当然，以上所述仅为本发明电路板结构与制造成方法的较佳实施例，并非用于以限制本发明的实施范围，任何熟习该项技艺者在不违背本发明的精神所做的修改，均应属于本发明的范围。

Claims (28)

1.一种高密度多层电路板的制作方法，其特征在于包括如下步骤：
(a)提供至少一第一及第二电路板，所述电路板至少一面包含有电路层；
(b)在所述第一电路板的电路层上形成多个锡柱；
(c)在第一电路板上覆上一含有助焊剂树脂化合物层，所述树脂化合物层并覆盖住所述的锡柱及电路层；
(d)将至少所述第一电路板及第二电路板结合；
(e)形成焊锡接，固化所述树脂化合物。
2.如权利要求1所述高密度多层电路板的制作方法，其特征在于，在所述电路层上还包括各覆有一金属阻障层，所述阻障层可为一阻障金属层，其材质可为镍、钯、银、锡、镍金合金、铬钛合金、镍钯合金、钯金合金或镍钯金合金的阻障材料。
3.如权利要求1所述高密度多层电路板的制作方法，其特征在于所述的锡柱是为一合金，可由选自下述的元素所混合熔炼制成，包括铅、锡、银、铜、铋、锑、锌、镍、铝、镁、铟、碲、硒、镓。
4.如权利要求1所述高密度多层电路板的制作方法，其特征在于所述的锡柱可由模版印刷再经回焊膏状涂法制成，或由包含微影技术的电镀、无电镀其中一种技术形成。
5.如权利要求1所述高密度多层电路板的制作方法，其特征在于所述树脂化合物可添加填充材，可为有机或无机粒状物其中一种，其可为熔硅、滑石、硫酸钡、黏土、氧化铝粉、碳酸钙、云母、三聚氰胺粉末或聚苯乙烯粉末，且平均粒径在10μm以下。
6.如权利要求1所述高密度多层电路板的制作方法，其特征在于所述的助焊剂可为二羧酸物质或含氨的有机材料其中一种。
7.如权利要求1所述高密度多层电路板的制作方法，其特征在于所述形成焊锡接步骤是可以热压方式形成焊锡接，固化该树脂化合物。
8.一种高密度多层电路板的制作方法，其特征在于包括如下步骤：
(a)提供至少一第一及第二电路板，所述电路板至少一面包含有电路层；
(b)在所述第一电路板之电路层上形成一以锡帽覆盖的金属柱；
(c)在第一电路板上覆上一含有助焊剂的树脂化合物层，所述树脂化合物层并覆盖住所述的锡帽、金属柱及电路层；
(d)将至少所述第一电路板及第二电路板结合；
(e)形成焊锡接，固化所述树脂化合物。
9.如权利要求8所述高密度多层电路板的制作方法，其特征在于所述金属柱与锡帽间还包括覆有一阻障层，所述阻障层可为一阻障金属层，其材质可为镍、钯、银、锡、镍金合金、铬钛合金、镍钯合金、钯金合金或镍钯金合金的阻障材料。
10.如权利要求8所述高密度多层电路板的制作方法，其特征在于所述的锡帽是为一合金，可由选自下述的元素所混合熔炼制成，包括铅、锡、银、铜、铋、锑、锌、镍、铝、镁、铟、碲、硒、镓。
11.如权利要求8所述高密度多层电路板的制作方法，其特征在于所述的锡帽可由模版印刷再经回焊膏状涂法或由包含微影技术电镀、无电镀其中一种技术形成。
12.如权利要求8所述高密度多层电路板的制作方法，其特征在于，在所述电路层上还包括各覆有一金属阻障层，所述阻障层可为一阻障金属层，其材质可为镍、钯、银、锡、镍金、铬钛合金、镍钯合金、钯金合金或镍钯金合金的阻障材料。
13.如权利要求8所述高密度多层电路板的制作方法，其特征在于所述树脂化合物可添加填充材，可为有机或无机粒状物其中一种，其可为熔硅、滑石、硫酸钡、黏土、氧化铝粉、碳酸钙、云母、三聚氰胺粉末或聚苯乙烯粉末，且平均粒径在10μm以下。
14.如权利要求8所述高密度多层电路板的制作方法，其特征在于所述的助焊剂可为二羧酸物质或含氨的有机材料其中一种。
15.如权利要求8所述高密度多层电路板的制作方法，其特征在于所述形成焊锡接步骤是可以热压方式形成焊锡接，固化该树脂化合物。
16.一种高密度多层电路板的制作方法，其特征在于包括如下步骤：
(a)提供至少一第一及第二电路板，所述电路板至少一面包含有电路层；
(b)在所述第一电路板的电路层上形成一金属柱；
(c)在所述第二电路板的电路层上形成一锡柱；
(d)覆上一含有助焊剂树脂化合物层在至少第一电路板上，所述树脂化合物层并覆盖住所述的金属柱及电路层；
(e)将至少所述第一电路板及第二电路板结合；
(f)形成焊锡接，固化所述树脂化合物。
17.如权利要求16所述高密度多层电路板的制作方法，其特征在于在所述锡柱与电路层间还包括覆有一阻障层，所述阻障层可为一阻障金属层，其材质可为镍、钯、银、锡、镍金合金、铬钛合金、镍钯合金、钯金合金及镍钯金合金的阻障材料。
18.如权利要求16所述高密度多层电路板的制作方法，其特征在于所述的锡柱是为一合金，可由选自下述的元素所混合熔炼制成，包括铅、锡、银、铜、铋、锑、锌、镍、铝、镁、铟、碲、硒、镓。
19.如权利要求16所述高密度多层电路板的制作方法，其特征在于所述的锡柱可由模版印刷再经回焊膏状涂法制成，或由包含微影技术的电镀、无电镀其中一种技术形成。
20.如权利要求16所述高密度多层电路板的制作方法，其特征在于所述树脂化合物可添加填充材，可为有机或无机粒状物其中一种，其可为熔硅、滑石、硫酸钡、黏土、氧化铝粉、碳酸钙、云母、三聚氰胺粉末或聚苯乙烯粉末，且平均粒径在10μm以下。
21.如权利要求16所述高密度多层电路板的制作方法，其特征在于所述的助焊剂可为二羧酸物质或含氨的有机材料其中一种。
22.如权利要求16所述高密度多层电路板的制作方法，其特征在于所述形成焊锡接步骤是可以热压方式形成焊锡接，固化该树脂化合物。
23.一种高密度多层电路板的结构，其特征于包括：
(a)相互连结的至少一第一及第二电路板，所述电路板至少一面包含有电路层；
(b)多个锡柱，用于连结于所述各电路板的电路层之间；
(c)含有助焊剂之树脂化合物层，用于填充在相互连结的第一及第二电路板之间。
24.如权利要求23所述高密度多层电路板的结构，其特征在于在所述电路层上还包括各覆有一金属阻障层，该金属阻障层的材质可为镍、钯、银、锡、镍金合金、铬钛合金、镍钯合金、钯金合金及镍钯金合金的阻障材料。
25.一种高密度多层电路板之结构，其特征在于包括：
(a)相互连结的至少一第一及第二电路板，所述电路板至少一面包含有电路层；
(b)多个金属柱，覆于两相互连结中至少一电路板上的所述电路层上；
(c)多个锡帽，覆于所述金属柱上；
(d)含有助焊剂的树脂化合物层，填充在相互连结的第一及第二电路板之间。
26.如权利要求25所述高密度多层电路板的结构，其特征于所述锡帽的两侧之间还包括各有一阻障层，该金属阻障层的材质可为镍、钯、银、锡、镍金合金、铬钛合金、镍钯合金、钯金合金及镍钯金合金的阻障材料。
27.一种高密度多层电路板的结构，其特征在于包括：
(a)相互连结的至少一第一及第二电路板，所述电路板至少一面包含有电路层；
(b)多个金属柱，覆于所述第一电路板上的所述电路层上；
(c)多个锡柱，覆于所述第二电路板上的所述电路层上；
(d)含有助焊剂的树脂化合物层，填充于相互连结的第一及第二电路板之间。
28.如权利要求27所述高密度多层电路板的结构，其特征在于所述金属柱上还包括有一阻障层，该金属阻障层的材质可为镍、钯、银、锡、镍金合金、铬钛合金、镍钯合金、钯金合金及镍钯金合金的阻障材料。
CNB011386355A 2001-12-28 2001-12-28 一种高密度多层电路板的结构及其制作方法 Expired - Lifetime CN1194595C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB011386355A CN1194595C (zh) 2001-12-28 2001-12-28 一种高密度多层电路板的结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB011386355A CN1194595C (zh) 2001-12-28 2001-12-28 一种高密度多层电路板的结构及其制作方法

Publications (2)

Publication Number Publication Date
CN1429064A CN1429064A (zh) 2003-07-09
CN1194595C true CN1194595C (zh) 2005-03-23

Family

ID=4674630

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011386355A Expired - Lifetime CN1194595C (zh) 2001-12-28 2001-12-28 一种高密度多层电路板的结构及其制作方法

Country Status (1)

Country Link
CN (1) CN1194595C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4345598B2 (ja) * 2004-07-15 2009-10-14 パナソニック株式会社 回路基板の接続構造体とその製造方法
US8070043B1 (en) * 2010-12-02 2011-12-06 Rohm And Haas Electronic Materials Llc Curable flux composition and method of soldering
JP2012256737A (ja) * 2011-06-09 2012-12-27 Sony Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN1429064A (zh) 2003-07-09

Similar Documents

Publication Publication Date Title
US6011313A (en) Flip chip interconnections on electronic modules
US6608381B1 (en) Integrated electronic device having flip-chip connection with circuit board and fabrication method thereof
TWI390642B (zh) 穩定之金凸塊焊料連接
US20220108828A1 (en) Coil component and method of manufacturing the same
JP2584147B2 (ja) 接合方法
CN1134209C (zh) 在电路板的顶表面上形成金属化图形的方法及多层电路板
KR101300384B1 (ko) 도전 재료, 도전 페이스트, 회로 기판 및 반도체 장치
US6426548B1 (en) Semiconductor device, lead-patterning substrate, and electronics device, and method for fabricating same
US7790270B2 (en) Wiring board and semiconductor device
US20110067908A1 (en) Method for producing a printed circuit board and use and printed circuit board
CN1213646C (zh) 多层印刷电路板及其制造方法
RU2765104C2 (ru) Бессвинцовая фольга припоя для диффузионной пайки и способ ее изготовления
CN1287647C (zh) 电路板及其制造方法
US20090107709A1 (en) Printed circuit board and manufacturing method thereof
CN1851914A (zh) 一种引线框架以及具有所述引线框架的半导体器件
CN1194595C (zh) 一种高密度多层电路板的结构及其制作方法
CN1945806A (zh) 制造电子电路器件的方法
CN1728357A (zh) 抑制在集成电路中形成金属间化合物夹杂物的方法
CN1169413C (zh) 在有机电路板上进行电镀焊锡的方法
JP6646217B2 (ja) 配線基板、配線基板の製造方法及び電子装置
US6814276B2 (en) Process for soldering and connecting structure
CN1819131A (zh) 用于在基板上生产包括集成电路的模块的方法和由此制造的集成模块
CN1206328A (zh) 电子模块形成相互连接的方法
KR20230091436A (ko) 다층배선기판
JPH0590761A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050323

CX01 Expiry of patent term