CN1194457A - 电子器件的制造工艺 - Google Patents

电子器件的制造工艺 Download PDF

Info

Publication number
CN1194457A
CN1194457A CN98103782A CN98103782A CN1194457A CN 1194457 A CN1194457 A CN 1194457A CN 98103782 A CN98103782 A CN 98103782A CN 98103782 A CN98103782 A CN 98103782A CN 1194457 A CN1194457 A CN 1194457A
Authority
CN
China
Prior art keywords
technology
electronic device
semiconductor wafer
terminal
disengagement zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98103782A
Other languages
English (en)
Other versions
CN1121719C (zh
Inventor
古恩特·伊格尔
马丁·马尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Publication of CN1194457A publication Critical patent/CN1194457A/zh
Application granted granted Critical
Publication of CN1121719C publication Critical patent/CN1121719C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Abstract

本发明涉及一种用半导体晶片制造电子器件1的工艺。在电子器件1之间形成具有空间图形的分离区3。淀积并图形化导电接触层7,使得导电端子9从晶片的正面至少伸展到已被图形化的分离区3的一部分横断面之上。通过从晶片背面去除半导体区域3中的材料而使得端子9裸露,且相邻电子器件1的端子9相互之间分离。

Description

电子器件的制造工艺
本发明涉及一种用半导体晶片制造电子器件的工艺，该半导体晶片在其正面有用于电子器件的有源区和用于分离电子器件的分离区，此分离区在半导体晶片正面附近被图形化。
这种工艺在DE4020195中被公开。其中，在半导体晶片上形成具有有源区的电子器件，分离区位于电子器件之间用于分隔所述电子器件。通过形成划片线(saw line)图形化分离区。分离区具有凹陷。沿着划片线划片将电子器件分离。
这种工艺还在DE4317721中被公开。其中，位于电子器件之间的分离区通过刻蚀实现图形化。这种工艺采用SOI(绝缘体上的硅)衬底。通过刻蚀掉绝缘层而使电子器件分离。
电子器件从半导体晶片上分离下来后，必须和外部结构相连接，例如引线框架和/或印制电路板。所需的接触焊点位于电子器件表面。电子器件通过键合或倒装片技术连接到外部结构上。这两种方法都复杂且高成本并带来各种弊端。比如，在电子器件中会诱发强的机械应力。为了承受安装或键合操作中的机械负荷，电子器件必须具有最小的厚度。为了连接电子器件需要提供分离的键合焊点。只有很少的材料适合于这种键合焊点。倒装片技术有着电子器件不一定适合于用作传感器的缺点，因为器件的表面将难于采集信号。独立电子器件在分离之后的处理中也遇到难题。
本发明的目的在于提供一种电子器件的制造工艺，该器件具有导电的端子，通过端子可以更好地被连接到外部结构上。
该目的通过一种上述同类工艺来实现，其中淀积导电接触层并图形化，使得导电端子从半导体晶片的正面至少伸展至已图形化的分离区的横断面的一部分，通过从半导体晶片背面的分离区将材料从半导体晶片上去除而使端子裸露，相邻电子器件的端子是互相分离的。
利用根据本发明的工艺，具有从正面开始，沿着器件侧面延伸且末端暴露的导电端子的电子器件得以制造。通过这些端子，各个电子器件能够被轻松地连接到外部结构上。由于端子的形成和电子器件上的互连布线无关，端子的厚度选择和互连布线所受约束无关，所以可以选择适合于接触的厚度。
分离区材料去除的同时，可以从半导体晶片的背面去除材料。端子于是在电子器件的背面伸出。它们可以是不同的结构。例如，它们可以是给电子器件提供支持的管脚。
半导体晶片上材料的去除优选通过刻蚀。如果晶片是从背面开始刻蚀的，端子可以无损伤暴露出来。取决于分离区的结构，晶片的背面可以覆盖具有比晶片材料低的刻蚀速率的阻滞层。在该阻滞层上，在晶片材料将以较高速率去除的区域中开有窗口。这些窗口通常位于分离区。阻滞层的厚度和阻滞率根据期望的电子器件的最终厚度，分离区被去除材料的厚度和该材料的刻蚀速率来选择。
在本发明的又一个实施方式中，半导体晶片材料以一定速率去除，该速率沿着电子器件的背面至少有一个梯度，因而电子器件的背面将向其正面倾斜。这对于传感器的应用有特别的好处，因为通常传感器的背面平行于安装平台所在的平面，使得传感器的表面能够向安装平台倾斜。
导电接触层可以由导电，导热或光导材料构成。因此，导电端子将用于电连接，散热，与光纤的连接或不同端子连接的组合。就电气端子来说，可以通过粘结性键合，挤压、焊接，或类似方法来实现连接。这样，就可以不需要常规的键合或倒装片工艺。因为在接触过程中电子器件不再承受任何大的机械负荷，所以可以做得很薄。因为在正面伸展的端子能从无论连接的区域还是导电布线开始，所以在电子器件上不再必需分离的端子。接触材料不受任何在常规接触方法中要受到的限制。另外，不再需要键合线。这样，可以根据各自的应用选择适当的端子和连接到端子的引线的断面，而不再受到接触方法的限制。电子器件的正面将易于访问，使得可在此处使用传感器焊点。导电接触层可以由不同的连续层构成。
裸露的接触端子可有益地用热，化学或机械工艺处理。热处理的一个例子是激光切割。利用激光束，和两个相邻电子器件相连的单片接触能被分开。也可用激光加热端子的末端以形成易于接触的水珠状端子末端。裸露的端子可以被加固，特别是用电镀。这就增强了端子的稳固性，使其可以承受更大的应力。然后裸露的端子就可以进行例如弯曲的处理。
在一个本发明的优选实施方式中，通过导电接触层实现到有源区的接触，接触层淀积在绝缘层上并图形化，绝缘层形成于半导体晶片的正面且具有用于接触有源区的窗口。这在导电接触层的情况下是非常有利的，因为在淀积和图形化用于接触电子器件有源区时，可以同时形成从电子器件向外伸展的导电端子。在接触层图形化过程中，相邻端子可以被分离。
有利的是，分离区的空间图形沿着横断面包括凹陷或隆起(elevation)。如果端子相对于电子器件表面需要抬高，沿分离区的横断面形成隆起是有利的。那种情况下需要在电子器件下提供阻滞层以获得电子器件的预定厚度。凹陷和隆起的形状根据所期望的端子形状和长度来选择。如果在分离区形成了一个凹陷，那么可以至少有一个隆起。相反，可以在隆起中形成凹陷。这就可能制造更长的端子。可以这样图形化导电接触层，使其在图形化的分离区提供分离。这样，在图形化过程中独立形成和相邻电子器件相连的端子。
分离区空间图形的最大厚度可以根据所期望的电子器件的最终厚度来选择。电子器件的最大厚度由去除材料的过程中导电端子的暴露来决定。通过提供适当分布的阻滞层，电子器件背面和分离区内材料的去除可以以不同的速率进行。
相邻电子器件彼此之间可以被置于半导体晶片的水平面内，和电子器件相连的导电端子可以沿着已图形化的分离区整个横断面伸展。用这种方法，不必在分离区形成更宽或更深或更高的结构就能形成更长的端子。
如果在分离区形成凹陷，它们可以被不同于端子材料的材料所填充，优选用绝缘材料，正面可配备有该材料层使得电子器件的正面得以保护。另外，相互隔离的电子器件一起保持于晶片阵列中，因而当器件仍在晶片上时，对电子器件的进一步处理是可能的。该材料也可以淀积到晶片或电子器件的背面，这样，整个电子器件就被该材料所包围。这可以用于电子器件的隔离和保护。晶片减薄到所期望的电子器件最终厚度后才在背面形成该材料。淀积于正面和填充于分离区的该材料一定不能被彻底分离，使得晶片上的电子器件固定在一起。晶片背面和正面淀积该材料可以同时进行。为此，可以在凹陷和分离区放置模子，使得这些区域不被该材料填充。这就防止了端子的钝化。
有利的是被淀积于正面和分离区的材料所同时固定的电子器件在它们仍在晶片上时可以被测试和作标记。标记作在将废弃的电子器件上。
参照附图，将对本发明进行更详细的解释，其中：
图1至3是完成根据本发明的不同工艺步骤之后的电子器件的横断面。
图4和图5根据另一个实施方式的工艺制造的电子器件的横断面。
图6a是半导体晶片中电子器件的俯视图；
图6b是图6a的细节放大；
图7和8根据又一个实施方式的工艺制造的电子器件横断面图。
图1所示的是部分半导体晶片的横断面图。晶片上制造的两个电子器件1示于图中。在半导体晶片的正面，形成用于电子器件1的有源区2。形成用于隔离电子器件1的分离区3。在分离区形成相对于半导体晶片正面的凹陷4。在半导体晶片的正面覆盖具有用于接触有源区2的窗口6的绝缘层5。绝缘层5同样提供于分离区3的凹陷4内。在本实施方式中，半导体晶片是硅片，绝缘层由氧化硅或氮化硅形成。
如图2所示，在图1中半导体晶片的正面淀积一层导电接触层7。图形化接触层7，使得未互连的有源区2间形成开口8，并获得从晶片的正面开始沿着凹陷4的横断面伸展的端子9。在凹陷的底部，接触层7上具有隔断10，因而相邻电子器件1的端子9相互之间是电隔离的。接触层7可以由不同的连续层形成。
如图3所示，从图2中半导体晶片的背面去除材料暴露端子9，相邻电子器件1的端子9互相隔离，晶片或电子器件1的背面被减薄。完成减薄工艺后，通过单独的刻蚀步骤将分离区3上的现已裸露的层5去除，电子器件1的背面和连接层7均未受到明显的改变。半导体晶片材料的去除是由刻蚀实现的，使得端子9在被裸露过程中未受到破坏。可以利用热，化学，或机械工艺处理暴露的端子9。也可通过例如电镀来加固端子。
根据最终的电子器件1的厚度和端子9的长度来选择位于分离区3的凹陷4的最大深度。
图4所示的是根据本发明的工艺的一个实施方式，其中，从图2起，半导体晶片的正面被材料不同于接触层7的层11所覆盖，优选为绝缘材料。层11的材料也填充于凹陷4。在分离区3上开有窗口13的阻滞层12覆盖在晶片的背面。结果，位于阻滞层12的区域的材料以比分离区3慢的去除速率去除，使得可以保持预定的电子器件1的厚度。在层5从分离区3去除后，电子器件1沿着隔断10相互分离。
图5所示的是位于晶片阵列中的电子器件1。它们的正面覆盖有层11，减薄的背面覆盖有材料和层11相同的层11a。在电子器件1之间的分离区3和凹陷4中放置模子15和15a，模子使得端子9不被层11和层11a的材料所覆盖。相应的模子放置于半导体晶片上其他电子器件1之间的分离区和凹陷内。
图6a所示的是晶片16的俯视图，其中电子器件1相互连接。在此实施方式中，电子器件各行之间相互交错。电子器件伸出端子9的那些边互相平行放置，因而相对的器件的端子9不处于正对位置。
图6b所示的是图6a中细节A的放大。在此实施方式中，电子器件的端子9伸展过整个凹陷4位于分离区3内的横断面。端子9之间在凹陷4的中间区域没有隔断10，端子9几乎伸展至凹陷4的整个横断面上。通过这种方式，可以形成相当长的端子9。当电子器件1仍在图6a所示的晶片上时就可以对其进行测试。
在图7所示的实施方式中，一阻滞层被淀积，该层的构成使得半导体晶片上材料的去除速率沿着晶片的横断面或电子器件1的横断面有一梯度。晶片上材料去除的斜坡状阻滞导致电子器件1的背面向正面倾斜。这些电子器件1特别适合于作传感器。它们的背面安装于平面安装板上，因而其正面向安装板所在平面倾斜。在同一晶片上，可以形成具有不同的电子器件正面和背面倾角的电子器件1。这样，在一平面安装板上可以安装正面倾斜度不同的传感器。传感器表面在其正面；在所示的本实施方式中，它由有源区2形成。如果通过端子9实现和位于安装基板上的传感器的接触，传感器的正面，即传感器的表面将易于信号的提取。

Claims (17)

1.一种用半导体晶片制造电子器件(1)的工艺，所述半导体晶片在其正面有用于电子器件(1)的有源区(2)和用于分离电子器件(1)的分离区(3)，分离区在半导体晶片正面附近图形化，该工艺的特征在于，淀积并图形化导电接触层(7)，使得导电端子9从半导体晶片的正面至少伸展到已被图形化的分离区(3)的一部分横断面之上，通过从半导体晶片的背面去除半导体晶片分离区(3)中的材料而使得端子(9)裸露，相邻电子器件的端子(9)相互之间隔离。
2.权利要求1的工艺，其特征在于，分离区材料去除的同时，从半导体晶片的背面去除材料。
3.上述任一权利要求的工艺，其特征在于通过刻蚀去除半导体晶片的材料。
4.上述任一权利要求的工艺，其特征在于位于电子器件(1)背面的半导体晶片材料被去除成至少具有一个斜坡，使得电子器件(1)的背面向器件正面倾斜。
5.上述任一权利要求的工艺，其特征在于导电接触层7由导电，导热，或光导材料构成。
6.上述任一权利要求的工艺，其特征在于导电接触层由不同的连续层构成。
7.上述任一权利要求的工艺，其特征在于用热，化学，或机械工艺处理裸露的端子(9)。
8.上述任一权利要求的工艺，其特征在于裸露的端子(9)得到加固，特别是通过电镀。
9.上述任一权利要求的工艺，其特征在于将端子(9)弯曲成与相关电子器件的侧面基本平行的方向延伸。
10.上述任一权利要求的工艺，其特征在于通过导电接触层(7)制作到有源区(2)的接触，接触层(7)淀积于位于半导体晶片的正面且具有用于接触有源区(2)的窗口(6)的绝缘层(5)上并被图形化成使得未互连的有源区(2)间形成各自的开口(8)。
11上述任一权利要求的工艺，其特征在于分离区(3)的空间图形由沿着横断面的凹陷(4)和/或隆起构成。
12权利要求11的工艺，其特征在于凹陷沿着其横断面至少有一个隆起。
13上述任一权利要求的工艺，其特征在于根据电子器件(1)的所期望的最终厚度来选择分离区(3)的空间结构的最大深度。
14上述任一权利要求的工艺，其特征在于相邻电子器件(1)彼此之间被置于半导体晶片的水平面内，和电子器件相联系的各个导电端子(9)沿着已被图形化的分离区(3)整个横断面伸展。
15权利要求11到14的任一项的工艺，其特征在于不同于端子(9)的材料的层(11)，优选为绝缘层，淀积于半导体晶片的正面，并且该材料也填充于凹陷(4)。
16权利要求15的工艺，其特征在于所述材料层(11，11a)同时分别淀积于凹陷(4)以外的正面上和分离区(3)以外的背面上。
17权利要求15或16的工艺，其特征在于涂敷的电子器件(1)在晶片上测试并根据测试结果作标记。
CN98103782A 1997-02-27 1998-02-26 电子器件的制造工艺 Expired - Fee Related CN1121719C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19707887.7 1997-02-27
DE19707887A DE19707887C2 (de) 1997-02-27 1997-02-27 Verfahren zum Herstellen und Trennen von elektronischen Elementen mit leitfähigen Kontaktanschlüssen

Publications (2)

Publication Number Publication Date
CN1194457A true CN1194457A (zh) 1998-09-30
CN1121719C CN1121719C (zh) 2003-09-17

Family

ID=7821669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98103782A Expired - Fee Related CN1121719C (zh) 1997-02-27 1998-02-26 电子器件的制造工艺

Country Status (5)

Country Link
US (1) US6127274A (zh)
EP (1) EP0865081B1 (zh)
CN (1) CN1121719C (zh)
DE (2) DE19707887C2 (zh)
TW (1) TW419789B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310923A (zh) * 2019-07-01 2019-10-08 李怡慧 功率元件的制造方法及其结构

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2270845A3 (en) * 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
US6498074B2 (en) 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6251705B1 (en) * 1999-10-22 2001-06-26 Agere Systems Inc. Low profile integrated circuit packages
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6717254B2 (en) 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
JP3788268B2 (ja) * 2001-05-14 2006-06-21 ソニー株式会社 半導体装置の製造方法
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
US6972243B2 (en) * 2003-09-30 2005-12-06 International Business Machines Corporation Fabrication of semiconductor dies with micro-pins and structures produced therewith
US20090032871A1 (en) * 2007-08-01 2009-02-05 Louis Vervoort Integrated circuit with interconnected frontside contact and backside contact
US9620473B1 (en) 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment
DE102019000165A1 (de) * 2019-01-14 2020-07-16 Tdk-Micronas Gmbh Halbleitersensorstruktur
WO2021219254A1 (de) 2020-04-27 2021-11-04 Tdk Electronics Ag Elektronisches bauteil mit kontaktflächen

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3639811A (en) * 1970-11-19 1972-02-01 Fairchild Camera Instr Co Semiconductor with bonded electrical contact
US3747202A (en) * 1971-11-22 1973-07-24 Honeywell Inf Systems Method of making beam leads on substrates
JPS58135654A (ja) * 1982-02-08 1983-08-12 Hitachi Ltd 半導体装置の製造方法
US4661375A (en) * 1985-04-22 1987-04-28 At&T Technologies, Inc. Method for increasing the height of solder bumps
JPH0624179B2 (ja) * 1989-04-17 1994-03-30 信越半導体株式会社 半導体シリコンウェーハおよびその製造方法
WO1990015438A1 (en) * 1989-06-08 1990-12-13 Unistructure, Inc. Beam lead and semiconductor device structure and method for fabricating integrated structure
JPH0750700B2 (ja) * 1989-06-27 1995-05-31 三菱電機株式会社 半導体チップの製造方法
DE69204828T2 (de) * 1992-06-09 1996-05-02 Ibm Herstellung von Laserdioden mit durch Spaltung erzeugten Stirnflächen auf einem vollständigen Wafer.
DE4317721C1 (de) * 1993-05-27 1994-07-21 Siemens Ag Verfahren zur Vereinzelung von Chips aus einem Wafer
DE19604405C2 (de) * 1996-02-07 2002-10-10 Micronas Gmbh Verfahren zum Vereinzeln von in einem Körper enthaltenen elektronischen Elementen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310923A (zh) * 2019-07-01 2019-10-08 李怡慧 功率元件的制造方法及其结构
CN110310923B (zh) * 2019-07-01 2022-02-15 李怡慧 功率元件的制造方法及其结构

Also Published As

Publication number Publication date
EP0865081A2 (de) 1998-09-16
DE19707887A1 (de) 1998-09-10
DE19707887C2 (de) 2002-07-11
CN1121719C (zh) 2003-09-17
TW419789B (en) 2001-01-21
EP0865081B1 (de) 2007-03-14
DE59813943D1 (de) 2007-04-26
EP0865081A3 (de) 2001-08-08
US6127274A (en) 2000-10-03

Similar Documents

Publication Publication Date Title
CN1121719C (zh) 电子器件的制造工艺
US6906422B2 (en) Microelectronic elements with deformable leads
CN1314117C (zh) 集成电路封装结构及集成电路封装方法
EP0425316B1 (en) Electric connector
JP3325351B2 (ja) 半導体装置
CN101150094B (zh) 半导体晶圆结构
US6351880B1 (en) Method of forming multi-chip module having an integral capacitor element
CN1179355C (zh) 柔性布线基板单元
US8648444B2 (en) Wafer scribe line structure for improving IC reliability
CN1848417A (zh) 接合垫结构及其形成方法
CN1247635A (zh) 通路结构
US5289038A (en) Bump electrode structure and semiconductor chip having the same
CN1905175A (zh) 半导体装置及其制造方法
CN1223249C (zh) 低侧面的互联结构
CN101383303A (zh) 半导体装置及其制造方法
US20030218259A1 (en) Bond pad support structure for a semiconductor device
US20220157762A1 (en) Chip structure and manufacturing method thereof
CN1666391A (zh) 光学集成模块的分离以及由此形成的装置
US20110101531A1 (en) Thermo-mechanical stress in semiconductor wafers
US6124149A (en) Method of making stackable semiconductor chips to build a stacked chip module
CN100336208C (zh) 半导体装置
WO1990015438A1 (en) Beam lead and semiconductor device structure and method for fabricating integrated structure
CN1692481A (zh) 半导体装置
US7390697B2 (en) Enhanced adhesion strength between mold resin and polyimide
CN1265452C (zh) 一种集成电路的金属焊垫及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Applicant after: Meikenas Co.

Applicant before: Micronas Intermetall GmbH

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: MIKERONAS MEDIUM METAL CO., LTD. TO: MIKENASI CO.,LTD.

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1047504

Country of ref document: HK

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030917

Termination date: 20100226