CN1194280C - 计算机系统及计算机可读取记录媒体 - Google Patents

计算机系统及计算机可读取记录媒体 Download PDF

Info

Publication number
CN1194280C
CN1194280C CNB018011713A CN01801171A CN1194280C CN 1194280 C CN1194280 C CN 1194280C CN B018011713 A CNB018011713 A CN B018011713A CN 01801171 A CN01801171 A CN 01801171A CN 1194280 C CN1194280 C CN 1194280C
Authority
CN
China
Prior art keywords
time
overtime
interruption
processing unit
central processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018011713A
Other languages
English (en)
Other versions
CN1372659A (zh
Inventor
黑泽寿好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1372659A publication Critical patent/CN1372659A/zh
Application granted granted Critical
Publication of CN1194280C publication Critical patent/CN1194280C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

利用具有多段省电模式的中央处理系统，同时对应于超时中断的要求时间的间隔，选择最佳的省电模式。

Description

计算机系统及计算机可读取记录媒体
技术领域
本发明涉及配置有除了普通模式外还具有功率消耗各不相同的多段省电模式的中央处理装置的计算机系统及其记录媒体，具体地说，在基于超时中断适当地执行各项作业时，即使是正在执行应用程序的时候，通过在上述中央处理装置的多段省电模式之间适当地切换而有效地减少功率消耗的计算机系统及其记录媒体。
背景技术
随着近年来所执行的应用程序的高性能化，用于计算机系统的中央处理装置也要求有高的处理能力并一直在探索高速化的方法。因此，在构成使用这种中央处理装置的系统时，中央处理装置中消耗功率的增大成了重要的课题。
以前，作为具备减少这种中央处理装置的功率消耗功能的计算机系统，提出过例如特开平11-184550号公报公开的系统及使用差分计时器的系统。
图1表示上述公报公开的传统的计算机系统的系统结构图。图中，8为中央处理装置(CPU)，9为存储器，10为硬盘驱动器(HDD)，11为BIOS(基本输入输出系统)用只读存储器(BIOSROM)，12为系统控制器，13为时钟振荡电路，14为系统总线，15为操作系统程序，16为显示系统程序。
以下说明其操作。
中央处理装置8根据存储器9存储的操作系统程序15执行所定的处理。中央处理装置8空闲时，将它的使用率通知系统控制器12，系统控制器12响应该使用率，控制关于中央处理装置8的计时器中断间隔和时钟振荡电路13的振荡频率。具体地说，空闲时间越长利用率越小，计时器中断间隔变宽的同时，振荡频率下降，从而减小中央处理装置8消耗的功率。
另外，上述使用差分计时器的系统将上一次超时中断算起的差分时间设定到计时装置，根据该计时装置的超时中断，中央处理装置8的操作模式在省电模式和普通模式之间切换。
这些传统的系统虽然按照以上所述构成，为了减少中央处理装置8的功率消耗采用了各种方法，但是都不能有效地减少功率消耗。
例如，上述公报的系统中，为了正确区别连续发生二次的状态变化，必须使超时中断的最低发生间隔在最短的状态变化的时间间隔以下。因而，例如状态变化的时间间隔变得很长的情况发生时，在此期间发生很多次无意义的中断，使中央处理装置8动作。从而相应地消耗了多余的功率。
另外，在如上所述设定短时间间隔的情况下，要求中央处理装置8在此期间返回以便执行中断处理，实际上不能降低中央处理装置8的操作速度，即使切换到省电模式也不能获得减少功率消耗的明显的效果。同样，上述使用差分计时器的系统中，虽然请求中央处理装置在最短超时中断期间返回以便执行中断处理，实际上不能降低中央处理装置8的操作速度，即使切换到省电模式也不能获得减少功率消耗的明显的效果。
本发明的目的是解决上述课题，使用除了普通模式外还具有功率消耗各不相同的多段省电模式的中央处理装置，通过在多段省电模式之间适当地切换，在基于超时中断适当地执行各项作业时，即使是正在执行应用程序的时候，如能够有效地减少中央处理装置的功率消耗，从而获得能够适用于利用电池驱动的计算机系统及记录媒体的效果。
发明内容
根据本发明的计算机系统，它配置有：中央处理装置，除了普通模式外该中央处理装置还具有功率消耗各不相同的多段省电模式、依次执行产生超时中断请求的各项作业；存储装置，它在上述中央处理装置中，用以存储对应于各省电模式返回到普通模式的返回时间的返回时间表；列表更新装置，它对上述中央处理装置根据来自上述各项作业的超时中断请求、对将所有超时中断请求按照时间顺序排列成的超时中断列表进行更新；计时装置，它经过设定的超时时间后向上述中央处理装置发出超时中断；设定装置，它在根据上述超时中断列表的登录顺序发生超时中断时，在计时装置中设定下一次超时时间；转移模式选择装置，上述中央处理装置空闲时，参照上述返回时间表，从具有与下一次超时中断时设定的超时时间相比较短的返回时间的一个或多个省电模式中，选择返回时间最长的模式作为转移模式；操作模式控制装置，从上述中央处理装置变成空闲状态开始到输入下一次超时中断为止，使上述中央处理装置处于上述转移模式，如果发生该次超时中断，使上述中央处理装置返回普通模式。
从而，可以使中央处理装置运行于中央处理装置具备的多个省电模式中、超时中断时间间隔的范围内返回时间最长的省电模式。
另外，因而与能够在上述系统中产生的最短中断期间内返回并执行中断处理的省电模式相比，充分利用返回时间较长的省电模式，在该期间可以有效地降低消耗的功率，而且，管理根据超时列表预备的各个作业的超时期间，在该时刻使得超时中断发生，从而设定成上述省电模式的期间不会发生无意义的中断，能够进一步降低消耗功率。
此外，因而，使中央处理装置在下一次中断发生之前返回普通模式，选择省电模式使得在中央处理装置中能够在该次中断时刻之前开始对应于前面的中断的处理，从而可以把前后2个超时中断作为各别的超时中断适当地进行处理。
此外，因而在根据超时中断适当执行各作业的同时，即使应用程序正在执行中，也能够有效降低中央处理装置的消耗功率，收到适用于用电池驱动进行操作的场合的效果。
根据本发明的计算机系统，代替上述的转移模式选择装置，它包括：上述中央处理装置空闲时，参照上述返回时间表和计时装置，从具有与到下一次超时中断的剩余时间相比较短的返回时间的一个或多个省电模式中，选择返回时间最长的模式作为转移模式的转移模式选择装置；在上述计时装置中设定上述剩余时间减去转移模式的返回时间后得到的时间的剩余时间设定装置。
从而，来自作业请求的超时中断时，由于返回到了普通模式，在该请求的时刻，中央处理装置能够以期望的操作速度执行作业，并能够获得抑制到该作业执行完毕为止的期间变长而引起中央处理装置的处理能力低下的效果。
根据本发明的计算机系统中，列表更新装置，对于每个被超时中断请求中断的作业，更新具有与上一次超时中断的时间差的差分时间以及该作业的超时中断的发生时刻的允许误差时间的超时中断列表；设定装置，从超时中断发生到下一次超时时间设定期间，当允许误差时间比上述差分时间长的情况下，依次检索作业直到该差分时间的累积时间变成大于对应于各个作业的允许误差时间，将满足该条件之前的前一个累积时间设定在计时装置中的同时，在上述超时中断中，中央处理装置连续执行直到最后检索的作业的超时中断处理。
从而，在能够减少实际发生的超时中断次数的同时，将多个空闲时间合并成一个空闲时间，与空闲时间分别形成的情况相比，能够选择消耗功率少的省电模式，收到进一步实现低消耗功率化的效果。
根据本发明的计算机系统中，当有来自新的作业的超时中断请求时，列表更新装置更新所述超时列表，通常使该作业追加到根据超时中断请求时间决定的顺序的位置；当新的作业的超时中断发生时间的允许误差时间比新的作业与上一次发生的作业或者下一次发生的作业之间的超时中断时间差长的情况下，合并超时中断，以便将上一次发生的超时中断或下一次发生的超时中断都作为对应于上述新的作业的超时中断处理。
从而，在能够减少实际发生的超时中断次数的同时，将多个空闲时间合并成一个空闲时间，与空闲时间分别形成的情况相比，能够选择消耗功率少的省电模式，收到进一步实现低消耗功率化的效果。
根据本发明的计算机可读取记录媒体，它记录有这样的程序，使得计算机可以执行以下功能：用以将对应于中央处理装置中的多个省电模式分别返回到普通模式的返回时间的返回时间表存储到存储装置的表存储控制装置；根据来自中央处理装置执行的各项作业的超时中断请求、将所有超时中断请求按照时间顺序排列成的超时中断列表进行更新的列表更新装置；根据上述超时中断列表的登录顺序发生超时中断时，在计时装置中设定下一次超时时间的设定装置；上述中央处理装置空闲时，参照上述返回时间表，从具有与下一次超时中断时设定的超时时间相比较短的返回时间的一个或多个省电模式中，选择返回时间最长的模式作为转移模式的转移模式选择装置；从上述中央处理装置变成空闲状态开始到输入下一次超时中断为止，使上述中央处理装置处于上述转移模式，如果发生本次超时中断，使上述中央处理装置返回普通模式的操作模式控制装置。
如此即可把上述列表更新装置、设定装置、转移模式选择装置、及操作模式控制装置与将返回时间表存储到存储装置的表存储控制装置一起记录在计算机可读取记录媒体上并提供。
根据本发明的计算机可读取记录媒体，它记录有这样的程序，使得计算机可以执行以下功能：代替上述的转移模式选择装置，上述中央处理装置空闲时，参照上述返回时间表和计时装置，从具有与到下一次超时中断的剩余时间相比较短的返回时间的一个或多个省电模式中，选择返回时间最长的模式作为转移模式的转移模式选择装置；在上述计时装置中设定上述剩余时间减去转移模式的返回时间后得到的时间的剩余时间设定装置。
如此即可把上述列表更新装置、设定装置、转移模式选择装置、及操作模式控制装置与将返回时间表存储到存储装置的表存储控制装置一起记录在计算机可读取记录媒体上并提供。
附图说明
图1是表示传统的计算机系统构成的系统结构图。
图2是表示根据本发明实施例1的计算机系统的硬件构成的方框图。
图3是根据本发明实施例1，预先作为数据存储在记录媒体中的返回时间表。
图4是根据本发明实施例1，存储在记录媒体中表示操作系统操作的主流程图。
图5是根据本发明实施例1的分支处理步骤中，表示超时中断作为事件输入后的分支处理的流程图。
图6是表示根据本发明实施例1的超时列表的一个例子的图。
图7是表示根据本发明实施例1，基于图6的超时列表，在中央处理装置中执行的操作的一个例子的时序图。
图8是根据本发明实施例2的分支处理步骤中，表示超时中断作为事件输入后的分支处理的流程图。
图9是表示根据本发明实施例2，基于图6的超时列表，在中央处理装置中执行的操作的一个例子的时序图。
图13是根据本发明实施例4的分支处理步骤中，表示超时中断作为事件输入后的分支处理的流程图。
图14是根据本发明实施例4，超时列表更新步骤的列表更新处理的说明图。
本发明的最佳实施例
以下为了更详细地说明本发明，将参考附图对本发明的最佳实施例进行说明。
实施例1
图2是表示根据本发明实施例1的计算机系统的硬件构成的方框图。1为除了普通模式外还具有功率消耗各不相同的多段省电模式、以作业为单位顺序执行程序的中央处理装置，2为设定中央处理装置1的程序执行区域等的随机存取存储器，3为存储程序等的大容量存储器(存储装置)如硬盘驱动器，4为经过设定时间后向中央处理装置1输出超时中断的计时器(计时装置)，5为上述中央处理装置1中存储执行的操作系统程序(以下简称OS)、OS上操作的应用程序(以下简称AP)、各种数据的记录媒体，6为读出记录媒体5的数据的记录媒体读出器，7为中央处理装置1、随机存取存储器2、大容量存储器3、计时器4、以及记录媒体读出器6之间进行数据交换的系统总线。
图3是根据本发明实施例1，预先作为数据存储在记录媒体5中的返回时间表。该表中，左列为中央处理装置1具备的省电模式的列表，右列为各省电模式返回普通模式的返回时间列表。另外，从表中可以明白实施例1中的中央处理装置1除了以全功率操作的普通模式外还具有功率消耗更少的a、b、c三种省电模式，返回时间分别为“0”、“1”、“3”的单位时间。另外，返回时间和消耗功率之间有返回时间越长、省电模式时的消耗功率越少的趋势。
图4是根据本发明实施例1，存储在记录媒体5中表示OS操作的主流程图。图中，ST1为对应于OS起动后在上述随机存取存储器2中设定各种执行区域和返回时间表，对应事件的输入在OS上进行使AP能够操作的各种环境设定的初始设定步骤，ST2为判断图示以外是否有来自键盘等的输入事件的事件输入有无判断步骤，ST3为判断输入事件的种类、对应该种类执行作业的分支处理步骤。
图5是根据本发明实施例1的分支处理步骤ST3中，表示超时中断作为事件输入后的分支处理的流程图。图中，ST4为将中央处理装置1的操作模式从省电模式返回普通模式的返回处理步骤(操作模式控制装置)，ST5为在计时器4中设定下一次超时中断时间的设定处理步骤(设定装置)，ST6为执行上述超时中断请求的作业的作业执行步骤，ST7为判断作为作业执行步骤ST6的执行结果，是否有新的超时中断请求发生的超时中断请求有无判断步骤，ST8为在超时列表中追加新的超时中断请求的超时列表更新步骤(列表更新装置)，ST9为判断是否有后续应该执行的等待作业的执行等待作业有无判断步骤，ST10为到下一次超时中断输入为止的期间，将中央处理装置1的操作模式应该设定成的省电模式选择为转移模式的转移模式选择步骤(转移模式选择装置)，ST11为在中央处理装置1中设定该转移模式的转移模式设定步骤(转移模式控制装置)。
另外，上述超时列表更新步骤ST8中更新的超时列表，可以是还没处理的全部超时中断请求以及说明各个超时中断发生时刻的信息按时间顺序排列的列表。例如，可以是如图6所示的数字化的超时列表。参考同一幅图，左列为列出按照超时中断请求发生的次序、发生超时中断请求的作业的列表。右列为列出同一行的作业的开始与下一行的作业的开始之间的超时中断时间差(差分时间)的差分时间列表。如果有这种对应的数字化的表，超时中断发生时，按顺序每次执行一行作业的同时，将执行的作业从该列表删除以便下一个应该执行的(选择的)作业和差分时间移到该列表的顶部。
另外，在实施例1的转移模式选择步骤ST10中，参考上述返回时间表，以便从具有比下一次超时中断时设定的差分时间(超时列表中第2行的差分时间)短的返回时间的一个或多个省电模式中选择具有最长的返回时间的省电模式作为转移模式。
以下说明其操作。
当记录媒体5设置在记录媒体阅读器6中、中央处理装置1提供安装指示时，经由记录媒体阅读器6读出操作系统等并保存在大容量存储器3中。这种状态下，当中央处理装置1开始上述操作系统的执行时，执行初始设定步骤ST1，在随机存取存储器2中设置执行区域和返回时间表，在此状态下等待事件输入(步骤ST2)。这时，当读入返回时间表的事件输入时，经由记录媒体阅读器6读出该表并保存在大容量存储器3(表存储控制装置)。
随后，例如当指示执行新的应用程序的事件输入时，中央处理装置1响应事件输入，激活指定的应用程序以便按顺序执行应用程序的作业。另外，当在作业中伴有输入等待状态的超时中断请求发生时，将该作业的超时中断追加入超时列表。另外，当包括响应其他事件输入的作业的执行等待作业做完后，中央处理装置1转移到省电模式以便再次等待事件输入。
经过设定的差分时间时，上述计时器4向中央处理装置1输入超时中断。在中央处理装置1中，判断出有超时中断引起的事件输入，执行图5所示的流程图。根据该流程，中央处理装置1首先执行返回处理步骤ST4，以便将操作模式从省电模式转移到普通模式。在设定处理步骤ST5中，列在超时列表顶行的差分时间设置在计时器4。在作业执行步骤ST6，执行超时列表顶行的作业。随即该行从列表删掉。在超时中断请求有无判断步骤ST7中判断是否有超时中断请求发生。如果有，则新的超时中断请求在超时列表更新步骤ST8中被追加入超时列表。另外，当该超时列表更新步骤ST8完成时，判断后续是否有应该执行的下一个等待作业。当有执行等待作业时，重复步骤ST6到ST8的处理，直到等待作业全部做完。相反，当判断在超时列表更新步骤STB的完成时不再有应该执行的等待作业时，在转移模式选择步骤ST10中，参考超时列表顶行(即相当于图6的第2行)的差分时间和返回时间表，以便从具有比该差分时间短的返回时间的一个或多个省电模式(a)中选择具有最长的返回时间的省电模式(a)作为转移模式。在转移模式设定步骤ST11中，在中央处理装置1中设定该转移模式(a)，中央处理装置1再次转移到选择的省电模式并等待新的事件输入。
通过重复上述步骤，中央处理装置1响应事件的输入，执行预定的应用程序。
图7是表示根据本发明实施例1，基于图6的超时列表，在中央处理装置1中执行的操作的一个例子的时序图。图中，(a)表示现在时刻为0的时间轴，(b)表示中央处理装置1的操作状态，而(c)表示在计时器4中设定的超时时间设定。另外，(b)中，记录有大写字母的方框表示图6的各个作业A，...，E的操作期间，记录有小写字母的箭头表示图3中设定的各省电模式a、b、c。图(c)中，各方框表示根据方框中记录的数字计算超时，各方框下记录的箭头表示发生了超时中断。
从而，如该图所示，根据实施例1的计算机系统中，根据每隔差分时间从计时器4发生的超时中断，中央处理装置1按超时列表的次序执行作业。另外，每当输入超时中断，中央处理装置1在计时器4中设置新的超时时间。而且，当作业执行完成直到下一个作业的执行(下一个超时中断等的事件的输入)为止如果有空余时间(即成为空闲状态)时，设定成具有比下一次超时中断时设定的差分时间(超时列表中第2行的差分时间)短的返回时间的省电模式中具有最长的返回时间的省电模式，在该状态下等待下一次超时中断的输入。从而，当下一次超时中断的输入时，从该省电模式返回普通模式，执行预定的作业。
因而，不受上述计算机系统中发生的最短的中断间隔的限制，从中央处理装置1中预备的多个省电模式a、b、c中选择最合适的模式并加以利用，当中央处理装置1处于空闲期间时能够有效地降低功率消耗。而且，根据超时列表预先管理各个作业的超时中断输入为止的差分时间，使超时中断发生在该时刻，从而在上述省电模式期间不会发生无意义的中断，能够进一步降低消耗功率。
而且与此同时，使中央处理装置1在下一次中断发生之前返回普通模式，在所述下一个中断时刻之前，这样选择省电模式、使得中央处理装置能够开始与前面的中断对应的处理，所以，不会出现延误返回普通模式的时刻，不能够响应超时中断的情况，从而收到能够适当地把前后2个超时中断作为各别的超时中断处理的效果。
因而，在根据超时中断执行各作业时，即使应用程序正在执行中，也能够有效降低中央处理装置的消耗功率，获得即使是电池驱动工作的情况、也能适当利用的效果。
实施例2
图8是根据本发明实施例2的分支处理步骤ST3中，表示超时中断作为事件输入后的分支处理的流程图。图中，ST12为转移模式选择步骤(转移模式选择装置)，它参照上述返回时间表和计时器4，从具有与到下一次超时中断的剩余时间相比返回时间较短的一个或多个省电模式中，选择返回时间最长的模式作为转移模式；ST13为剩余时间设定步骤(剩余时间设定装置)，在计时器4中设定该剩余时间减去上述转移模式的返回时间后得到的时间。除此之外，系统构成及操作系统的步骤与实施例1相同，故其说明从略。
以下说明其操作。
在超时列表更新步骤ST8完成的时刻，如果没有应该继续执行的下一个等待执行的作业，在转移模式选择步骤ST12中，参照返回时间表和计时器4，从具有与到下一次超时中断的剩余时间相比较短的返回时间的一个或多个省电模式中，选择返回时间最长的模式作为转移模式，在剩余时间设定步骤ST13中，在计时器4中设定该剩余时间减去上述转移模式的返回时间后得到的时间。在转移模式设定步骤ST11中，在中央处理装置1中设定该转移模式，中央处理装置1再次转换到省电模式，等待新的事件的输入。除此之外的操作与实施例1相同，故其说明从略。
图9是表示根据本发明实施例2，基于图6的超时列表，在中央处理装置1中执行的操作的一个例子的时序图。图中各部分与图7相同，其说明从略。因而，如该图所示，根据实施例2的计算机系统中，如果变成空闲状态，中央处理装置1切换到返回时间比该时刻的剩余时间更短的省电模式，计时器的设定值也变更成从该剩余时间减去该省电模式的返回时间后得到的值。
从而，与实施例1相同，根据超时中断适当地执行各项作业时，即使是正在执行应用程序的时候，也能够有效地减少中央处理装置1的功率消耗，而且，以此同时，使超时中断的发生时刻刚好先于该时刻设定的省电模式的返回时间，在作业所请求的时刻已经返回到普通模式的状态，因而能够处理该作业，从而恰好与没有切换到省电模式的情况下的同一时刻开始执行该作业。因而，能够获得抑制到该作业执行完毕为止的期间变长，防止中央处理装置的处理能力下降的效果。
实施例4
图13是本发明实施例4的分支处理步骤ST3中，表示超时中断作为事件输入后的分支处理的流程图。图中的ST17是超时列表更新步骤(列表更新装置)，当有来自新的作业的超时中断请求时，更新超时列表，通常使该作业追加到根据超时中断请求时间决定的顺序的位置。当新作业的超时中断发生时刻的允许误差时间比新的作业与上一次发生的作业之间的超时中断时间差还长的情况下，合并超时中断、以便把上一次发生的超时中断作为对应于上述新的作业的超时中断处理。除此之外的系统构成及操作系统的步骤与实施例1相同，故其说明从略。
以下说明其操作。
图14是根据本发明实施例4，超时列表更新步骤ST17的列表更新处理的说明图。如图(a)所示，当有来自新的作业C的超时中断请求时，首先，如图(b)所示，使该作业C追加到根据该超时中断请求时间决定的顺序的位置(A和B之间)，更新超时列表(图(b))。然后，新追加的作业C的允许误差时间“4”与作业A执行时为作业C设定的差分时间(同一列表第2行的“1”)比较。这种情况下，由于允许误差时间比差分时间还大，上述超时列表更新步骤ST17中更新超时列表，最终如图(c)所示，把作业A和作业C赋值分配在第1行。另外，从图(b)的阶段向图(c)的阶段转移时，合并的第1行中的差分时间返回到图(a)的值。除此之外的操作与实施例1相同，故其说明从略。另外，由于作业A和作业C都在对应于作业A的超时中断的输入时刻执行，此时的中央处理装置1的操作状态与图12的处理状态相同。
如上所述，根据本发明的实施例4，考虑新追加的作业C的允许误差时间“4”，当该允许误差时间比来自上一次作业A的差分时间“1”大的情况下，更新超时列表，使得响应对应于上一次作业A的超时中断输入，执行该新的作业C，从而不在超时列表保持允许误差时间，能够获得与实施例3相同的减少实际发生的超时中断次数的效果。
工业上利用的可能性
如上所述，根据本发明的计算机系统及计算机可读取记录媒体，除使用普通模式外还具有功率消耗各不相同的多段省电模式的中央处理装置外，通过在多段省电模式之间适当地切换，在基于超时中断适当地执行各项作业时，即使是正在执行应用程序的时候，也能够有效地减少中央处理装置的功率消耗，适用于利用电池驱动。

Claims (4)

1.一种计算机系统，它包括：
除了普通模式外还具有功率消耗各不相同的多段省电模式、依次执行产生超时中断请求的各项作业的中央处理装置；
用以存储对应于所述中央处理装置中的各省电模式返回到普通模式的返回时间的返回时间表的存储装置；
根据来自所述中央处理装置执行的所述各项作业的超时中断请求、对将所有超时中断请求按照时间顺序和相应的后续超时中断之前经过的相关的超时时间排列成的超时中断列表进行更新的列表更新装置；
在超时列表中列出的超时时间过去后向所述中央处理装置发出超时中断的计时装置；
按照所述超时中断列表的登录顺序，每当发生超时中断时，在所述计时装置中设定下一次超时时间的设定装置；
所述中央处理装置空闲时，参照所述返回时间表，从具有与设定为下一次超时中断前经过的超时时间相比较短的返回时间的一个或多个省电模式中，选择返回时间最长的模式作为转移模式的第1转移模式选择装置；
从所述中央处理装置变成空闲状态开始到输入下一次超时中断为止，使所述中央处理装置处于所述转移模式，如果发生本次超时中断，使所述中央处理装置返回普通模式的操作模式控制装置。
2.根据权利要求1的计算机系统，其特征在于：当有来自新的作业的超时中断请求时，列表更新装置更新所述超时列表，使该作业追加到根据超时中断请求时间决定的顺序的位置；在新的作业的超时中断发生时刻的允许误差时间比新的作业与上一次发生的作业或者下一次发生的作业之间的超时中断时间差长的情况下，合并超时中断，以便将上一次发生的超时中断或下一次发生的超时中断都作为对应于所述新的作业的超时中断处理。
3.根据权利要求1的计算机系统，其特征在于包括：
所述中央处理装置空闲时，参照所述返回时间表和计时装置，从具有与到下一次超时中断的剩余时间相比较短的返回时间的一个或多个省电模式中，选择返回时间最长的模式作为转移模式的第2转移模式选择装置；
在所述计时装置中设定从所述剩余时间减去转移模式的返回时间后得到的时间的剩余时间设定装置。
4.根据权利要求3的计算机系统，其特征在于，当有来自新的作业的超时中断请求时，列表更新装置更新所述超时列表，使该作业追加到根据超时中断请求时间决定的顺序的位置；在新的作业的超时中断发生时刻的允许误差时间比新的作业与上一次发生的作业或者下一次发生的作业之间的超时中断时间差长的情况下，合并超时中断，以便将上一次发生的超时中断或下一次发生的超时中断都作为对应于所述新的作业的超时中断处理。
CNB018011713A 2000-05-08 2001-05-07 计算机系统及计算机可读取记录媒体 Expired - Fee Related CN1194280C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000135147A JP2001318742A (ja) 2000-05-08 2000-05-08 コンピュータシステムおよびコンピュータ読み取り可能な記録媒体
JP135147/2000 2000-05-08
JP135147/00 2000-05-08

Publications (2)

Publication Number Publication Date
CN1372659A CN1372659A (zh) 2002-10-02
CN1194280C true CN1194280C (zh) 2005-03-23

Family

ID=18643284

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018011713A Expired - Fee Related CN1194280C (zh) 2000-05-08 2001-05-07 计算机系统及计算机可读取记录媒体

Country Status (5)

Country Link
US (1) US20030009701A1 (zh)
EP (1) EP1282030A4 (zh)
JP (1) JP2001318742A (zh)
CN (1) CN1194280C (zh)
WO (1) WO2001086401A1 (zh)

Families Citing this family (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3448008B2 (ja) 2000-03-30 2003-09-16 パナソニック コミュニケーションズ株式会社 モデム装置及び通信装置並びに通信制御方法
JPWO2004111811A1 (ja) * 2003-06-13 2006-07-20 富士通株式会社 携帯情報処理装置の省電力化方法及び携帯情報処理システム
JP4208783B2 (ja) * 2004-07-28 2009-01-14 キヤノン株式会社 画像処理装置および設定時刻調整方法およびプログラム
JP4749793B2 (ja) * 2004-08-05 2011-08-17 パナソニック株式会社 省電力処理装置、省電力処理方法、及び省電力処理プログラム
JP4654788B2 (ja) * 2005-06-16 2011-03-23 富士ゼロックス株式会社 情報処理装置及び情報処理装置の制御方法
US8799687B2 (en) 2005-12-30 2014-08-05 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including optimizing C-state selection under variable wakeup rates
JP2007264953A (ja) * 2006-03-28 2007-10-11 Toshiba Corp 情報処理装置および動作制御方法
US8667198B2 (en) 2007-01-07 2014-03-04 Apple Inc. Methods and systems for time keeping in a data processing system
US7917784B2 (en) * 2007-01-07 2011-03-29 Apple Inc. Methods and systems for power management in a data processing system
JP2008197948A (ja) * 2007-02-14 2008-08-28 Seiko Epson Corp 情報処理装置、情報処理システム、及び情報処理装置の制御方法
JP2008276331A (ja) * 2007-04-25 2008-11-13 Toshiba Corp マルチプロセッサの制御装置及び方法
US8645740B2 (en) 2007-06-08 2014-02-04 Apple Inc. Methods and systems to dynamically manage performance states in a data processing system
US7711864B2 (en) 2007-08-31 2010-05-04 Apple Inc. Methods and systems to dynamically manage performance states in a data processing system
US8250641B2 (en) 2007-09-17 2012-08-21 Intel Corporation Method and apparatus for dynamic switching and real time security control on virtualized systems
US20090150696A1 (en) * 2007-12-10 2009-06-11 Justin Song Transitioning a processor package to a low power state
US8024590B2 (en) 2007-12-10 2011-09-20 Intel Corporation Predicting future power level states for processor cores
JP4944858B2 (ja) * 2008-09-17 2012-06-06 キヤノン株式会社 周期処理実行装置および周期処理実行方法およびコンピュータプログラム
US8599589B2 (en) * 2008-10-13 2013-12-03 Apple Inc. Methods and systems for reducing power consumption
JP5109935B2 (ja) * 2008-11-10 2012-12-26 富士通株式会社 プロセッサシステムの動作方法およびプロセッサシステム
US8601296B2 (en) * 2008-12-31 2013-12-03 Intel Corporation Downstream device service latency reporting for power management
US8464035B2 (en) * 2009-12-18 2013-06-11 Intel Corporation Instruction for enabling a processor wait state
US8943334B2 (en) 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US9069555B2 (en) 2011-03-21 2015-06-30 Intel Corporation Managing power consumption in a multi-core processor
US8793515B2 (en) 2011-06-27 2014-07-29 Intel Corporation Increasing power efficiency of turbo mode operation in a processor
US8769316B2 (en) 2011-09-06 2014-07-01 Intel Corporation Dynamically allocating a power budget over multiple domains of a processor
US8688883B2 (en) 2011-09-08 2014-04-01 Intel Corporation Increasing turbo mode residency of a processor
US9074947B2 (en) 2011-09-28 2015-07-07 Intel Corporation Estimating temperature of a processor core in a low power state without thermal sensor information
US8914650B2 (en) 2011-09-28 2014-12-16 Intel Corporation Dynamically adjusting power of non-core processor circuitry including buffer circuitry
US8954770B2 (en) 2011-09-28 2015-02-10 Intel Corporation Controlling temperature of multiple domains of a multi-domain processor using a cross domain margin
JP5893336B2 (ja) * 2011-10-24 2016-03-23 キヤノン株式会社 電源制御装置、電源制御装置の制御方法、およびプログラム
US9026815B2 (en) 2011-10-27 2015-05-05 Intel Corporation Controlling operating frequency of a core domain via a non-core domain of a multi-domain processor
US8832478B2 (en) 2011-10-27 2014-09-09 Intel Corporation Enabling a non-core domain to control memory bandwidth in a processor
US8943340B2 (en) 2011-10-31 2015-01-27 Intel Corporation Controlling a turbo mode frequency of a processor
US9158693B2 (en) 2011-10-31 2015-10-13 Intel Corporation Dynamically controlling cache size to maximize energy efficiency
US8972763B2 (en) 2011-12-05 2015-03-03 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including determining an optimal power state of the apparatus based on residency time of non-core domains in a power saving state
US9239611B2 (en) 2011-12-05 2016-01-19 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including balancing power among multi-frequency domains of a processor based on efficiency rating scheme
US9052901B2 (en) 2011-12-14 2015-06-09 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including configurable maximum processor current
US9372524B2 (en) 2011-12-15 2016-06-21 Intel Corporation Dynamically modifying a power/performance tradeoff based on processor utilization
US9098261B2 (en) 2011-12-15 2015-08-04 Intel Corporation User level control of power management policies
WO2013137862A1 (en) 2012-03-13 2013-09-19 Intel Corporation Dynamically controlling interconnect frequency in a processor
CN104169832B (zh) 2012-03-13 2017-04-19 英特尔公司 提供处理器的能源高效的超频操作
US9436245B2 (en) 2012-03-13 2016-09-06 Intel Corporation Dynamically computing an electrical design point (EDP) for a multicore processor
US9547027B2 (en) 2012-03-30 2017-01-17 Intel Corporation Dynamically measuring power consumption in a processor
WO2013162589A1 (en) 2012-04-27 2013-10-31 Intel Corporation Migrating tasks between asymmetric computing elements of a multi-core processor
US8984313B2 (en) 2012-08-31 2015-03-17 Intel Corporation Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator
US9063727B2 (en) 2012-08-31 2015-06-23 Intel Corporation Performing cross-domain thermal control in a processor
US9342122B2 (en) 2012-09-17 2016-05-17 Intel Corporation Distributing power to heterogeneous compute elements of a processor
US9423858B2 (en) 2012-09-27 2016-08-23 Intel Corporation Sharing power between domains in a processor package using encoded power consumption information from a second domain to calculate an available power budget for a first domain
CN102945214B (zh) * 2012-10-19 2016-02-10 北京忆恒创源科技有限公司 基于io延迟时间分布优化中断处理任务的方法
US9575543B2 (en) 2012-11-27 2017-02-21 Intel Corporation Providing an inter-arrival access timer in a processor
US9183144B2 (en) 2012-12-14 2015-11-10 Intel Corporation Power gating a portion of a cache memory
US9292468B2 (en) 2012-12-17 2016-03-22 Intel Corporation Performing frequency coordination in a multiprocessor system based on response timing optimization
US9405351B2 (en) 2012-12-17 2016-08-02 Intel Corporation Performing frequency coordination in a multiprocessor system
US9235252B2 (en) 2012-12-21 2016-01-12 Intel Corporation Dynamic balancing of power across a plurality of processor domains according to power policy control bias
US9075556B2 (en) 2012-12-21 2015-07-07 Intel Corporation Controlling configurable peak performance limits of a processor
US9081577B2 (en) 2012-12-28 2015-07-14 Intel Corporation Independent control of processor core retention states
US9164565B2 (en) 2012-12-28 2015-10-20 Intel Corporation Apparatus and method to manage energy usage of a processor
US9335803B2 (en) 2013-02-15 2016-05-10 Intel Corporation Calculating a dynamically changeable maximum operating voltage value for a processor based on a different polynomial equation using a set of coefficient values and a number of current active cores
US9027007B2 (en) * 2013-03-06 2015-05-05 Qualcomm Incorporated Reducing excessive compilation times
US9996325B2 (en) 2013-03-06 2018-06-12 Qualcomm Incorporated Dynamic reconfigurable compiler
US9367114B2 (en) 2013-03-11 2016-06-14 Intel Corporation Controlling operating voltage of a processor
US9395784B2 (en) 2013-04-25 2016-07-19 Intel Corporation Independently controlling frequency of plurality of power domains in a processor system
US9377841B2 (en) 2013-05-08 2016-06-28 Intel Corporation Adaptively limiting a maximum operating frequency in a multicore processor
US9823719B2 (en) 2013-05-31 2017-11-21 Intel Corporation Controlling power delivery to a processor via a bypass
CN103268147A (zh) * 2013-06-04 2013-08-28 北京百度网讯科技有限公司 硬盘功耗管理方法和装置
US9471088B2 (en) 2013-06-25 2016-10-18 Intel Corporation Restricting clock signal delivery in a processor
US9348401B2 (en) 2013-06-25 2016-05-24 Intel Corporation Mapping a performance request to an operating frequency in a processor
US9348407B2 (en) 2013-06-27 2016-05-24 Intel Corporation Method and apparatus for atomic frequency and voltage changes
US9377836B2 (en) 2013-07-26 2016-06-28 Intel Corporation Restricting clock signal delivery based on activity in a processor
US9495001B2 (en) 2013-08-21 2016-11-15 Intel Corporation Forcing core low power states in a processor
US10386900B2 (en) 2013-09-24 2019-08-20 Intel Corporation Thread aware power management
US9405345B2 (en) 2013-09-27 2016-08-02 Intel Corporation Constraining processor operation based on power envelope information
US9594560B2 (en) 2013-09-27 2017-03-14 Intel Corporation Estimating scalability value for a specific domain of a multicore processor based on active state residency of the domain, stall duration of the domain, memory bandwidth of the domain, and a plurality of coefficients based on a workload to execute on the domain
US9494998B2 (en) 2013-12-17 2016-11-15 Intel Corporation Rescheduling workloads to enforce and maintain a duty cycle
US9459689B2 (en) 2013-12-23 2016-10-04 Intel Corporation Dyanamically adapting a voltage of a clock generation circuit
US9323525B2 (en) 2014-02-26 2016-04-26 Intel Corporation Monitoring vector lane duty cycle for dynamic optimization
US10108454B2 (en) 2014-03-21 2018-10-23 Intel Corporation Managing dynamic capacitance using code scheduling
US9665153B2 (en) 2014-03-21 2017-05-30 Intel Corporation Selecting a low power state based on cache flush latency determination
US9760158B2 (en) 2014-06-06 2017-09-12 Intel Corporation Forcing a processor into a low power state
US10417149B2 (en) 2014-06-06 2019-09-17 Intel Corporation Self-aligning a processor duty cycle with interrupts
US9513689B2 (en) 2014-06-30 2016-12-06 Intel Corporation Controlling processor performance scaling based on context
US9606602B2 (en) 2014-06-30 2017-03-28 Intel Corporation Method and apparatus to prevent voltage droop in a computer
US9575537B2 (en) 2014-07-25 2017-02-21 Intel Corporation Adaptive algorithm for thermal throttling of multi-core processors with non-homogeneous performance states
US9760136B2 (en) 2014-08-15 2017-09-12 Intel Corporation Controlling temperature of a system memory
US9671853B2 (en) 2014-09-12 2017-06-06 Intel Corporation Processor operating by selecting smaller of requested frequency and an energy performance gain (EPG) frequency
US10339023B2 (en) 2014-09-25 2019-07-02 Intel Corporation Cache-aware adaptive thread scheduling and migration
US9977477B2 (en) 2014-09-26 2018-05-22 Intel Corporation Adapting operating parameters of an input/output (IO) interface circuit of a processor
US9684360B2 (en) 2014-10-30 2017-06-20 Intel Corporation Dynamically controlling power management of an on-die memory of a processor
US9703358B2 (en) 2014-11-24 2017-07-11 Intel Corporation Controlling turbo mode frequency operation in a processor
US20160147280A1 (en) 2014-11-26 2016-05-26 Tessil Thomas Controlling average power limits of a processor
US9710043B2 (en) 2014-11-26 2017-07-18 Intel Corporation Controlling a guaranteed frequency of a processor
US10048744B2 (en) 2014-11-26 2018-08-14 Intel Corporation Apparatus and method for thermal management in a multi-chip package
US10877530B2 (en) 2014-12-23 2020-12-29 Intel Corporation Apparatus and method to provide a thermal parameter report for a multi-chip package
US20160224098A1 (en) 2015-01-30 2016-08-04 Alexander Gendler Communicating via a mailbox interface of a processor
US9639134B2 (en) 2015-02-05 2017-05-02 Intel Corporation Method and apparatus to provide telemetry data to a power controller of a processor
US9910481B2 (en) 2015-02-13 2018-03-06 Intel Corporation Performing power management in a multicore processor
US10234930B2 (en) 2015-02-13 2019-03-19 Intel Corporation Performing power management in a multicore processor
US9874922B2 (en) 2015-02-17 2018-01-23 Intel Corporation Performing dynamic power control of platform devices
US9842082B2 (en) 2015-02-27 2017-12-12 Intel Corporation Dynamically updating logical identifiers of cores of a processor
US9710054B2 (en) 2015-02-28 2017-07-18 Intel Corporation Programmable power management agent
US9760160B2 (en) 2015-05-27 2017-09-12 Intel Corporation Controlling performance states of processing engines of a processor
US9710041B2 (en) 2015-07-29 2017-07-18 Intel Corporation Masking a power state of a core of a processor
US10001822B2 (en) 2015-09-22 2018-06-19 Intel Corporation Integrating a power arbiter in a processor
US9983644B2 (en) 2015-11-10 2018-05-29 Intel Corporation Dynamically updating at least one power management operational parameter pertaining to a turbo mode of a processor for increased performance
US9910470B2 (en) 2015-12-16 2018-03-06 Intel Corporation Controlling telemetry data communication in a processor
US10146286B2 (en) 2016-01-14 2018-12-04 Intel Corporation Dynamically updating a power management policy of a processor
US10289188B2 (en) 2016-06-21 2019-05-14 Intel Corporation Processor having concurrent core and fabric exit from a low power state
US10281975B2 (en) 2016-06-23 2019-05-07 Intel Corporation Processor having accelerated user responsiveness in constrained environment
US10324519B2 (en) 2016-06-23 2019-06-18 Intel Corporation Controlling forced idle state operation in a processor
US10379596B2 (en) 2016-08-03 2019-08-13 Intel Corporation Providing an interface for demotion control information in a processor
US10379904B2 (en) 2016-08-31 2019-08-13 Intel Corporation Controlling a performance state of a processor using a combination of package and thread hint information
US10234920B2 (en) 2016-08-31 2019-03-19 Intel Corporation Controlling current consumption of a processor based at least in part on platform capacitance
US10423206B2 (en) 2016-08-31 2019-09-24 Intel Corporation Processor to pre-empt voltage ramps for exit latency reductions
US10168758B2 (en) 2016-09-29 2019-01-01 Intel Corporation Techniques to enable communication between a processor and voltage regulator
US10429919B2 (en) 2017-06-28 2019-10-01 Intel Corporation System, apparatus and method for loose lock-step redundancy power management
WO2019040054A1 (en) 2017-08-23 2019-02-28 Intel Corporation SYSTEM, APPARATUS, AND METHOD FOR ADAPTIVE OPERATING VOLTAGE IN A USER-PROGRAMMED (FPGA) PREDIFFUSED NETWORK
US10620266B2 (en) 2017-11-29 2020-04-14 Intel Corporation System, apparatus and method for in-field self testing in a diagnostic sleep state
US10620682B2 (en) 2017-12-21 2020-04-14 Intel Corporation System, apparatus and method for processor-external override of hardware performance state control of a processor
US10620969B2 (en) 2018-03-27 2020-04-14 Intel Corporation System, apparatus and method for providing hardware feedback information in a processor
US10739844B2 (en) 2018-05-02 2020-08-11 Intel Corporation System, apparatus and method for optimized throttling of a processor
US10955899B2 (en) 2018-06-20 2021-03-23 Intel Corporation System, apparatus and method for responsive autonomous hardware performance state control of a processor
US10976801B2 (en) 2018-09-20 2021-04-13 Intel Corporation System, apparatus and method for power budget distribution for a plurality of virtual machines to execute on a processor
US10860083B2 (en) 2018-09-26 2020-12-08 Intel Corporation System, apparatus and method for collective power control of multiple intellectual property agents and a shared power rail
US11656676B2 (en) 2018-12-12 2023-05-23 Intel Corporation System, apparatus and method for dynamic thermal distribution of a system on chip
US11256657B2 (en) 2019-03-26 2022-02-22 Intel Corporation System, apparatus and method for adaptive interconnect routing
US11442529B2 (en) 2019-05-15 2022-09-13 Intel Corporation System, apparatus and method for dynamically controlling current consumption of processing circuits of a processor
US11698812B2 (en) 2019-08-29 2023-07-11 Intel Corporation System, apparatus and method for providing hardware state feedback to an operating system in a heterogeneous processor
US11366506B2 (en) 2019-11-22 2022-06-21 Intel Corporation System, apparatus and method for globally aware reactive local power control in a processor
US11132201B2 (en) 2019-12-23 2021-09-28 Intel Corporation System, apparatus and method for dynamic pipeline stage control of data path dominant circuitry of an integrated circuit
US11921564B2 (en) 2022-02-28 2024-03-05 Intel Corporation Saving and restoring configuration and status information with reduced latency

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3063936B2 (ja) * 1992-06-29 2000-07-12 株式会社リコー コンピュータ利用機器の省電制御システム
JPH07295694A (ja) * 1994-04-25 1995-11-10 Matsushita Electric Ind Co Ltd 演算処理装置の省電力方法
JPH08234876A (ja) * 1995-02-23 1996-09-13 Fujitsu Ltd 電子装置
EP0813707B1 (en) * 1995-03-06 2005-11-09 Intel Corporation A computer system with unattended on-demand availability
JPH08335357A (ja) * 1995-06-08 1996-12-17 Fujitsu Ltd 記憶装置
JP3213208B2 (ja) * 1995-06-22 2001-10-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置及びその制御方法
US5809369A (en) * 1995-10-30 1998-09-15 Fuji Xerox Co., Ltd. Image formation system
JP4325817B2 (ja) * 1999-04-05 2009-09-02 株式会社日立製作所 ディスクアレイ装置
US6732287B1 (en) * 2000-06-22 2004-05-04 Rockwell Automation Technologies, Inc. Method for processing dynamically allocated timers in a real time operating system

Also Published As

Publication number Publication date
JP2001318742A (ja) 2001-11-16
CN1372659A (zh) 2002-10-02
US20030009701A1 (en) 2003-01-09
EP1282030A1 (en) 2003-02-05
WO2001086401A1 (fr) 2001-11-15
EP1282030A4 (en) 2007-01-24

Similar Documents

Publication Publication Date Title
CN1194280C (zh) 计算机系统及计算机可读取记录媒体
CN100381978C (zh) 多个信息处理系统的功率管理的系统和方法
CN1024226C (zh) 便携式计算机实时的功率储存
US6430594B1 (en) Real-time operating system and a task management system therefor
KR102318477B1 (ko) Ssd 어레이 관리를 위한 스트림 식별자 기반 스토리지 시스템
CN100363898C (zh) 能够使用过去处理空间的信息处理器
US20100169603A1 (en) Method of providing to a processor an estimated completion time of a storage operation
US7475347B2 (en) Computer system and method for reducing power consumption of storage system
CN1046404A (zh) 任务跟踪装置
US7228445B2 (en) Clock frequency control method and electronic apparatus
CN1308785C (zh) 确定cpu使用率的与操作系统无关的方法和系统
JP2002099433A (ja) 演算処理システム及び演算処理制御方法、タスク管理システム及びタスク管理方法、並びに記憶媒体
JPH04314160A (ja) ダイナミックポーリング装置、機械処理方法、コントローラ及びデータ処理システム
CN1256656C (zh) 协调数据存储子系统中数据存储设备管理操作的系统、方法以及管理设备
CN1928804A (zh) 用于在分布式文件系统中管理功率的方法与系统
CN1105136A (zh) 信息处理系统
CN109426563B (zh) 一种进程管理方法及装置
Li et al. Adaptive live migration of virtual machines under limited network bandwidth
CN115328656A (zh) 动态内存智能化扩展方法、装置、设备及存储介质
JP2001331463A (ja) データベース構築方法及びそのプログラムを記録した記録媒体
CN1622056A (zh) 一种访问文件的方法
CN1534438A (zh) 具有可支持移动磁盘工作模式硬盘的计算机
CN1527201A (zh) 可执行预约工作项目的计算机系统及其方法
CN1268686A (zh) 使用闪存作开机环境设定的软硬件配置
CN1670695A (zh) 计算机快速开机方法及装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050323