CN1192242C - 测试集成电路的引线架结构 - Google Patents

测试集成电路的引线架结构 Download PDF

Info

Publication number
CN1192242C
CN1192242C CNB99814830XA CN99814830A CN1192242C CN 1192242 C CN1192242 C CN 1192242C CN B99814830X A CNB99814830X A CN B99814830XA CN 99814830 A CN99814830 A CN 99814830A CN 1192242 C CN1192242 C CN 1192242C
Authority
CN
China
Prior art keywords
test
lead frame
electronic device
band
socket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB99814830XA
Other languages
English (en)
Other versions
CN1331805A (zh
Inventor
杨绪恺
Original Assignee
KAITECH ENGINEERING Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KAITECH ENGINEERING Inc filed Critical KAITECH ENGINEERING Inc
Publication of CN1331805A publication Critical patent/CN1331805A/zh
Application granted granted Critical
Publication of CN1192242C publication Critical patent/CN1192242C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

一种测试组件(300)，含容附著于导线架(200)的多个电子设备(210、220)；电子设备(210、220)的导线(212、222)与导线架(200)齐平，以电气绝缘导线(212、222)；至少将一部分的导线架(200)安装进测试组件(300)中的插座(260、262)内。

Description

测试集成电路的引线架结构
发明领域
本发明涉及如集成电路元件的电子元件的测试技术。
发明背景
包括功能测试、烧入测试、及其它测试的各种测试可在如集成电路(IC)元件的电子元件上来实施；传统上，几种技术可用来测试IC元件；例如，一种测试涉及测试单体封装的单元(在组装期间已与其它单元分开的单元)；多重单体包装的单元(例如，八、十六或更多)可被并列安装在测试结构上进行测试；已以此方式测试的IC元件包括如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、电可擦除和可程序只读存储器(EEPROM)、及闪存储器的高密度存储器产品；然而，如此测试技术典型上要使用相当昂贵的操作机，且可并列测试的单元数目很有限；再者，因为个别插座要供予各单元，故把单体包装的单元安装在测试系统内可能使用相当大量的空间。
一种允许较大范围的并列测试的测试技术涉及把单体包装的单元安装至具有用来收纳单体单元的个别插座的负载板上；各负载板可包含相当大数目的单元，且几块负载板可被安装在用来测试的温度腔室内；然而，如此负载板传统上要使用相当昂贵的装载和卸载设备，且和负载板一起使用的测试设备可能需要相当大量的空间；再者，用来操作具有数百或甚至数千个单元的负载板的测试器会相当昂贵。
另一种测试技术包括测试仍附著于模子条带的封装的而非单体的元件；通过把机械探针接触至附著于条带的单元的导线来测试这些元件；然而，由于接触探针的使用，无法同时来测试大数目的元件；对于如具有短测试时间、不需要如那些与更复杂IC元件(例如DRAM、EEPROM等等)一起使用的复杂测试模型、以及不需要在用来以不同温度测试的温度腔室中测试的晶体管或二极管，如此技术典型上是方便的。
因此需要一种用于包括IC元件的电子元件的改良的测试方法和装置。
发明概述
一般地，根据实施例，测试装置包括其上附有各具一个或多个管脚的多个电子设备单元的导线架部分；导线架部分可被安装在具有电气耦合至电子设备单元的对应管脚的导体的插座中。
其它特征和实施例将从下面的说明和权利要求中变得明显。
附图说明
图1是如集成电路(IC)元件的电子元件的组装过程的一施例的流程图；
图2说明附著至在图1的过程的步骤中形成的多重封装单元的导线架；
图3A至3B说明图2的组装部分的放大视图；
图4说明根据实施例在图1的组装过程期间形成与测试系统一起使用的测试组件；及
图5说明可以把图4的测试组件安装在其中的测试系统。
详细说明
在下面描述中，许多细节被设定来提供本发明的了解；然而，本领域的技术人员可以理解，可以不使用这些细节来实施本发明，且可以对所述实施例进行多种改变或修正。
请参考图1，根据实施例的过程，其包括用来组装并测试可以为电可擦除和可程序只读存储器(EEPROM)或其它元件的集成电路(IC)元件单元的过程；在实施例中，在程序期间形成包括仍附于导线架(也称为一模子条带)的多个封装但非单体IC单元的测试组件；测试组件可包括附著于导线架或条带的整个或数个段的大数目的IC单元(例如数百或数千个)；在各条带部分中(可为整个条带或一条带段)的多重IC单元可被并列测试；包括一个或多个条带部分的测试组件可被操作为单一实体以减少操作成本；把许多IC单元附于条带或导线架部分并把该部分安装在测试组件中也可减少在测试组件中所需来容纳相当大数目的IC单元的底面积。
在一实施例中，导线架或条带可被切成数个段，将各段安装在测试组件上的对应插座中；在另一实施例中，条带不分离成段而是将整个条带安装在测试组件上的插座内；为此应用，整个导线架或条带或一段导线架或条带都可称为导线架部分或条带部分。
各插座包括适于电气耦合附着于条带或条带部分的单元的对应导线的电气导体或接点；测试组件可包括一个或更多插座，可被安装在其上的如多层印刷电路板(PCB)型式的支持结构；额外的被动和主动元件(例如电阻器、电容器、切换器、多工器、信号追踪器等等)也可被耦合在支持结构上以使测试信号能够路由到安装在支持结构上的插座中的IC单元；一个举例是负载板系包括有一个或更多插座和其它元件的PCB测试组件。
起初，各IC单元可包括与其它管芯一起形成在半导体晶片上的管芯；在组装过程期间，为了分离在晶片上的管芯，使用组装机器中的锯子把晶片切割(在102)成个别的管芯；其次，组装机器(在104)使用可包括例如电气传导环氧树脂的管芯黏著材料把分离的管芯黏附于导线架(或模子条带)；条带可具有附着于对应管芯的例如数百或甚至数千个位置；可对含有附著管芯的条带进行高温处理，以处理管芯黏著材料以形成强固的黏合。
其次，组装机器根据把引线附于在各管芯上的黏垫和在条带上的对应导线之间来把管芯绑线(在106)至条带上的导线；然后可实施一观察检查(在108)来确定在条带上的管芯附著和引线黏合的完整。
其次，一个或更多条带可被载入(在110)可为例如一塑胶注入模铸机的模铸机内；在模铸机中，塑胶模铸化合物可被注入模子以封装管芯和引线黏合；对含塑胶封装的单元的条带进行高温处理，以处理塑胶模铸化合物；此时，各单元的导线仍一体地附于导线架或条带材料；接著修整导线(在112)来去除耦合导线的导线架材料(如在图2中说明的)。
再请参考图2，一个条带或导线架200包括第一段202和第二段204；在第一段202中，IC单元210的导线或管脚212尚未被修整且如在第3A图中说明的，它们仍一体地附于导线架200；在第二段204中的IC单元220的导线或管脚222已被修整，也就是如在第3B图中说明的，IC单元的导线222已从导线架200分离；然而，在修整程序后，虽然其导线222已被分离，经包装单元220的本体仍附于导线架200；因此，经封装IC单元仍附于导线架200，但其个别导线或管脚被电气隔离，以允许对各IC单元220的分开的电气进行存取。
修整后，经封装IC单元仍保持相对于导线架200的相当良好的机械强度以允许包括IC单元和导线架的组件，从而易于操作收集成一实体；一旦条带部分被安装在插座中，保护IC单元的导线以抵抗机械损坏；结果，插座可被设计得相当结实使得它可被手动或自动操作为一个别单元；效果上，取代分开操作数十至数百个IC单元，本发明的实施例允许如此IC单元被操作成一整体；另外，可以不需要昂贵的操作设备。
再请参考图1，根据实施例，然后将各条带切成几个段(在116)来形成多重条带段，以各条带段包括多重经封装IC单元；条带段然后可被安装(在117)至在测试组件中的个别插座内；各段包括的IC单元的尺寸和数目依据所使用的插座的型式和技术；在替换实施例中，如果插座能够收纳整个条带，则不需要将条带分成段。
如在图4中再显示的，测试组件300(例如其可为负载板)包括条带段250、252分别被安装在其中的多重(两或更多)插座(图说的260、262)；插座260、262被附于可为例如PCB的支持结构270；在替换实施例中，整个条带(未被切成段)可被安装在支持结构270上的单一插座中。
边缘连接器272可被形成在支持结构270上以耦合至在测试系统中的通道；一个或更多测试组件(各包括支持结构270，一个或更多插座260、262，及具有多重封装而非单体的IC单元的条带或条带段)可被载入测试系统；在图4的图解实施例中，各插座260、262可具有一覆盖层(未显示)以保持定位条带段。
为了把各条带段250、252对齐至一插座260、262，一个或更多对齐或导引孔254可被包括在各条带段中；如此导引孔254典型上在用于机械对齐和其它目的的组装过程期间被形成；导引孔254可适入在各插座中的接纳管脚或杆体，使得在各插座中的导体或接点被适当与附于条带段的IC单元的对应导线或管脚对齐或电气连通。
在条带段250、252被安装在测试组件300中的插座260、262内后，一个或更多测试组件300可被载入(在118)如在图5中显示的测试器的测试器内；在测试操作后，识别功能性和非功能性IC单元，以标记非功能性单元(例如上墨)供稍后识别用；条带段从插座拆下或除去(在119)并馈回组装机器，以用于成形或成单(singulate)操作；在成形操作中，IC单元的导线或管脚被形成期望的形状，而在单一化操作中，IC单元从条带或条带段分离；其次，可使用例如光学扫瞄设备来检查(在122)成单的单元以检查标记、导线或管脚的形状、IC单元的导线或管脚的对齐等等；上墨单元可被光学扫瞄设备识别为有缺陷单元；功能性IC单元然后可以载入输送媒体(例如回带/卷轴、管条、或载盘)。
请参考图5，举例的测试系统400可包括具有用来收纳对应测试组件300的一个或更多部分或通道的温度腔室或其它盒体402；在测试期间，可以改变在温度腔室402中的温度；驱动器和多工器阵列406可被耦合在一IC测试器408和通道404之间；可包括测试模型产生器的IC测试器408适于产生被驱动器和多工器阵列406驱动的测试信号，并送至多重通道404中的一个通道；根据一些定址或识别设计，阵列406可路由送到通道的测试信号以存取耦合至该通道的测试组件300；根据一些实施例，在测试组件300中的各IC单元可被个别地选择或定址来测试；在测试组件300中的各插座可被测试器408以对被测试器电子读取的条码进行设计或使用识别器来对其进行识别。
测试系统400可为一个成本相当低的系统；因此如图所述，驱动器和多工器阵列406包括驱动器和多工器，以将IC测试器408产生的测试模型路由至适当的一个或更多测试组件300；在这种实施例中，可以不需要在一些高速测试器中更昂贵的电子器材(如专用的驱动器和测试模型产生器)；然而可以理解，更昂贵的测试器也可与根据本发明的实施例的测试组件一起使用。
在一种配置中，测试系统400可被耦合至中央控制器410(例如为计算机)；作为举例，中央控制器410可执行测试演绎法则和模型来控制送至在条带段中的IC单元的测试信号；再者，中央控制器410可控制在驱动器和多工器406中的信号线切换；中央控制器410也可被用来改变温度腔室402的温度。
可以在IC单元上实施的测试包括功能测试和DC测试；多个技术可被用来实施DC参数测试(例如待用电流测试、漏电流测试等等)以及用于短路或开路的测试；用参数量测单元的测试器来实施该技术；使用测试器，IC单元可被安装在测试组件300上；然而，在测试组件300中，数个IC单元的导线可共用于PCB或其它支持结构270上的信号线；因此，测得的短路或开路系用一群IC单元而非用一单一IC单元来识别。
在此第一技术中，隔离电阻器也可被耦合至在各插座上的适当管脚来防止IC单元的短路影响功能性测试其它单元的能力；如无耦合至插座的管脚的隔离电阻器，在单一IC单元中的短路可能防止其它IC单元从插座接收或驱动信号线；在一群中的IC单元的位置可被测试器识别并储存。
一旦已经实施DC测试，可在测试系统400中实施功能性测试；对于功能性测试，在插座中的各IC单元可被分开定址来写入和读取；在功能性测试组件中可以个别地、成群地、或一次将所有的测试模型写入或程序化入IC单元，且IC单元可个别地或成群地被读取；因为各单元可分开定址，且在插座上的每一管脚可被测试器检查故功能性测试(包括烧机测试)失败的各单元的位置可被测试器408识别；当功能性测试失败的有缺陷单元被识别时，其在条带段上的位置被储存在可稍后被存取来识别有缺陷单元的数据库中(如在中央控制器410中的储存媒体中)。
在测试完成后，把测试组件300从测试器盒体402下载的下载设备能够读取各插座的ID；基于在储存在例如中央控制器410中的数据库中收集的信息，发现在条带段上的有缺陷单元；有缺陷单元可被上墨或标记供稍后识别用。
在施行另一技术来实施DC测试的一替换实施例中，用来收纳条带或条带段的插座可被附于可被用来实施在各条带或条带段中的IC单元的包括用来测试短路或开路的DC测试的特别设计的测试组件(称为″DC测试组件″)；根据该实施例的如此DC测试组件，其可包括专用的线路和继电器来识别引起短路或其它故障的每个IC单元的各导线；由于可能需要的大数目的测试器通道，这对于功能性测试DC测试组件可能不实用；使用DC测试组件识别为具有短路(根据过电流的检测)或其它DC故障的IC单元然后可被打掉或从条带或条带段分开；因为在IC单元中的短路的可能性相当低，例如一个8管脚的IC单元会少于约0.1个百分点，除掉有缺陷单元的额外步骤并不会增加太多负担。
在该实施例中，已在DC测试组件中实施DC测试后，含有条带或条带段的一个或更多插座可从DC测试组件分离，并附于一功能性测试组件300(图4)；然后可实施功能性测试。
在一个示例实施例中，各条带可被分成各含有配置成例如一个5×4矩阵的矩阵的二十个IC单元的五个条带段；如果五个条带段被安装至在支持结构270上的五个收纳插座，则IC单元的一个5×20矩阵被设在测试组件300中；在实施例中，各IC单元可包括一串列EEPROM，虽然可了解的本发明不受此方面的限制；其它型式的IC单元可包括其它型式的EEPROM、闪存储器、DRAM、SRAM、微控制器、微处理器等等；另外，除了IC单元外，其它型式的电子元件也可根据本发明的进一步
实施例来测试。
根据使用传统并列测试技术来把如芯片选择、时钟、资料进出线等等的各种控制线解码，单元可被存取以进行个别地、成群地、或同时全部地写入，且单元可被存取以个别地或成群地读取；在条带部分中的IC单元的各导线可被电气耦合至在插座中的一对应管脚使得至少有和IC单元的导线一样多的插座管脚；插座管脚被耦合至在可为例如一PCB的支持结构270上的被路由至在支持结构270上形成的边缘连接器接点272的线迹；一些信号线可被数个插座管脚共用，使得边缘接点272的数目可少于插座管脚的数目。
本发明的实施例提供的优点可包括如下：因为由于大量并列测试的测试成本的缩减，功能性测试方法和装置有相当低的成本；另外，并列测试可被与多工器和驱动器阵列结合的一成本相当低的测试器来实施；再者，多温度测试可以以低成本形式来实施；包括IC单元被附于其上的条带或条带段的测试组件相当容易操作并具有优秀的导线整体性；再者，因为在组装过程期间来实施测试，故任何导线损坏可在导线形成和成单步骤(例如在图1中的120)来修补；因为测试组件远小于在其中个别插座被用于成单的单元的传统系统中使用的烧机式负载板，设备需要小的底面积；测试组件的尺寸可为在传统系统中使用的负载板的尺寸的约四分之一；此允许用于烧机测试的较小的温度腔室，使得需要被加热和冷却的质量较少，以提供较快的测试操作。
因为测试变成组装过程是部分而非一分开操作，故整个组装、测试、和检查周期时间可被缩减；在测试期间，使用本发明的实施例消除许多装载和卸载和操作步骤；另外，一旦附于导线架部分的IC单元根据实施例被插入插座内，保护抵抗由测试设备或误操作引起的损坏的IC单元的导线。
其它实施例系在下列申请专利范围的范畴内；例如，可被测试的其它IC单元包括DRAM、SDRAM、SRAM、微控制器、及其它集成电路元件；另外，除IC单元外的电子元件可使用根据进一步实施例的测试装置和方法来测试；另外，可以改变被附于在测试组件中的支持结构的插座的数目；如果例如整个条带而非条带段被使用，则可能只需要一个插座；为了测试甚至更多的电子元件，额外插座可被设在如PCB的支持结构上。
当本发明已相对于一有限数目的实施例来揭露时，那些熟知该技术者理解来自其中的许多修正和变化；意图到所附申请专利范围涵盖落入本发明的真实精神和范畴内的所有修正和变化。

Claims (20)

1.一种测试装置，包含有：
一导线架部分，其上连接每个具有一个或多个插脚的多个电子设备单元；及
一插座，可供该导线架部分安装于其中，该插座具有电气耦合至该等电子设备单元的对应插脚的导体；
一支撑结构，含有与该插座耦合且被安排来启动一组少于全部的这些电子设备单元的DC测试的传导性线路。
2.依据权利要求1的测试装置，进一步含有一个或多个额外插座和安装在该额外插座中的一个或多个额外导线架部分，各个额外导线架部分附接多个电子设备，传导性线路进一步耦合至一个或多个附加插座。
3.依据权利要求1的测试装置，其中该等电子设备之该等一个或多个插脚包括已从该导线架部分分离的导线。
4.依据权利要求1的测试装置，传导性线路被安排来启动一组电子设备单元的分开的DC测试。
5.依据权利要求1的测试装置，进一步包含多个隔离电阻器，该等电阻器电气地耦合至电子设备单元的插脚，使得即使一短路在一电子设备单元的插脚中之一上发生仍可进行功能测试。
6.一种组装和测试电子设备单元的方法，该方法包含：
把该等电子设备单元附着至一条带上；
把该条带的至少一部分安装在包括电气耦合至在该条带部分上的该等电子设备单元的多个导体的一测试插座中；
把测试信号提供至该测试插座来测试该等电子设备单元；及
基于该测试标记电子设备单元。
7.依据权利要求6的方法，进一步包含把该等电子设备单元封装在该条带上并把该等电子设备单元的导线从该条带分离。
8.依据权利要求6的方法，进一步包含把该条带分离成多个段并把该等条带段安装至对应的测试插座中。
9.依据权利要求6的方法，进一步包含：
判定任一个该等电子设备单元是否在一DC测试中失败；及
从该条带除去一个或多个故障的电子设备单元。
10.依据权利要求6的方法，进一步包含：
把该条带的至少一部分耦合在一DC测试组件中来识别一个或多个电子设备单元的导线的短路；及
从该条带之该部分除去具有短路的导线的电子设备单元。
11.依据权利要求10的方法，进一步包含把该测试插座安装在一DC测试组件中。
12.依据权利要求11的方法，进一步包含从该DC测试组件除去该测试插座并把该测试插座安装在一功能测试组件中来接收该等测试信号。
13.一种测试组件，用来测试电子设备，该组件包含：
多个插座；
安装在对应插座中的多个导线架部分，各导线架部分被附接多个电子设备，且各电子设备具有与该导线架部分分离的至少一插脚，导线架部分从单个导线架中切割开。
14.依据权利要求13的测试组件，进一步包含供该等插座被安装在其上的一支持结构，及形成在该支持结构上来接收测试信号的多个电气接点。
15.依据权利要求14的测试组件，其中该支持结构包括一印刷电路板。
16.依据权利要求13的测试组件，其中该等电子设备被配置在各导线架部分中成一矩阵。
17.一种形成一测试组件的方法，该组件含容多个电子设备，该方法包含：
把该等电子设备以二维矩阵形式附着至一导线架；
在把这些电子设备附着至导线架之后，用模铸化合物封装在二维矩阵中的这些电子设备；
从该导线架把该等封装的电子设备的导线切齐以电气隔离该等导线；及
把该导线架至少一部分安装至在该测试组件中的一插座内。
18.依据权利要求17的方法，进一步包含把该插座附着至一支持结构并在该支持结构中形成电气接点来接收测试信号。
19.一种测试器，用来测试电子设备，该测试器包含有：
测试组件；
收纳该等测试组件的端口；及
一多工器和驱动器阵列，供选择一个或多个该等端口以接收测试信号，
各测试组件包括有一插座及安装在该插座中并附接多个电子设备的一条带部分并安排成启动DC测试。
20.依据权利要求19的测试系统，进一步包含一测试模型产生器来把测试信号提供至该多工器和驱动器阵列。
CNB99814830XA 1998-12-21 1999-10-21 测试集成电路的引线架结构 Expired - Fee Related CN1192242C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/217,388 US6392427B1 (en) 1998-12-21 1998-12-21 Testing electronic devices
US09/217,388 1998-12-21

Publications (2)

Publication Number Publication Date
CN1331805A CN1331805A (zh) 2002-01-16
CN1192242C true CN1192242C (zh) 2005-03-09

Family

ID=22810861

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB99814830XA Expired - Fee Related CN1192242C (zh) 1998-12-21 1999-10-21 测试集成电路的引线架结构

Country Status (4)

Country Link
US (1) US6392427B1 (zh)
CN (1) CN1192242C (zh)
TW (1) TW451067B (zh)
WO (1) WO2000037950A1 (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6584553B2 (en) * 2000-07-31 2003-06-24 Exatron, Inc. Method and system for sequentially programming memory-containing integrated circuits
US7280090B2 (en) 2000-12-22 2007-10-09 Electronics For Imaging, Inc. Methods and apparatus for repairing inoperative pixels in a display
US6901984B1 (en) 2001-02-27 2005-06-07 Cypress Semiconductor Corporation Method and system for controlling the processing of an integrated circuit chip assembly line using a central computer system and a common communication protocol
US7031791B1 (en) * 2001-02-27 2006-04-18 Cypress Semiconductor Corp. Method and system for a reject management protocol within a back-end integrated circuit manufacturing process
US7111211B1 (en) * 2003-05-12 2006-09-19 Kingston Technology Corp. Efficient air-flow loop through dual burn-in chambers with removable pattern-generator boards for memory-module environmental testing
US6973402B1 (en) * 2004-06-16 2005-12-06 Progenic Technology Co., Ltd. System for testing integrated circuits
US7371459B2 (en) 2004-09-03 2008-05-13 Tyco Electronics Corporation Electrical devices having an oxygen barrier coating
US8118214B2 (en) * 2006-03-24 2012-02-21 Atmel Corporation Method and system for generating electronic keys
US7656173B1 (en) * 2006-04-27 2010-02-02 Utac Thai Limited Strip socket having a recessed portions in the base to accept bottom surface of packaged semiconductor devices mounted on a leadframe for testing and burn-in
US8461694B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8492906B2 (en) * 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8460970B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8310060B1 (en) * 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8487451B2 (en) * 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US8125077B2 (en) * 2006-09-26 2012-02-28 Utac Thai Limited Package with heat transfer
US8013437B1 (en) 2006-09-26 2011-09-06 Utac Thai Limited Package with heat transfer
US9711343B1 (en) 2006-12-14 2017-07-18 Utac Thai Limited Molded leadframe substrate semiconductor package
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US20080265248A1 (en) * 2007-04-27 2008-10-30 Microchip Technology Incorporated Leadframe Configuration to Enable Strip Testing of SOT-23 Packages and the Like
US8384410B1 (en) 2007-08-24 2013-02-26 Advantest (Singapore) Pte Ltd Parallel test circuit with active devices
US7827452B2 (en) * 2007-08-24 2010-11-02 Verigy (Singapore) Pte. Ltd. Error catch RAM support using fan-out/fan-in matrix
US7790512B1 (en) 2007-11-06 2010-09-07 Utac Thai Limited Molded leadframe substrate semiconductor package
US8242796B2 (en) * 2008-02-21 2012-08-14 Advantest (Singapore) Pte Ltd Transmit/receive unit, and methods and apparatus for transmitting signals between transmit/receive units
US7928755B2 (en) 2008-02-21 2011-04-19 Verigy (Singapore) Pte. Ltd. Methods and apparatus that selectively use or bypass a remote pin electronics block to test at least one device under test
US8063470B1 (en) * 2008-05-22 2011-11-22 Utac Thai Limited Method and apparatus for no lead semiconductor package
US9947605B2 (en) * 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
US8334764B1 (en) 2008-12-17 2012-12-18 Utac Thai Limited Method and apparatus to prevent double semiconductor units in test socket
US8367476B2 (en) * 2009-03-12 2013-02-05 Utac Thai Limited Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
US9449900B2 (en) * 2009-07-23 2016-09-20 UTAC Headquarters Pte. Ltd. Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow
TWI398646B (zh) * 2009-08-14 2013-06-11 Inventec Appliances Corp 測試驗證之方法
US9355940B1 (en) 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US8368189B2 (en) * 2009-12-04 2013-02-05 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US8575732B2 (en) 2010-03-11 2013-11-05 Utac Thai Limited Leadframe based multi terminal IC package
US8871571B2 (en) 2010-04-02 2014-10-28 Utac Thai Limited Apparatus for and methods of attaching heat slugs to package tops
US9029198B2 (en) 2012-05-10 2015-05-12 Utac Thai Limited Methods of manufacturing semiconductor devices including terminals with internal routing interconnections
US9449905B2 (en) 2012-05-10 2016-09-20 Utac Thai Limited Plated terminals with routing interconnections semiconductor device
US9397031B2 (en) 2012-06-11 2016-07-19 Utac Thai Limited Post-mold for semiconductor package having exposed traces
US10242934B1 (en) 2014-05-07 2019-03-26 Utac Headquarters Pte Ltd. Semiconductor package with full plating on contact side surfaces and methods thereof
US9658286B2 (en) * 2014-12-18 2017-05-23 Freescale Semiconductor, Inc. Sequential access assembly strip test adapter
US10269686B1 (en) 2015-05-27 2019-04-23 UTAC Headquarters PTE, LTD. Method of improving adhesion between molding compounds and an apparatus thereof
US9805955B1 (en) 2015-11-10 2017-10-31 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple molding routing layers and a method of manufacturing the same
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
CN109964277B (zh) * 2016-10-20 2023-08-11 德州仪器公司 用于检测及移除有缺陷集成电路封装的方法及设备
KR102473662B1 (ko) * 2017-10-18 2022-12-02 삼성전자주식회사 반도체 소자의 제조 방법
KR20200071357A (ko) * 2018-12-11 2020-06-19 (주)테크윙 전자부품 테스트용 핸들러
CN112415358A (zh) * 2019-08-22 2021-02-26 上海为彪汽配制造有限公司 一种故障追溯方法、存储介质、电子设备及系统
WO2022101870A1 (en) * 2020-11-13 2022-05-19 Eda Industries S.P.A Manufacturing method of semiconductor electronic devices based on operations on a lead-frame

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT949829B (it) 1972-03-03 1973-06-11 Honeywell Inf Systems Dispositivo per la prova dei circuiti stampati
US4045735A (en) * 1976-02-17 1977-08-30 E-H Research Laboratories, Inc. Apparatus for testing electronic devices having a high density array of pin leads
US4145620A (en) 1977-10-05 1979-03-20 Serel Corporation Modular dynamic burn-in apparatus
FR2509563A1 (fr) 1981-07-10 1983-01-14 Thomson Csf Dispositif support de circuits integres utilise dans un systeme de selection de circuits integres a haute fiabilite
US4488354A (en) 1981-11-16 1984-12-18 Ncr Corporation Method for simulating and testing an integrated circuit chip
GB2189947A (en) 1986-04-25 1987-11-04 Reliability Inc Burn-in apparatus employing socket isolation
US4900948A (en) 1988-03-16 1990-02-13 Micro Control Company Apparatus providing signals for burn-in of integrated circuits
JP2746763B2 (ja) 1991-02-18 1998-05-06 シャープ株式会社 バーンイン装置およびこれを用いるバーンイン方法
US5075962A (en) * 1991-03-05 1991-12-31 Cypress Semiconductor Corporation Method for forming leads
US5495179A (en) 1991-06-04 1996-02-27 Micron Technology, Inc. Carrier having interchangeable substrate used for testing of semiconductor dies
US5578934A (en) 1991-06-04 1996-11-26 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US5221812A (en) * 1991-06-28 1993-06-22 Vlsi Technology, Inc. System for protecting leads to a semiconductor chip package during testing, burn-in and handling
US5175491A (en) 1991-09-18 1992-12-29 Sgs-Thomson Microelectronics, Inc. Integrated circuit testing fixture
US5180974A (en) 1992-05-26 1993-01-19 Micron Technology, Inc. Semiconductor testing and shipping system
US5483174A (en) 1992-06-10 1996-01-09 Micron Technology, Inc. Temporary connection of semiconductor die using optical alignment techniques
KR960011265B1 (ko) 1993-06-25 1996-08-21 삼성전자 주식회사 노운 굳 다이 어레이용 테스트 소켓
JP3183591B2 (ja) 1993-07-02 2001-07-09 三菱電機株式会社 半導体デバイスのテストシステム、半導体デバイスのテスト方法、半導体デバイス挿抜ステーション及びテスト用チャンバ
KR960008514B1 (ko) 1993-07-23 1996-06-26 삼성전자 주식회사 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법
JP3135032B2 (ja) 1995-04-07 2001-02-13 株式会社アドバンテスト Ｉｃテスタハンドラ用のｉｃデバイスインターフェース部ユニット構造
US5696033A (en) * 1995-08-16 1997-12-09 Micron Technology, Inc. Method for packaging a semiconductor die
KR0175268B1 (ko) 1996-05-10 1999-04-01 김광호 수평 하향식 접속 방식의 베어 칩 테스트 장치

Also Published As

Publication number Publication date
TW451067B (en) 2001-08-21
WO2000037950A1 (en) 2000-06-29
CN1331805A (zh) 2002-01-16
US6392427B1 (en) 2002-05-21

Similar Documents

Publication Publication Date Title
CN1192242C (zh) 测试集成电路的引线架结构
CA2455818C (en) Testing vias and contacts in integrated circuit fabrication
US7449350B2 (en) Structure and method for parallel testing of dies on a semiconductor wafer
US4799009A (en) Semiconductor testing device
US4417204A (en) Printed circuit board tester and adapter with memory
US7778057B2 (en) PCB circuit modification from multiple to individual chip enable signals
US6822469B1 (en) Method for testing multiple semiconductor wafers
CN1314976C (zh) 待测器件和测试头之间的通用测试接口
US7292487B1 (en) Independent polling for multi-page programming
EP0088591A2 (en) On board memory for multi component manufacturing products
US6545497B2 (en) Method and apparatus of testing memory device power and ground pins in an array assembly platform
US7709278B2 (en) Method of making PCB circuit modification from multiple to individual chip enable signals
KR102058906B1 (ko) 와이어하네스 통전검사용 통합지그
DE4433906A1 (de) Testgerät für integrierte Halbleiterschaltungen
US5623202A (en) Testing multiple IC in parallel by a single IC tester
CN105510803A (zh) 集成电路测试装置和方法
US6778933B2 (en) Processing semiconductor devices having some defective input-output pins
DE19510276C2 (de) Verfahren zur Handhabung von elektronischen Bauelementen
US5440230A (en) Combinatorial signature for component identification
JPS6333301B2 (zh)
JPH09266400A (ja) Ｉｃ挿入抜取装置
JPS6158966B2 (zh)
KR200166710Y1 (ko) Cob 형 반도체 칩의 번-인 보드
JP2765467B2 (ja) 半導体集積回路装置
KR100343445B1 (ko) 핸들러 장비의 정보입력장치

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: YANG XUKAI

Free format text: FORMER OWNER: HYTORC ENGINEERING COMPANY

Effective date: 20080627

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20080627

Address after: American California

Patentee after: Yang Xukai

Address before: American California

Patentee before: Kaitech Engineering, Inc.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050309

Termination date: 20111021