CN1190829C - 利用原子层沉积法形成氮化硅间隙壁的方法 - Google Patents
利用原子层沉积法形成氮化硅间隙壁的方法 Download PDFInfo
- Publication number
- CN1190829C CN1190829C CNB011438428A CN01143842A CN1190829C CN 1190829 C CN1190829 C CN 1190829C CN B011438428 A CNB011438428 A CN B011438428A CN 01143842 A CN01143842 A CN 01143842A CN 1190829 C CN1190829 C CN 1190829C
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon nitride
- gas
- ground
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
本发明提供一种形成氮化硅间隙壁的方法，特别是有关于以原子层沉积法形成氮化硅间隙壁的沉积法。原子层沉积法的操作步骤是采用一种过量的第一种气体当作反应气体，使生成一第一种气体反应后的单层固态生成物成长在元件上，当第一种化学反应完成后，该第一种气体便被抽走。接着，第二种气体开始释放出来，经过化学反应，再形成第二种单一固态生成物沉积在第一种单一层固态生成物的上面。这样，可使一第一种单一层固态生成物与第二种单一层固态生成物逐一沉积在元件上。在0.13μm或是0.18μm世代，由于元件尺寸相对地缩小，所沉积的厚度也相对地较薄，因此，原子层沉积法恰好适时地达到这个要求，因此是一合适且符合时代需求的沉积氮化硅间隙壁的方法。
Description
技术领域
本发明有关半导体元件工艺中形成氮化硅间隙壁的方法，特别是一种利用原子层沉积法以形成氮化硅间隙壁的方法。
背景技术
在过去超大型集成电路(VLSI)制作技术中，氮化硅(Si3N4)是集成电路(IC)制作中经常使用的介电材料，它通常是当成蚀刻氧化硅(SiO2)的罩幕，由于不易被氧所渗透，氮化硅也可防止主动区域被氧化。
传统低压化学气相沉积法(LPCVD，low pressure chemical vapor deposition)形成氮化硅的过程如图1A至图1D所示。
图1A中，首先提供一金氧半导体(MOS，metal oxide semiconductor)结构，包括一p型底材201、一闸极结构包含一多晶硅层203及二氧化硅闸介电层205、一场氧化层(FOX，field oxide layer)209及一p+型通道阻绝层(channel stoplayer)211在场氧化层209下面，当上述各层逐一在元件的表面形成后。接着，用闸极为罩幕，一溴(Br-)离子的轻掺杂汲极(LDD，lightly doped drain)213植入到闸极与场氧化层209以外的区域。
图1B中，元件送进炉管中进行低压化学气相沉积法以沉积氮化硅层，氮化硅层的沉积是以通入硅甲烷(SiH4)或二氯硅甲烷(SiH2Cl2)217，另一种气体为含氮类气体，例如氨气(NH3)219，通常其工作温度为摄氏700到800度之间来进行沉积。
在低压化学气相沉积法以沉积氮化硅的过程中，如图2所示，有两种气体参与该反应，第一种气体为硅烷类物质，例如硅甲烷或二氯硅甲烷217，另一种气体为含氮类气体，例如氨气219。低压化学气相沉积法的标准步骤是，应用二氯硅甲烷或硅甲烷217与氨气219作为反应气体。
图1C中，当反应开始，一理想混合比的固相沉积薄膜223便会沉积在元件上面，一层氮化硅层223通过硅甲烷或二氯硅甲烷217及氨气219的化学反应以低压化学气相沉积法全面地沉积一层氮化硅在元件上面。
图1D中，部份蚀刻及移除氮化硅层223，以形成氮化硅间隙壁223A于闸极附近。
在低压化学气相沉积法的沉积过程中，由于元件线路配置有疏密分布不同，如图3所示。线路分配有较疏区301及较密区303同时存在元件线路上，通常存储阵列(memory array)线路在较疏区301，周边(peripheral)线路则在较密区303，当低压化学气相沉积法开始执行时，通入的反应气体(包含二氯硅甲烷与氨气或硅甲烷与氨气)会流过元件上，反应气体在较密区301及较疏区303的沉积厚度会因为扩散效应(diffusion loading effect)而获得不同的沉积薄膜厚度。一般而言，在一定供应量(supply gas)的气体下，沉积的氮化硅薄层，在较密区303会比在较疏区301来得薄。侧壁区域(sidewall area)沉积厚度会较其他区域来得薄，这种效应会造成沉积氮化硅的不均匀分布，并在后续制作步骤中造成不良的影响。
低压化学气相沉积法的另一缺点是其伴随的化学反应高温热力过程会迫使溴离子渗透(penetrate)到闸极氧化层的更深处，造成闸极氧化层的漏电流产生。
此外，低压化学气相沉积法另一个缺点是接合的问题，因为金属含氮物，可能由于不成熟的沉积，而降低反应物与薄膜的的接合及元件上沉积厚度维持一理想混合比的困难度与均匀度，并造成沉积的失败。另一个低压化学气相沉积法过程中常见的缺陷是龟裂现象，通常此一现象在氮化硅沉积过程中，沉积的氮化硅层厚度过厚时，会导致氮化硅结构的应力不平衡而发生，并导致龟裂线象，因此，需要一新颖的方法来防止上述现象发生。
发明内容
本发明的一目的是提供一种利用原子层沉积法以形成氮化硅间隙壁的方法，以排除传统的低压化学气相沉积法中氮化硅薄壁不均匀覆盖、氮化硅龟裂与漏电流发生等问题；并且所沉积的氮化硅间隙壁没有龟裂与漏电流产生的问题。
为实现上述目的，根据本发明一方面的形成间隙壁的方法，其特点是包含：提供一底材，该底材上形成有一闸极；借助原子层沉积法以形成一共形的一氮化硅层在该底材上；及蚀刻该氮化硅层以形成一间隙壁在该闸极侧壁上。
根据本发明另一方面的形成氮化硅间隙壁的方法，其特点是包含：提供一底材，该底材上形成有一闸极；通入包含硅烷类的气体到该底材的一表面；形成一硅单层在该底材的该表面；通入包含一氮气的气体到该硅单层的一表面；形成一氮单层在该硅单层的该表面；借助反应该硅单层及该氮单层形成一共形氮化硅层在该底材上；及蚀刻该氮化硅层以形成一间隙壁在该闸极侧壁上。
根据本发明又一方面的形成氮化硅间隙壁的方法，其特点是包含：提供一底材，该底材上形成有一闸极；通入包含一硅烷类的气体到该底材的一表面；形成一硅单层在该底材的该表面；通入包含一氮气的气体到该硅单层的一表面；形成一氮单层在该硅单层的该表面；重复包含该硅烷类的气体的步骤及形成该氮单层；借助反应该硅单层及该氮单层以形成一共形氮化硅层在该底材上；及蚀刻该氮化硅层以形成一间隙壁在该闸极侧壁上。
本发明中，原子层沉积法被应用到氮化硅间隙壁的沉积。首先，提供一第一种过量气体(excess gas)A(g)，例如，硅甲烷(SiH4)气体，进入到底材的上面，并且产生化学反应，生出一单层的第一种固相层A(s)，此一单层的第一种固相层可以是硅(Si)，成长在元件上面。第一种反应结束后，第一种过量气体A(g)将被抽走，接着，再提供第二种过量气体B(g)，例如氮化物(nitride)气体，进入到单层(mono layer)的第一种固相层(solid phase)的上面，并且产生化学反应，生出一单层的第二种固相层B(s)在单层的第一固相层A(s)的上面，此一单层的第二种固相层可以是氮化物，成长在元件上面。第二种反应结束后，第二种过量气体B(g)将被抽走。接着，重复上述步骤，会因此得到第一层A(s)、B(s)、第二层A(s)及B(s)依此类推的固相生成物。在本发明中，以沉积又一层单层氮依此类推逐一的沉积上去，这种沉积是逐步地(sequentially)由一种气体产生一单层沉积，另一种气体产生另一单层沉积。而表面的化学反应会自动结束，再多的过量气体对于固体沉积物的结合并无太多的帮助。由于此一沉积特性，使得原子层沉积法所沉积的表面不会如传统式低压化学气相沉积法所产生的不均匀分布。
附图说明
图1A至图1D显示采用传统的低压化学气相沉积法形成氮化硅间隙壁的形成过程；
图2是显示传统的低压化学气相沉积法工艺过程中以两种反应气体通过化学反应产生氮化硅层的示意图；
图3是显示线路配置中反应气体通过较疏区与较密区的示意图；
图4显示元件组合的示意图；
图5A至图5C是显示本发明利用原子层沉积法沉积氮化硅层的示意图；及
图6是显示本发明中原子层沉积法逐一形成固相单层表面的示意图。
具体实施方式
本发明的一些实施例将详细描述如下。然而，除了详细描述外，本发明还可以广泛地在其他的实施例施行，且本发明的范围不受其限定，而以权利要求书所限定的专利范围为准。
另外，半导体元件的不同部份并没有依照尺寸绘图。某些尺度与其他相关尺度相比已经被夸张，以提供更清楚的描述和对本发明的理解。
虽然在这里所示的实施例是以具有宽度与深度在不同段的二维中显示，应该很清楚地了解到所显示的区域只是晶片的三维晶胞(cell)的一部份，其中晶片可能包含许多在三维空间中排列的晶胞。相对地，在制造实际的元件时，图示的区域具有三维的长度、宽度与高度。
原子层沉积法是一广泛的技术，与一般低压化学气相沉积法技术(LPCVD)是不尽相同的，它是一系列的改变先驱物(precursors)与夹杂着反应气体与清洗气体的过程，原子层沉积法的先驱物必须有一自我限制效应(self-limiting effect)使得先驱物仅在吸附的底材上，形成单一层(mono-layer)。由于此一自我限制效应，在每一个沉积步骤仅有单层或副单一层(sub-monolayer)的沉积，过量的先驱物(反应气体)并不会继续再沉积于成长面上。反之，在低压化学气相沉积法过程中，先驱物与反应物是同时抵达底材表面，且是一连续的底材表面先驱物的化学反应以促成薄膜成长的。
原子层沉积法通常在摄氏300度下操作，所以在制作过程中，能比低压化学气相沉积法(工作温度大约在摄氏700度到800度之间)更有效地减少热聚集量(thermal budget)。
原子层沉积法的操作步骤是采用一种过量的第一种气体当作反应气体，并生成一第一种气体反应后的单层固态(mono layer solid phase)生成物以成长在元件上，当第一种化学反应完成后，该第一种气体便被抽走。接着，第二种气体开始释放出来，经过化学反应，并形成第二种单层固态生成物成长在第一种单层固态生成物的上面。这样，一第一种单层固态生成物与第二种单层固态生成物便可以逐一沉积在元件上。
原子层沉积法具有以下一些优点，例如能准确控制介面的突然变化，薄膜厚度的准确控制与完美的平坦度等等。在0.35μm或0.5μm尺寸的超大型集成电路时代，原子层沉积法确实是一花费时间较长的沉积形成步骤。因为对于一理想的一沉积氮化硅薄层而言，原子层沉积需要半小时或一小时的时间来完成沉积动作。但是，在0.18μm或0.13μm世代，由于元件尺寸相对地缩小，所沉积的厚度也相对地较薄，因此，原子层沉积的时间也相对地缩小，因此可以说原子层沉积法恰好适时地达到这个要求。
如在图4中所示，首先提供一金氧半导体结构，该结构有一p型底材401、一闸极结构至少包含一多晶硅403与一二氧化硅闸介电层405、一场氧化层(filedoxide layer)409及一p+型通道阻绝层(channel stop layer)411在场氧化层409的下面。接着，以闸极为罩幕进行轻掺杂汲极(LDD)以植入溴离子413，该区域是除了闸极与场氧化层以外的部份区域。
接着，元件被送入炉管中进行原子层沉积以形成氮化硅层，氮化硅层的形成是以低温(相对于低压化学气相沉积法)大约为摄氏300度至350度之间来进行处理，如此可以大幅减少其热聚集量。
在原子层沉积过程中，如图5A，化学反应步骤如下：第一种过量气体如硅烷类物质，例如硅甲烷(Silane，SiH4)或二氯硅甲烷(SiH2Cl2)501由反应气阀中释放出来。接着，第一种化学反应发生并产生一单层(mono-layer)的单层硅(monolayer silicon)502在元件上。接着，在第一反应完成后，该第一过量气体501的形成已经不会有再多的贡献，接着，停止第一过量气体501的供应。接着，如图5B所示，提供第二种过量气体，例如含氮气体，例如氨气(NH3)503被释放出来，接着，第二化学反应发生，并产生一第二单层的固态氮504在该第一单层固态硅502上面。因此，一层氮化硅层523包含一单层的第一单层固态硅502及第二单层的固态氮化物504便可以沉积在元件上。
如图6所示，为原子层沉积过程中，含氮化合物504与含硅化合物502逐一沉积在元件上。沉积过程中，一但固态生成物形成后，再多的过量气体对于固态生成物的形成并不会有再多的贡献。
再回到图5C中，上述的氮单层与硅单层再经过一热回火过程而形成氮化硅层523(包含一含氮化合物502及含硅化合物504)在元件上，接着，经过部份蚀刻与移除而形成氮化硅间隙壁523A。
原子层沉积氮化硅的过程结果，具有完美的阶梯覆盖能力，且由于它能一层单层、一层单层地覆盖上去，因此，不会如传统式低压化学气相沉积法在线路较密区及较疏区造成不均匀的覆盖表面。
以上所述仅为本发明的较佳实施例，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或等效替换，均应包含在权利要求书所限定的申请专利范围内。
Claims (10)
1.一种形成间隙壁的方法，其特征在于包含：
提供一底材，该底材上形成有一闸极；
借助原子层沉积法以形成一共形的一氮化硅层在该底材上；及
蚀刻该氮化硅层以形成一间隙壁在该闸极侧壁上。
2.如权利要求1所述的方法，其特征在于，所述原子层沉积法是以下列步骤进行：
通入一含硅烷类的气体到该底材的一表面，该含硅烷类的气体与该底材的该表面反应，形成一硅单层在该底材的该表面；以及
通入一含氮气体到该硅单层的一表面，与该硅单层的该表面反应，形成一氮单层在该硅单层的该表面。
3.如权利要求2所述的方法，其特征在于，还包含重复：通入包含该硅烷类的气体的步骤、形成该氮单层的步骤以及形成该共形氮化硅层的步骤。
4.如权利要求3所述的方法，其特征在于，借助该硅单层与该氮单层反应以形成一共形氮化硅层。
5.一种形成氮化硅间隙壁的方法，其特征在于包含：
提供一底材，该底材上形成有一闸极；
通入包含硅烷类的气体到该底材的一表面；
形成一硅单层在该底材的该表面；
通入包含一氮气的气体到该硅单层的一表面；
形成一氮单层在该硅单层的该表面；
借助反应该硅单层及该氮单层形成一共形氮化硅层在该底材上；及
蚀刻该氮化硅层以形成一间隙壁在该闸极侧壁上。
6.如权利要求5所述的方法，其特征在于，还包含重复：通入包含该硅烷类的气体的步骤、该形成该氮单层的步骤以及形成该共形氮化硅层的步骤。
7.一种形成氮化硅间隙壁的方法，其特征在于包含：
提供一底材，该底材上形成有一闸极；
通入包含一硅烷类的气体到该底材的一表面；
形成一硅单层在该底材的该表面；
通入包含一氮气的气体到该硅单层的一表面；
形成一氮单层在该硅单层的该表面；
重复包含该硅烷类的气体的步骤及形成该氮单层；
借助反应该硅单层及该氮单层以形成一共形氮化硅层在该底材上；及
蚀刻该氮化硅层以形成一间隙壁在该闸极侧壁上。
8.如权利要求7所述的方法，其特征在于，所述包含该氮气的气体包含氨。
9.如权利要求7所述的方法，其特征在于，所述包含该硅烷类的气体包含硅甲烷。
10.如权利要求7所述的方法，其特征在于，所述包含该硅烷类的气体包含二氯硅甲烷。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011438428A CN1190829C (zh) | 2001-12-11 | 2001-12-11 | 利用原子层沉积法形成氮化硅间隙壁的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011438428A CN1190829C (zh) | 2001-12-11 | 2001-12-11 | 利用原子层沉积法形成氮化硅间隙壁的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1426096A CN1426096A (zh) | 2003-06-25 |
| CN1190829C true CN1190829C (zh) | 2005-02-23 |
Family
ID=4677255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011438428A Expired - Lifetime CN1190829C (zh) | 2001-12-11 | 2001-12-11 | 利用原子层沉积法形成氮化硅间隙壁的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1190829C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376879B (zh) * | 2010-08-10 | 2013-10-09 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器的形成方法 |
| US9064891B2 (en) * | 2013-07-16 | 2015-06-23 | Globalfoundries Inc. | Gate encapsulation achieved by single-step deposition |
-
2001
- 2001-12-11 CN CNB011438428A patent/CN1190829C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1426096A (zh) | 2003-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102068636B1 (ko) | 개선된 인트렌치 프로파일 | |
| US7470632B2 (en) | Method of depositing a silicon dioxide comprising layer doped with at least one of P, B and Ge | |
| US7067871B2 (en) | Stacked gate semiconductor memory | |
| JP2706469B2 (ja) | 半導体装置の製造方法 | |
| TW201945582A (zh) | 使用矽氫鹵化物前驅物沉積SiN的方法 | |
| US20130260564A1 (en) | Insensitive dry removal process for semiconductor integration | |
| US20050282350A1 (en) | Atomic layer deposition for filling a gap between devices | |
| US10319733B2 (en) | Oxide formation in a plasma process | |
| US8609487B2 (en) | Method of manufacturing semiconductor device | |
| US6949447B2 (en) | Method for fabricating isolation layer in semiconductor device | |
| KR20170023727A (ko) | SiN 박막들의 형성 | |
| CN101908509A (zh) | 制造非易失性存储器件的方法 | |
| EP1152460A2 (en) | Method of etching a contact by RIE using a low temperature carbon rich oxy-nitride layer for improving etching selectivity | |
| US6727142B1 (en) | Orientation independent oxidation of nitrided silicon | |
| CN1190829C (zh) | 利用原子层沉积法形成氮化硅间隙壁的方法 | |
| CN101364538B (zh) | 栅层形成方法 | |
| US20050287740A1 (en) | System and method of forming a split-gate flash memory cell | |
| JP2006253627A (ja) | フラッシュメモリ素子の製造方法 | |
| US8822349B1 (en) | Oxide formation in a plasma process | |
| CN1856870A (zh) | 使用高密度等离子体化学气相沉积填充缝隙的方法和沉积材料的方法 | |
| TW200407974A (en) | Ono interpoly dielectric for flash memory cells and method for fabricating the same using a single wafer low temperature deposition process | |
| EP0467190A2 (en) | Process for depositing highly doped polysilicon layer on stepped surface of semiconductor wafer resulting in enhanced step coverage | |
| TW521381B (en) | Method for forming nitride spacer by using atomic layer deposition | |
| TW202249067A (zh) | 用於形成包含釩及氮的層之方法及系統 | |
| KR20150122433A (ko) | 고압 원자층 증착 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20050223 |