CN102376879B

CN102376879B - 相变存储器的形成方法

Info

Publication number: CN102376879B
Application number: CN 201010253558
Authority: CN
Inventors: 涂火金; 沈忆华; 三重野文健
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-08-10
Filing date: 2010-08-10
Publication date: 2013-10-09
Anticipated expiration: 2030-08-10
Also published as: CN102376879A

Abstract

一种相变存储器的形成方法，包括：提供基底，所述基底上形成有介质层，所述介质层中形成有开口，所述开口底部形成有底电极；使用原子层沉积方法，在所述介质层和底电极表面形成氮化硅层；刻蚀所述氮化硅层，在所述开口的侧壁上形成侧墙。本发明提高了侧墙形成过程中的台阶覆盖率，避免了底电极在刻蚀形成侧墙的过程中受到损伤。

Description

相变存储器的形成方法

技术领域

本发明涉及半导体制造领域，特别涉及一种相变存储器的形成方法。

背景技术

闪速存储器(flash memory)是当前非易失性存储器(non-volatile memory)的主流产品，但是目前对存储器的容量需求越来越大，闪速存储器由于在32nm以下的尺寸时存在诸多问题，因此其集成度无法满足容量的需求。

相变存储器(PCRAM，Phase Change Random Access Memory)是一种新型的非易失性存储器，其主要原理是通过对相变材料施加电流，使其在非晶状态与结晶状态之间进行转换，由于相变材料在上述两种状态时的电阻不同，从而实现了存储状态“0”和“1”的改变。典型的电流相变存储器中使用的相变材料一般是硫族化合物，如锗-锑-碲合金(GeSbTe，简写为GST)，由于GST在非晶和结晶状态的电阻率相差加大，约相差三个数量级，使得较容易识别和确定当前存储器的状态，即容易区别状态“0”和“1”。

图1至图5示出了现有技术的一种PCRAM的形成方法。

参考图1，提供基底100，所述基底100上形成有介质层101，介质层101中形成有开口110。

参考图2，在所述开口110中填充电极材料，形成底电极102，所述底电极102填充了所述开口110的一部分，并未填满，其材料一般为多晶硅。

参考图3，在所述底电极102上方、开口110的侧壁上形成侧墙103，所述侧墙103的材料一般为氮化硅。

参考图4，在所述开口中填满相变材料并进行平坦化，使得填充的相变材料的表面与所述介质层101的表面齐平，形成相变材料层104，所述相变材料层104一般为GST。另外，在后续的过程中，还需在所述相变材料层104上方形成顶电极。在所述基底100中形成有与所述底电极102电连接的互连结构，在实际应用中，通过所述底电极102对所述相变材料层104施加电流以改变其结晶状态进行编程，或是检测所述相变材料层104的电阻来实现读取过程。

参考图3和图5，所述侧墙103的形成过程主要是在所述介质层101和底电极102表面形成氮化硅层106，之后再通过刻蚀将介质层101表面和底电极102表面的氮化硅去除，使得在所述开口110的侧壁上形成侧墙103。目前所述氮化硅层106的形成方法一般为化学气相沉积(CVD)或等离子体增强型化学气相沉积(PECVD)，即在反应腔中同时通入含氮和含硅的反应源或其等离子体，经过反应后沉积形成氮化硅的膜层。

当器件的特征尺寸(critical dimension)不断减小时，采用CVD或PECVD方法形成侧墙时的台阶覆盖率(step coverage)很低，会造成较多问题。首先是由于器件的特征尺寸减小，使得基底100单位面积内的开口数目增多，使其表面积显著增大，使得沉积过程中基底100表面的反应气体的浓度偏低，影响沉积形成的氮化硅层106的质量，也使得为了在整个基底100表面形成氮化硅层106，需要消耗更多的反应源，即负载效应(loading effect)较明显。此外，由于PECVD方法本身的局限，参考图5，所述氮化硅层106在开口110的侧壁的厚度较薄，在介质层101和底电极102的表面部分较厚，而开口110的侧壁部分的氮化硅层106的厚度决定了形成的侧墙的尺寸和形貌，因此进一步加重了负载效应。

专利号为7569844的美国专利中公开了一种相变存储器的形成方法，但是该方法同样没有解决上述问题。

发明内容

本发明解决的问题是提供一种相变存储器的形成方法，提高形成侧墙时的台阶覆盖率。

为解决上述问题，本发明提供了一种相变存储器的形成方法，包括：

提供基底，所述基底上形成有介质层，所述介质层中形成有开口，所述开口底部形成有底电极；

使用原子层沉积(ALD)方法，在所述介质层和底电极表面形成氮化硅层；

刻蚀所述氮化硅层，在所述开口的侧壁上形成侧墙。

可选的，所述原子层沉积方法包括：

通入含硅的第一反应源的等离子体，使部分第一反应源的等离子体吸附于所述基底表面；

排出未吸附的含硅的第一反应源；

通入含氮的第二反应源，使部分第二反应源吸附于所述基底表面；

排出未吸附的含氮的第二反应源；

重复上述各步骤至少一次，形成所述氮化硅层。

可选的，所述含硅的第一反应源为二氯二氢硅(SiH₂Cl₂，简写为DCS)或硅烷(SiH₄)，流量为0.1slm(升每分钟)至1.5slm，通入时间为1s至40s。

可选的，所述含氮的第二反应源为氨气(NH₃)，流量为0.5slm至10slm，通入时间为1s至40s。

可选的，所述原子层沉积方法的反应温度为350℃至550℃，压强为20Pa至800Pa。

可选的，在排出所述含硅的第一反应源或含氮的第二反应源的同时，通入氮气(N₂)、氩气(Ar)、氦气(He)中的一种。

可选的，所述相变存储器的形成方法还包括，在所述开口中填满相变材料并平坦化，形成相变材料层；在所述相变材料层上形成顶电极。

可选的，所述底电极的材料为多晶硅或掺杂的多晶硅。

与现有技术相比，本发明的技术方案有如下优点：

本技术方案使用原子层沉积的方法来形成侧墙，改善了台阶覆盖率，降低了负载效应。

进一步的，本技术方案中采用原子层沉积的方法来形成侧墙，首先通入含硅的第一反应源的等离子体，在底电极的表面形成硅薄膜，防止了底电极在刻蚀形成侧墙过程中受到损伤。

附图说明

图1至图5是现有技术的相变存储器的一种形成方法的剖面结构示意图；

图6是本发明实施例的相变存储器的形成方法的流程示意图；

图7是图6中步骤S22的详细流程示意图；

图8至图9是本发明实施例的相变存储器的剖面结构示意图；

图10至图14是图9中区域211形成过程中的局部放大示意图；

图15至图17是本发明实施例的相变存储器的剖面结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。

仍然参考图3，现有技术的相变存储器形成过程中，一般使用CVD或PECVD的方法来形成氮化硅层，再经过刻蚀形成侧墙103，其台阶覆盖率较低，而且发明人经过研究发现，在形成侧墙103的刻蚀过程中会对底电极102造成损伤，由于底电极102为导电材料，受到损伤会导致其电阻率增大，使得底电极102与后续形成的相变材料的接触电阻增大，例如多晶硅材料受到损伤会产生非晶化，转化成电阻率较大的非晶硅，增大了底电极102与相变材料层的接触电阻，影响器件性能。

本发明的技术方案采用ALD的方法来形成氮化硅层，提高了台阶覆盖率。并对ALD的具体工艺过程进行优化，首先通入含硅的第一反应源的等离子体，再通入含氮的第二反应源(非等离子体)，使得在底电极的表面生成硅薄膜，相当于底电极的保护层，有效的避免了后续刻蚀形成侧墙的过程对底电极的表面造成的损伤。

图6示出了本发明实施方式的相变存储器的形成方法的流程示意图，如图6所示，包括：执行步骤S21，提供基底，所述基底上形成有介质层，所述介质层中形成有开口，所述开口底部形成有底电极；执行步骤S22，使用原子层沉积方法，在所述介质层和底电极表面形成氮化硅层；执行步骤S23，刻蚀所述氮化硅层，在所述开口的侧壁上形成侧墙。

图7示出了图6中所述步骤S22的详细流程示意图，包括：执行步骤S221，通入含硅的第一反应源的等离子体，使部分第一反应源的等离子体吸附于所述基底表面；执行步骤S222，排出未吸附的含硅的第一反应源；执行步骤S223，通入含氮的第二反应源，使部分第二反应源吸附于所述基底表面；执行步骤S224，排出未吸附的含氮的第二反应源；执行步骤S225，重复上述各步骤至少一次，形成所述氮化硅层。

下面结合图6至图17对本发明实施例的相变存储器的形成方法进行详细说明。

参考图6和图8，执行步骤S21，提供基底，所述基底上形成有介质层，所述介质层中形成有开口，所述开口底部形成有底电极。本实施例中具体为：提供基底200，所述基底200的材质可以是单晶硅、多晶硅、非晶硅中的一种，所述基底200的材质也可以是硅锗化合物，所述基底200还可以是绝缘体上硅(SOI，Silicon On Insulator)结构或硅上外延层结构。在所述基底200中形成有半导体器件以及互连结构(图中未示出)。所述基底200上形成有介质层201，所述介质层201的材料可以为正硅酸乙酯(TEOS)、氟硅玻璃(FSG)或是其他低介电常数(low K)材料。所述介质层201中形成有开口210，所述开口210底部形成有底电极202，所述底电极202的材料可以为多晶硅或掺杂的多晶硅。

参考图6和图9，执行步骤S22，使用原子层沉积方法，在所述介质层和底电极表面形成氮化硅层。本实施例中具体为：使用原子层沉积方法，在所述底电极202和介质层201的表面上形成氮化硅层203b。本实施例中，所述原子层沉积方法的反应参数以及反应源的通入次序都经过优化调整，具体包括：首先通入含硅的第一反应源的等离子体，使其中的一部分含硅的第一反应源的等离子体吸附于基底200表面，之后排出未吸附的部分，并通入含氮的第二反应源，之后排出未吸附的含氮的第二反应源并重复上述各步骤，且整个原子层沉积过程中，使用的反应腔中的反应温度控制在350℃至550℃范围内，压强控制在20Pa至800Pa范围内。在上述反应参数下，首先通入的含硅的第一反应源的等离子体会在所述基底200表面生成硅薄膜203a，所述硅薄膜203a覆盖于底电极202和介质层201的表面，形成了底电极202的保护层，而且由于本实施例中的原子层沉积的反应温度比较低，因此反应的过程是由含硅的第一反应源的等离子体触发的，含氮的第二反应源并不会触发反应过程，使得首次通入硅的第一反应源的等离子体生成的硅薄膜203a并不会在含氮的第二反应源通入后反应破坏掉。

图10至图14为图9中区域211的局部放大图，下面结合图7、图10至图14对本实施例中的原子层沉积方法进行详细说明。

参考图7和图10，执行步骤S221，通入含硅的第一反应源的等离子体，使部分第一反应源的等离子体吸附于所述基底表面。所述含硅的第一反应源可以为DCS或SiH₄。本实施例中优选为DCS，其流量为0.1slm至1.5slm，通入时间为1s至40s。DCS的等离子体通入反应腔后，其中的硅原子300吸附于底电极202表面，形成硅薄膜(即图9中的硅薄膜203a)。需要说明的是，吸附于底电极202表面的硅原子300为一层或数层原子，图10仅为示意。

参考图7，执行步骤S222，排出未吸附的含硅的第一反应源。本实施例中，在排出所述含硅的第一反应源的过程中，还在反应腔中通入氮气、氩气、氦气中的一种，以加速所述含硅的第一反应源的排出过程，对反应腔进行净化。

参考图7和图11，执行步骤S223，通入含氮的第二反应源，使部分第二反应源吸附于所述基底表面。所述含氮的第二反应源可以为NH₃，其流量为0.5slm至10slm，通入时间为1s至40s。与所述含硅的第一反应源不同，所述含氮的第二反应源并非等离子体，而是未经等离子化的常规气体，本实施例中，NH₃分子301吸附于底电极202表面，堆叠于硅原子300之上，由于本实施例中原子层沉积方法的反应温度为350℃至550℃，温度较低，因此，NH₃分子301与硅原子300并不会发生反应，使得所述硅原子300构成的硅薄膜得以保留下来，覆盖于底电极202的表面之上。

参考图7，执行步骤S224，排出未吸附的含氮的第二反应源。本实施例中，在排出所述含氮的第二反应源的过程中，还在反应腔中通入氮气、氩气、氦气中的一种，以加速所述含氮的第二反应源的排出过程，对反应腔进行净化。

参考图7、图12至图14，执行步骤S224，重复上述各步骤至少一次，形成所述氮化硅层。

首先再次通入DCS的等离子体，参考图12，在之前所述的反应参数范围内，通入的DCS的等离子体与之前吸附在底电极202表面的NH₃分子发生反应，生成氮化硅分子302。在反应过程中，能够发生反应的DCS等离子体受之前吸附于底电极202表面的NH₃分子的数量限制，其反应过程非常缓和，形成的氮化硅分子302为一层或数层分子，使得在各个方向上形成的氮化硅分子302的厚度比较均匀，在介质层中的开口侧壁、底部以及介质层表面形成的氮化硅层厚度一致，台阶覆盖率也非常高，另一方面也降低了DCS和NH₃的消耗量，减轻了负载效应。

参考图13，在排出未吸附反应的DCS之后，通入NH₃，相应的NH₃分子301吸附于所述氮化硅分子302表面。

之后参考图14，在排出未吸附的NH₃之后，再次通入DCS的等离子体，与之前吸附的NH₃分子反应，产生氮化硅分子302，层叠于之前形成的氮化硅分子302之上。上述步骤不断重复，使得多层的氮化硅分子302层叠在一起，构成了图9中所示的氮化硅层203b，具体重复的次数可以根据实际应用中需要形成的氮化硅层的厚度来确定。

本实施例为一优选的实施例，其反应参数经过优化，参考图9，能够生成保护底电极202的硅薄膜203a。当然，在本技术方案的其他实施例中，所述原子层沉积的方法还可以为常规的原子层沉积，以提高台阶覆盖率，例如分别通入含硅的反应源的等离子体和含氮的反应源的等离子体，或是在较高反应温度下分别通入含硅的反应源(非等离子体)和含氮的反应源(非等离子体)。

参考图6和图15，执行步骤S23，刻蚀所述氮化硅层，在所述开口的侧壁上形成侧墙。具体的，将所述介质层201和底电极202表面的氮化硅层刻蚀去除，刻蚀之后，开口210侧壁上的氮化硅层保留下来形成侧墙203c。由于所述硅薄膜203a的保护作用，防止了底电极202在刻蚀过程中受到损伤，并避免了由此造成的接触电阻增大的问题。

参考图16，本实施例中还包括在所述开口中填满相变材料并平坦化，形成相变材料层204。所述相变材料为硫族化合物或掺氮硫族化合物，本实施例中优选为锗-锑-碲合金(GST)或掺氮的锗-锑-碲合金(N-GST)，其形成方法可以为物理气相沉积或化学气相沉积，所述平坦化的方法可以为化学机械抛光，在平坦化的过程中，同时将介质层201表面的部分硅薄膜203a去除。

参考图17，在所述相变材料层204上形成顶电极205，其形成方法可以为在所述介质层201和相变材料层205上形成导电材料，如多晶硅、铝等，之后再经过刻蚀等图形化方法后形成所述顶电极205。

综上，本技术方案采用原子层沉积的方法形成侧墙，提高了台阶覆盖率，改善了负载效应。

另外，本技术方案采用原子层沉积方法来形成侧墙，首先通入含硅的第一反应源的等离子体，之后再通入含氮的第二反应源，在底电极表面形成硅薄膜的薄层，避免了在底电极在刻蚀过程中受到损伤，防止了由此造成的接触电阻增大的问题。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种相变存储器的形成方法，其特征在于，包括：

使用原子层沉积方法，在所述介质层和底电极表面上形成氮化硅层；

刻蚀所述氮化硅层，在所述开口的侧壁上形成侧墙；

其中，所述原子层沉积方法包括：

排出未吸附的含硅的第一反应源；

排出未吸附的含氮的第二反应源；

重复上述各步骤至少一次，在所述介质层和底电极表面形成硅薄膜并在其上形成所述氮化硅层；所述原子层沉积方法的反应温度为350℃至550℃。

2.根据权利要求1所述的相变存储器的形成方法，其特征在于，所述含硅的第一反应源为二氯二氢硅或硅烷，流量为0.1slm至1.5slm，通入时间为1s至40s。

3.根据权利要求1所述的相变存储器的形成方法，其特征在于，所述含氮的第二反应源为氨气，流量为0.5slm至10slm，通入时间为1s至40s。

4.根据权利要求1所述的相变存储器的形成方法，其特征在于，所述原子层沉积方法的压强为20Pa至800Pa。

5.根据权利要求1所述的相变存储器的形成方法，其特征在于，在排出所述含硅的第一反应源或含氮的第二反应源的同时，通入氮气、氩气、氦气中的一种。

6.根据权利要求1所述的相变存储器的形成方法，其特征在于，还包括，在所述开口中填满相变材料并平坦化，形成相变材料层；在所述相变材料层上形成顶电极。

7.根据权利要求1所述的相变存储器的形成方法，其特征在于，所述底电极的材料为多晶硅或掺杂的多晶硅。