CN1187687C - 减少电脑初始设定元件的方法及装置 - Google Patents

Abstract

本发明揭示一种减少电脑初始设定元件的方法，该电脑具有至少一个可设定组态装置，其方法包括下列步骤：首先提供一组态值储存在非挥发性存储器之中，在电脑电源启动及重设状态时期，发出处理器重设讯号和高速周边汇流排的汇流排重设讯号。当高速周边汇流排的操作时脉达到其工作电压和频率时，取出上述组态值，重复此取出步骤直到已取得的组态值其最高有效位元值从第一状态改变为第二状态。接着，将上述组态值发送至上述可设定组态装置以配置其组态，然后收起上述处理器重设讯号，籍以完成可设定组态装置的组态配置。实现上述方法的装置至少包含一低速周边汇流排、一非挥发性存储器以及一桥接逻辑器。

Description

减少电脑初始设定元件的方法及装置

技术领域

本发明是有关于电脑系统的初始组态设定，特别是指用来减少电脑所使用的初始设定元件的方法及其装置。

发明背景

一典型的电脑系统包括了数个集成电路装置，或者说电脑晶片组，能够在不只一种的组态(configuration)下运作。一般电脑系统设计成在一特定组态下使用电脑晶片组，因此每当使用者打开电脑或重设(reset)电脑时，电脑晶片组都必须被初始化或设定。电脑晶片组亦具有某些操作参数须在第一个CPU周期(cycle)发出前设定妥当，也因此这些参数无法在正常的CPU组态周期间设定。这种晶片通常是在电脑开机或重设时提供某种电子讯号给该晶片来做初始设定，而用来产生这种讯号的电路系统常称为初始设定元件(Strapping device)。跳线器(jumper)和双插脚封装开关(DIP switch)为两种常用来设定电脑初始组态的初始设定元件的例子。如此一来，就必须分配好几根的晶片讯号接脚来接收当电源开始供应时由初始设定元件所立即产生的组态讯号。

然而，采用这类初始设定元件的电脑主机板却需花费较高的成本以及消耗较多的空间。再者，集成电路晶片是无法腾出太多的专用接脚来接收初始设定元件产生的组态讯号，因此，在启动过程中，晶片的某些接脚可用来执行某种功能，而在之后的正常运作过程用来执行另一种功能，换言之，这些接脚为多工接脚，而一般是以晶片的资料接脚做为这种多工接脚。对于采用双倍资料速率(Double Data Rate，DDR)技术的电脑而言，如果DDR资料接脚连接到初始设定元件将会发生一些问题，原因是在DDR资料汇流排闲置期间，DDR资料接脚必须维持在一稳定的电压。同样地，符合周边零件互连(Peripheral Component Interconnect，以下简称PCI)规格的资料接脚也不能用来接收初始设定讯号，这是因为PCI汇流排为一共用汇流排(bus)，如果有一个以上的PCI装置使用相同的PCI资料接脚来接收初始设定讯号则将发生汇流排争用(contention)的问题。因此，由于目前可供使用的初始设定元件这种设定后不变(static)的特性，使得上述的初始设定元件不再具有吸引力。

发明内容

有鉴于此，本发明提出一种韧体(firmware)组态架构以初始化电脑系统的操作参数，却没有习知技术的限制。

本发明的目的是提供一种方法及装置可用来减少电脑所使用的初始设定元件。

本发明的另一目的是提供一种方法及装置可用来在CPU重设讯号收起(deassert)之前有效地设定电脑初始组态。

为达上述目的，本发明提供一种减少电脑初始设定元件的方法，该电脑具有至少一个可设定组态装置，简单地说，本发明提供的方法包括下列步骤：首先，提供一组态值储存在非挥发性存储器之中以减少电脑初始设定元件，在电脑电源启动及重设状态时期，发出(assert)处理器重设讯号和高速周边汇流排的汇流排重设讯号，其中高速周边汇流排包括在该电脑之中。当高速周边汇流排的操作时脉(clock)达到其工作电压和频率时，从非挥发性存储器取出组态值，重复此取出步骤直到已取得的组态值其最高有效位元(Most Significant Bit，以下简称MSB)值从第一状态改变为第二状态。接着，将从非挥发性存储器取得的组态值发送至上述可设定组态装置以配置其组态，然后收起上述处理器重设讯号，籍以完成可设定组态装置的组态配置。当一执行时期程式化组态写入讯号发出时，闩锁住一执行时期程式化组态资讯。

实现上述方法的装置至少包含一低速周边汇流排、一非挥发性存储器以及一桥接逻辑器。非挥发性存储器与桥接逻辑器分别耦接至低速周边汇流排。非挥发性存储器具有一保留空间以储存至少一个可设定组态装置的组态值。桥接逻辑器还至少包含一锁存器(latch)以及一多工器(multiplexer)。该锁存器具有一输入端口以及一输出端口，该锁存器受控于一组态致能讯号，将该输入端口目前所接收的输入资料从该输出端口输出，藉以配置该可设定组态装置的组态。该多工器具有一第一输入端口、一第二输入端口以及一输出端口，该多工器的输出端口耦接至该锁存器的输入端口，该多工器的第一输入端口经由该周边汇流排从该非挥发性存储器接收该组态值，该多工器的第二输入端口则接收一执行时期程式化组态资讯，并且该多工器根据一取得就绪讯号的状态，在该电脑的电源启动及重设状态时期，将该第一输入端口收到的该组态值从该输出端口发送至该锁存器，而在该电脑的其他操作状态时期，将该第二输入端口收到的该执行时期程式化组态资讯从该输出端口发送至该锁存器。

综合以上所述，本发明揭露一种减少电脑初始设定元件的方法及其装置，主要是利用将电脑内可设定组态装置的组态值存放在非挥发性存储器中，以减少使用的初始设定元件，而且可以在处理器重设讯号收起之前有效地设定电脑初始组态。

附图说明

图1是作为说明范例的电脑系统方块示意图；

图2是另一说明范例的电脑系统方块示意图；

图3是根据本发明较佳实施例的方块示意图；

图4是说明本发明组态初始化步骤的流程图；

图5是本发明相关讯号在初始化周期的时序图。

具体实施方式

如图1所示，电脑系统100由电脑主机板150所组成，其上包括了处理器101、随机存取存储器(RAM)103和时脉产生器123，每一个均耦接在系统汇流排105之上。第二桥接逻辑器107亦耦接于系统汇流排105，以使得系统汇流排105可以因此耦接一个或者更多的输出入汇流排，在本例中，此汇流排为高速周边汇流排115，例如PCI汇流排115，也就是说，第二桥接逻辑器107为一系统转PCI汇流排桥接器(亦称为北桥(north bridge))，如图所示，北桥107将系统汇流排105桥接至PCI汇流排115。硬碟机111耦接于PCI汇流排115以储存处理器101需要的资讯与指令。

输出入装置113亦耦接于PCI汇流排115以从处理器101输入及输出资料和控制资讯，输出入装置113可以包括例如显示卡以及网络卡之类的装置。图2是另一说明范例的电脑系统方块示意图，继续参考图1，PCI汇流排115经由第一桥接逻辑器109桥接于一低速周边汇流排121，在本例中，低速周边汇流排121为一工业标准架构(Industry Standard Architecture，以下简称ISA)汇流排，而第一桥接逻辑器109为一PCI转ISA汇流排桥接器(亦称为南桥(south bridge))。PCI汇流排115以及ISA汇流排121的时脉讯号均由时脉产生器123所提供。如图所示，非挥发性存储器119耦接于ISA汇流排121以储存处理器101所需的静态资讯与指令，在本例中，非挥发性存储器119为一快闪(flash)存储器或是电子式可擦写只读存储器(EEPROM)。输出入装置117亦可耦接于ISA汇流排121以从处理器101输入及输出资料和控制资讯。图2是另一电脑系统100’的方块示意图，与图1中相似的元件是以相同的标号表示，值得注意的是：第一桥接逻辑器107经由一点对点(point-to-point)汇流排125直接耦接于第一桥接逻辑器109，而第一桥接逻辑器109还提供一第三桥接逻辑器127以形成高速周边汇流排115以及低速周边汇流排121之间的介面。

根据本发明提出的韧体组态架构其基本概念为电脑晶片组，包括第一和第二桥接逻辑器107、109，从非挥发性存储器119读取组态值并且在电脑晶片组收起处理器重设讯号之前将组态值锁存于组态暂存器中。图3为说明第一桥接逻辑器109的局部方块示意图，第一桥接逻辑器即南桥109包括一多工器201以及一锁存器203。如图示，非挥发性存储器119的输出经由ISA汇流排121耦接至多工器201的一个输入端口211，而多工器201的另一个输入端口209则用来接收执行时期程式化组态资讯(图中未明示)。多工器201的输出端口219耦接于锁存器203，且锁存器203的输出223经由PCI汇流排115，或经由如图2中的点对点汇流排125，传送至第二桥接逻辑器，即北桥107。多工器201的输出受控于一取得就绪讯号，STRP_RDY 213，当STRP_RDY213收起(deassert)时(即在电脑系统100电源启动及重设状态时期)，多工器201会选择自非挥发性存储器119得到的组态值并输出至输出端口219，另一方面，当STRP_RDY 213发出(assert)时(即在电脑系统100其他操作状态时期)，多工器201则会选择执行时期程式化组态资讯并输出至输出端口219。锁存器203则受控于一组态致能讯号，CONF_ENA 215，是由一逻辑反闸(NOT gate)205与一逻辑反及闸(NAND gate)207构成的组合逻辑电路221所输出。如图示，逻辑反及闸207的一输入脚直接耦接于STRP_RDY 213，而逻辑反及闸207的另一输入脚则经由逻辑反闸205耦接于一执行时期程式化组态写入讯号，CONF_WR 217。除了在STRP_RDY 213发出且CONF_WR 217收起的这种状态，其余状态下CONF_ENA 215将被启动发出，换言之，在STRP_RDY 213收起期间，或是在STRP_RDY 213和CONF_WR 217两者均发出期间，无论锁存器203的输入端口有何种输入都会被输出至PCI汇流排115。

接下来参考图4和图5以更进一步地说明本发明的运作流程。第一步必须先在一基本输出入系统(Basic Input/output System，BIOS)区域内保留一64位元存储器空间，此保留空间是定义为上述非挥发性存储器119的16进位的地址范围从FFFFFFD0到FFFFFFD7，并将组态值的MSB值规划为逻辑“0”借以指示初始值取得状态，然后将上述组态值储存在非挥发性存储器119的64位元存储器保留空间。当电脑系统100开机或重设时(步骤301)，先发出一处理器重设讯号CPURST#(#表示属于一低位准有效的讯号)和一PCI汇流排115的汇流排重设讯号PCIRST#(步骤303)。

在步骤305中，如图5所示经过一短暂时间会将PCIRST#收起。当系统汇流排105的系统时脉讯号SYSCLK及PCI汇流排115的PCI时脉讯号PCICLK稳定后，亦即达到工作电压和频率时，会发出一南桥109的内部信号FWT_RD。

一旦发出FWT_RD之后，会发动一PCI读取交易(read transaction)以从16进位的地址FFFFFFD0开始取出资料，直到全部的64位元组态值读取成功为止(步骤307)。在步骤309，如果已取得的组态值其MSB值仍为逻辑“1”，则读取交易须重复进行直到已取得的组态值其MSB值转变为逻辑“0”，如果已取得的组态值其MSB值已变成逻辑“0”，则其内部信号FWT_RD收起。在步骤311，发出STRP_RDY而将已取得的组态值闩锁在锁存器203的输出端口。在步骤313将闩锁住的组态值传送到北桥107。在步骤315，当北桥107收到该组态值并将其闩锁在组态暂存器(图中未显示)中之后，会发出一北桥107的内部信号NB_STRP_RDY。最后，北桥107内部的CPU重设控制单元(图中未显示)开始动作，并且在包括处理器和电脑晶片组的可设定组态装置的组态配置完成后，收起CPURST#(步骤317)。

虽然本发明已以一具体实施例揭露如上，然其仅为了易于说明本发明的技术内容，而并非将本发明狭义地限定于该实施例，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求书所界定。

Claims (10)

1.一种减少一电脑初始设定元件的方法，该电脑具有至少一个可设定组态装置，该方法至少包含下列步骤：

(a)提供一组态值储存在一非挥发性存储器之中；

(b)发出一处理器重设讯号和一高速周边汇流排的一汇流排重设讯号，其中该高速周边汇流排包括在该电脑之中；

(C)当一操作时脉达到其工作电压和频率时，从该非挥发性存储器取出该组态值，其中该高速周边汇流排是根据该操作时脉来工作；

(d)重覆步骤(C)直到一已取得的组态值其最高有效位元值从一第一状态改变为一第二状态；

(e)将从该非挥发性存储器取得的该组态值发送至该可设定组态装置以配置该可设定组态装置的组态；

(f)收起该处理器重设讯号，籍以完成该可设定组态装置的组态配置；

(g)当一执行时期程式化组态写入讯号发出时，闩锁住一执行时期程式化组态资讯。

2.如权利要求1所述的减少电脑初始设定元件的方法，其中上述步骤(C)至少包含下列步骤：

当上述高速周边汇流排的上述操作时脉达到工作电压和频率时，收起上述高速周边汇流排的上述汇流排重设讯号；以及

从上述非挥发性存储器取出上述组态值。

3.如权利要求1所述的减少电脑初始设定元件的方法，其中上述步骤(e)至少包含下列步骤：

在一第一桥接逻辑器之中闩锁住上述已取得的组态值；

由该第一桥接逻辑器发出一取得就绪讯号；

将上述已取得的组态值自该第一桥接逻辑器传送至一第二桥接逻辑器；以及

以得自该第一桥接逻辑器的上述已取得的组态值来配置上述至少一个可设定组态装置的组态。

4.如权利要求1所述的减少电脑初始设定元件的方法，其中上述步骤(d)重覆上述步骤(c)直到上述已取得的组态值其最高有效位元值从逻辑“1”改变为逻辑“0”。

5.如权利要求1所述的减少电脑初始设定元件的方法，其中上述步骤(a)至少包含下列步骤：

在一基本输出入系统区域内保留一64位元存储器空间；

将上述组态值的上述最高有效位元值规划为上述第二状态，籍以指示一初始值取得状态；以及

将上述组态值储存在上述非挥发性存储器的该64位元存储器空间。

6.一种减少一电脑初始设定元件的装置，该电脑具有至少一个可设定组态装置，其至少包含：

一周边汇流排；

一非挥发性存储器，耦接至该周边汇流排，该非挥发性存储器具有一保留空间以储存该可设定组态装置的一组态值；

一桥接逻辑器，耦接至该周边汇流排，该桥接逻辑器至少包含：

一锁存器，具有一输入端口以及一输出端口，该锁存器受控于一组态致能讯号，将该输入端口目前所接收的输入资料从该输出端口输出，藉以配置该可设定组态装置的组态；以及

一多工器，具有一第一输入端口、一第二输入端口以及一输出端口，该多工器的输出端口耦接至该锁存器的输入端口，该多工器的第一输入端口经由该周边汇流排从该非挥发性存储器接收该组态值，该多工器的第二输入端口则接收一执行时期程式化组态资讯，并且该多工器根据一取得就绪讯号的状态，在该电脑的电源启动及重设状态时期，将该第一输入端口收到的该组态值从该输出端口发送至该锁存器，而在该电脑的其他操作状态时期，将该第二输入端口收到的该执行时期程式化组态资讯从该输出端口发送至该锁存器。

7.如权利要求6所述的减少电脑初始设定元件的装置，其中上述保留空间是定义为上述非挥发性存储器16进位的地址范围从FFFFFFD0到FFFFFFD7以容纳上述组态值。

8.如权利要求6所述的减少电脑初始设定元件的装置，其中除了在上述取得就绪讯号发出且一执行时期程式化组态写入讯号收起的状态，上述组态致能讯号将被启动发出。

9.如权利要求6所述的减少电脑初始设定元件的装置，其中上述周边汇流排是一ISA汇流排。

10.如权利要求9所述的减少电脑初始设定元件的装置，其中上述桥接逻辑器是一PCI转ISA汇流排桥接器。

Images