CN118573531A - 一种接收机系统和通信系统 - Google Patents

Abstract

本申请公开了一种接收机系统和通信系统，涉及通信技术领域，实现了低功耗、高解调准确性以及在CMOS工艺下更好的适应性。该接收机系统包括：射频放大模块100、射频混频器模块200、环路滤波器模块300、比较器模块400、数字积分器模块500、包络检测模块600、数字时间转换器模块700、数字环路滤波器模块800、压控数控振荡器模块900、多模分频器模块1000、产生内插相位模块1100以及相位内插模块1200。

Description

一种接收机系统和通信系统

技术领域

本申请涉及通信技术领域，尤其涉及一种接收机系统和通信系统。

背景技术

在现代通信系统中，解调是指在接收端将调制信号还原为原始信号的过程。无论是面对复杂的调制信号如QAM(Quadrature Amplitude Modulation，正交幅度调制)信号，还是相对简单的调制信号如GFSK(Gaussian Frequency Shift Keying，高斯频率偏移键控)调制信号，目前主流的解调方法均是基于笛卡尔坐标系来实现的，这种解调方法依赖的解调器结构一般为基于I/Q(In-phase/ Quadrature，同相/正交)的低中频接收机。

基于I/Q的低中频接收机的工作流程如下：首先，使用频率合成器生成正交的I/Q本振信号；将I/Q本振信号与接收到的射频信号在混频器中混合，将射频信号的频率降低至低中频；然后，通过ADC(Analog-to-Digital Converter，模数转换器)对低中频信号进行采样，转化成数字信号；最后，结合I/Q两路的数字信号，在数字基带中进行解调，从而恢复出原始信号。

但是，上述基于I/Q的低中频接收机存在如下缺点：

1）需要I/Q两路的电路模块，导致系统功耗较高。

2）I/Q两路之间若存在失配，会影响解调结果的准确性。

3）随着CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺的不断进度，电源电压逐渐降低，晶体管的本征增益也逐渐减小，这增加了ADC的设计难度，可能会影响ADC的性能和效率。

发明内容

鉴于上述问题，本申请提供了一种接收机系统和通信系统，以实现低功耗、高解调准确性以及在CMOS工艺下更好的适应性。具体方案如下：

本申请第一方面提供一种接收机系统，包括：射频放大模块100、射频混频器模块200、环路滤波器模块300、比较器模块400、数字积分器模块500、包络检测模块600、数字时间转换器模块700、数字环路滤波器模块800、压控数控振荡器模块900、多模分频器模块1000、产生内插相位模块1100以及相位内插模块1200；

其中，射频放大模块100用于对输入的射频信号进行放大，并输出放大后的射频信号；

射频混频器模块200的第一输入端与射频放大模块100的输出端相连，射频混频器模块200的第二输入端与压控数控振荡器模块900的输出端相连；

射频混频器模块200用于将射频混频器模块200的输出信号与压控数控振荡器模块900的输出信号进行混频，混频后产生的信号包含零中频分量；同时，射频混频器模块200还用于鉴别射频放大模块100输出的射频信号与压控数控振荡器模块900的输出信号之间的相位差，鉴相结果即为所述零中频分量；

环路滤波器模块300的输入端与射频混频器模块200的输出端相连；

环路滤波器模块300用于滤除射频混频器模块200的输出信号中的高频成分，输出所述鉴相结果；

比较器模块400的输入端与环路滤波器模块300的输出端相连；

比较器模块400用于对所述鉴相结果进行单比特量化，得到单比特量化结果；

数字积分器模块500的输入端与比较器模块400的输出端相连，数字积分器模块500的输出端与相连相位内插模块1200的输入端相连；

数字积分器模块500用于对比较器模块400输出的单比特量化结果进行累加操作；数字积分器模块500的输出信号即为输入的射频信号的相位解调信号；

包络检测模块600的输入端与射频放大模块100的输出端相连；

包络检测模块600用于检测输入信号的包络大小并输出；

数字时间转换器模块700的第一输入端与相位内插模块1200的输出端相连，数字时间转换器模块700的第二输入端用于接收参考时钟；

数字时间转换器模块700用于根据相位内插模块1200的输出信号和所述参考时钟之间的相位差转换成对应的数字输出信号；

数字环路滤波器模块800的输入端与数字时间转换器模块700的输出端相连；

数字环路滤波器模块800用于抑制数字时间转换器模块700输出信号中的高频分量，输出反映相位差的低频分量；数字环路滤波器模块800的输出信号即为输入的射频信号的幅度解调信号；

压控数控振荡器模块900的第一输入端与包络检测模块600的输出端相连，压控数控振荡器模块900的第二输入端与数字环路滤波器模块800的输出端相连；

压控数控振荡器模块900用于根据包络检测模块600的输出信号或者数字环路滤波器模块800的输出信号控制自身输出信号的频率；

多模分频器模块1000的输入端与压控数控振荡器模块900的输出端相连；

多模分频器模块1000用于对输入信号进行分频，输出分频后的信号；

产生内插相位模块1100的输入端与多模分频器模块1000的输出端相连；

产生内插相位模块1100用于输出两个信号，所述两个信号为多模分频器模块1000输出信号的延时版本，并且所述两个信号之间的相位差是压控数控振荡器模块900的一个振荡周期；

相位内插模块1200的第一输入端与产生内插相位模块1100的输出端相连，相位内插模块1200的第二输入端与数字积分器模块500的输出端相连；

相位内插模块1200用于根据数字积分器模块500的输出信号生成一个相位延时，利用此相位延时对产生内插相位模块1100输出的两个信号进行相位调整。

在一种可能的实现中，比较器模块400对所述鉴相结果进行单比特量化，得到单比特量化结果，具体设置为：在所述鉴相结果大于0时，输出数字信号1，而在所述鉴相结果小于0时，输出数字信号0。

在一种可能的实现中，数字积分器模块500对比较器模块400输出的单比特量化结果进行累加操作，具体设置为：当所述单比特量化结果为1时，数字积分器模块500的输出为数字积分器模块500上一时刻的输出结果加1，而当所述单比特量化结果为0时，数字积分器模块500的输出为数字积分器模块500上一时刻的输出结果减1。

在一种可能的实现中，射频混频器模块200基于无源混频器或者吉尔伯特混频器构建得到。

在一种可能的实现中，环路滤波器模块300为基于有源运算放大器或者无源电阻电容网络构建得到的低通滤波器模块。

在一种可能的实现中，比较器模块400基于动态比较器构建得到。

在一种可能的实现中，包络检测模块600基于自混频电路和可变增益放大器电路构建得到。

在一种可能的实现中，多模分频器模块1000通过Delta-Sigma技术改变分频比，以实现小数分频。

在一种可能的实现中，产生内插相位模块1100通过两个级联的D触发器对输入信号重定时的方式，产生两个相位差为压控数控振荡器模块900的一个振荡周期的输出信号。

本申请第二方面提供一种通信系统，包括：发射机系统，以及如第一方面或第一方面任一实现方式的接收机系统；所述接收机系统用于接收所述发射机系统通过天线发射出的射频信号。

借由上述技术方案，本申请提供的数字时间转换器模块700、数字环路滤波器模块800、压控数控振荡器模块900、多模分频器模块1000、产生内插相位模块1100以及相位内插模块1200整体构成全数字锁相环环路，射频放大模块100放大从天线接收到的射频信号后分为两条路径进行信号输出，在极坐标系中分别解调输入的射频信号的幅度和相位，第一条路径为幅度解调路径，第二条路径为相位解调路径。由于本申请实施例提供的接收机系统基于由幅度和相位构成的极坐标对输入的射频信号进行解调，无需产生I/Q本振信号，无需用到I/Q两路的电路模块，所以可以减小系统的设计复杂度以及系统功耗。第一条路径中无需使用ADC，而是利用全数字锁相环高点调制的特性，将全数字锁相环作为一个ADC使用，使整个系统电路易于在先进CMOS工艺下进行设计。第二条路径利用相位追踪环路和全数字锁相环低点调制的特性，实现了相位调制的量化，避免了传统I/Q结构中正交失配的问题。

附图说明

结合附图并参考以下具体实施方式，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。贯穿附图中，相同或相似的附图标记表示相同或相似的元素。应当理解附图是示意性的，原件和元素不一定按照比例绘制。

图1为本申请提供的一种接收机系统的结构示意图；

图2为本申请提供的一种全数字锁相环的高点调制示意图；

图3为本申请提供的一种全数字锁相环的低点调制示意图。

附图标记：

100-射频放大模块；200-射频混频器模块；300-环路滤波器模块；400-比较器模块；500-数字积分器模块；600-包络检测模块；700-数字时间转换器模块；800-数字环路滤波器模块；900-压控数控振荡器模块；1000-多模分频器模块；1100-产生内插相位模块；12000-相位内插模块1。

具体实施方式

下面结合附图对本申请的实施例进行描述。本领域普通技术人员可知，随着技术的发展和新场景的出现，本申请实施例提供的技术方案对于类似的技术问题，同样适用。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的术语在适当情况下可以互换，这仅仅是描述本申请的实施例中对相同属性的对象在描述时所采用的区分方式。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，以便包含一系列单元的过程、方法、系统、产品或设备不必限于那些单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它单元。

为了引用和清楚起见，下文中使用的技术名词、简写或缩写总结如下：

QAM：Quadrature Amplitude Modulation，正交幅度调制；

APSK：Amplitude Phase Shift Keying，幅相键控；

ASK：Amplitude Shift Keying，幅移键控；

PSK：Phase Shift Keying，相移键控

FSK：Frequency Shift Keying，频移键控

GFSK：Gaussian Frequency Shift Keying，高斯频率偏移键控。

如图1所示，本申请实施例提供的一种接收机系统，包括：射频放大模块100、射频混频器模块200、环路滤波器模块300、比较器模块400、数字积分器模块500、包络检测模块600、数字时间转换器模块700、数字环路滤波器模块800、压控数控振荡器模块900、多模分频器模块1000、产生内插相位模块1100以及相位内插模块1200。下面对各模块进行详述：

一、射频放大模块100

射频放大模块100用于对输入的射频信号(即从天线接收到的微弱的窄带调幅调相射频信号)进行放大，并输出放大后的射频信号。

其中，射频放大模块100的输入信号的幅度与输出信号的幅度呈单调的正相关关系，并且射频放大模块100的输入信号的幅度与输出信号的幅度之间的线性度越好，该接收机系统的性能就越好。

输入的射频信号可以是QAM信号、APSK调制信号、ASK调制信号、PSK调制信号、FSK调制信号或者GFSK调制信号等，并不局限。

二、射频混频器模块200

射频混频器模块200的第一输入端与射频放大模块100的输出端相连，射频混频器模块200的第二输入端与压控数控振荡器模块900的输出端相连。

射频混频器模块200用于将射频混频器模块200的输出信号(即射频信号)与压控数控振荡器模块900的输出信号(即本振信号)进行混频，混频后产生的信号包含多个频率分量，其中一个频率分量为零中频分量(即通过混频过程直接从射频信号变频到零频所产生的信号分量)；同时，射频混频器模块200还承担着鉴相器的作用，用于鉴别射频信号(即射频放大模块100的输出信号)与压控数控振荡器模块900的输出信号之间的相位差，得到的鉴相结果即为所述零中频分量。

在一种可能的实现中，射频混频器模块200可以基于无源混频器或者吉尔伯特混频器构建得到，但并不局限。

三、环路滤波器模块300

环路滤波器模块300的输入端与射频混频器模块200的输出端相连。

环路滤波器模块300用于滤除射频混频器模块200的输出信号中的高频成分(包括通过混频产生的高频分量和来自射频信号相邻信道的干扰)，输出所述鉴相结果。

可选地，环路滤波器模块300可以基于有源运算放大器或者无源电阻电容网络构建得到，以实现低通滤波的效果。

四、比较器模块400

比较器模块400的输入端与环路滤波器模块300的输出端相连。

比较器模块400用于对所述鉴相结果进行单比特量化，得到单比特量化结果。

具体的，量化是将信号的连续取值(或大量可能的离散取值)近似为有限多个(或较少的)离散值的过程。量化应用于从连续信号到数字信号的转换中；连续信号经过采样成为离散信号，离散信号经过量化即成为数字信号。

单比特量化是量化的一种特殊形式，其只使用一个比特(即0或1)来表示量化后的信号值。在单比特量化中，模拟信号的幅值会与一个阈值进行比较，如果信号的幅值大于该阈值，则输出高电平(通常表示为1)；如果小于该阈值，则输出低电平(通常表示为0)，可见，单比特量化结果只有两种可能的值。

本申请实施例中设置该阈值为0，从而比较器模块400在所述鉴相结果大于0时，输出数字信号1，此输出结果代表压控数控振荡器模块900的输出信号的相位滞后于射频信号的相位，而在所述鉴相结果小于0时，输出数字信号0，此输出结果代表压控数控振荡器模块900的输出信号的相位超前于射频信号的相位。

可选的，比较器模块400可基于动态比较器构建得到，具有快速响应、低功耗和高精度等特点。动态比较器基于差分敏感放大电路实现，其特点是需要时钟控制信号即参考时钟。仍参见图1，本申请实施例引入参考时钟2为比较器模块400提供参考时钟。

五、数字积分器模块500

数字积分器模块500的输入端与比较器模块400的输出端相连，数字积分器模块500的输出端与相连相位内插模块1200的输入端相连。

数字积分器模块500用于对比较器模块400输出的单比特量化结果进行累加操作，具体为：当所述单比特量化结果为1时，数字积分器模块500的输出为数字积分器模块500上一时刻的输出结果加1，而当所述单比特量化结果为0时，数字积分器模块500的输出为数字积分器模块500上一时刻的输出结果减1。

如果压控数控振荡器模块900输出的本振信号的相位滞后于输入的射频信号的相位，那么就需要数字积分器模块500输出加1，如果压控数控振荡器模块900输出的本振信号的相位超前于输入的射频信号的相位，那么就需要数字积分器模块500输出减1，以控制相位内插模块1200，从而实现对压控数控振荡器模块900输出信号相位的调整，最终使得压控数控振荡器模块900输出信号的相位和射频信号的相位对齐。在相位对齐之后，数字积分器模块500的输出信号也就反映了输入的射频信号的相位，也即输入射频信号的相位解调信号(也可以称为相位解调结果)。参考时钟2为数字积分器模块500提供参考时钟。

六、包络检测模块600

包络检测模块600的输入端与射频放大模块100的输出端相连。

包络检测模块600用于检测输入信号的包络大小并输出，该包络大小即为幅度调制的模拟量，又称模拟包络信号。

可选的，所述包络检测模块600基于自混频电路和可变增益放大器电路构建得到。自混频电路实现输入信号的自相乘，输出得到低频分量和高频分量：低频分量为输入信号包络的平方，高频分量为输入信号的二倍频分量；可变增益放大器电路的带宽远小于二倍频，可以滤除自混频电路的高频分量，可变增益放大器电路的输出和输入呈线性正相关，可以根据控制字决定可变增益放大器电路的增益；最终，包络检测模块600的输出信号为输入信号的包络的平方经过放大和滤波后的结果。

七、数字时间转换器模块700

数字时间转换器模块700的第一输入端与相位内插模块1200的输出端相连，数字时间转换器模块700的第二输入端用于接收参考时钟1。

数字时间转换器模块700用于根据相位内插模块1200的输出信号和参考时钟1之间的相位(或延时)差转换成对应的数字输出信号；所述数字输出信号与数字时间转换器模块700的两个输入信号之间的相位(或延时)差具有单调关系，一般为线性关系，即随着数字时间转换器模块700的两个输入信号之间的相位(或延时)差的增大，所述数字输出信号相应增大。

参考时钟1为数字时间转换器模块700提供参考频率。

八、数字环路滤波器模块800

数字环路滤波器模块800的输入端与数字时间转换器模块700的输出端相连。

数字环路滤波器模块800用于抑制数字时间转换器模块700输出信号中的高频分量，输出反映所述相位(或延时)差的低频分量。数字环路滤波器模块800的输出也即输入的射频信号的幅度解调信号(也可以称为幅度解调结果)。

可选的，数字环路滤波器模块800基于比例路径和积分路径构建得到，其中：比例路径的输出为输入数字信号乘以一个常系数α，积分路径的输出为输入数字信号乘以另一个常系数β后再加上上一个时刻积分路径的输出；最终，数字环路滤波器模块800的输出为比例路径的输出加上积分路径的输出。

九、压控数控振荡器模块900

压控数控振荡器模块900的第一输入端与包络检测模块600的输出端相连，压控数控振荡器模块900的第二输入端与数字环路滤波器模块800的输出端相连。

压控数控振荡器模块900用于根据包络检测模块600的输出信号或者数字环路滤波器模块800的输出信号控制自身输出信号的频率。

压控数控振荡器模块900输出信号的频率既与包络检测模块600输出信号的幅度具有单调关系，又与数字环路滤波器模块800输出信号的幅度具有单调关系，其单调关系可以为线性或者非线性关系。

十、多模分频器模块1000

多模分频器模块1000的输入端与压控数控振荡器模块900的输出端相连。

多模分频器模块1000用于对输入信号进行分频，输出分频后的信号。

可选的，多模分频器模块1000通过Delta-Sigma技术不断改变分频比，可以实现小数分频。

Delta-Sigma技术是一种经常被应用于高分辨率的模数转换（ADC）和数模转换（DAC）中技术。它通过高频采样反馈和误差积分，使得1位数据流所包含的信息在时间尺度上能够无限逼近模拟信号。在多模分频器模块1000中，Delta-Sigma技术被用来实现小数分频，其通过精确控制分频比，使得输出信号的频率不再是简单的整数分频结果，而是可以实现小数分频，小数分频器使得压控数控振荡器模块900可以输出精确的频率，也即实现了一个分数锁相环。

十一、产生内插相位模块1100

产生内插相位模块1100的输入端与多模分频器模块1000的输出端相连。

产生内插相位模块1100用于输出两个信号，所述两个信号为多模分频器模块1000输出信号的延时版本，并且所述两个信号之间的相位(或延时)差是压控数控振荡器模块900的一个振荡周期。

可选的，产生内插相位模块1100可以通过两个级联的D触发器对输入信号重定时的方式（其中重定时的时钟为压控数控振荡器模块900的输出），产生两个相位(或延时)差为压控数控振荡器模块900的一个振荡周期的输出信号。

十二、相位内插模块1200

相位内插模块1200的第一输入端与产生内插相位模块1100的输出端相连，相位内插模块1200的第二输入端(也即控制端)与数字积分器模块500的输出端相连。

相位内插模块1200用于根据数字积分器模块500的输出信号(即一个数字控制字)生成一个相位延时，利用此相位延时对产生内插相位模块1100输出的两个信号进行相位调整。

此相位延时(即相位内插模块1200输出的相位内插结果)与输入的数字控制字具有单调线性关系，即输入的数字控制字越大，输出的相位延时越大，相位延时的范围为0到压控数控振荡器模块900的一个振荡周期。

在本申请实施例中，数字时间转换器模块700、数字环路滤波器模块800、压控数控振荡器模块900、多模分频器模块1000、产生内插相位模块1100以及相位内插模块1200整体构成全数字锁相环环路。而为了实现全数字锁相环对注入信号的准确跟踪和同步，所设计的全数字锁相环需要具有比注入信号更高的带宽。下面，结合上文对本申请实施例的工作原理进行分析说明：

射频放大模块100放大从天线接收到的射频信号后分为两条路径进行信号输出，在极坐标系中分别解调输入的射频信号的幅度和相位。

第一条路径为幅度解调路径，具体的：放大后的射频信号经由包络检测模块600提取出调制的ASK信号也即模拟包络信号，将此模拟包络信号注入压控数控振荡器模块900的第二输入端，由于所设计的全数字锁相环带宽远高于所注入的模拟包络信号的带宽，所以压控数控振荡器模块900的输出频率不变，因此在数字环路滤波器模块800的输出会产生一个和注入信号(即模拟包络信号)反向的控制字来维持压控数控振荡器模块900的输出频率不变，故数字环路滤波器模块800的输出即为模拟包络信号的数字量化结果也即射频信号的幅度解调结果。其中，由于信号的频率与相位存在固定对应关系，对其频率的控制也就是对相位的控制。

如果对全数字锁相环中的压控数控振荡器模块900注入一个信号来调制压控数控振荡器模块900的相位，那么全数字锁相环对注入信号呈高通作用（即输入信号的带宽若小于锁相环的带宽，那么注入信号不会影响压控数控振荡器模块900输出的频率），这称为全数字锁相环的“高点调制”特性。第一条路径主要是利用了全数字锁相环的“高点调制”特性实现，通过高点调制，全数字锁相环可以视为一个ADC，量化注入的模拟包络信号，可以得到射频信号的幅度解调信号，如图2所示。

第二条路径为相位解调路径，具体的：放大后的射频信号经由射频混频器模块200和环路滤波器模块300处理后，得到射频信号和压控数控振荡器模块900输出信号之间的相位差，比较器模块400量化出该相位差的极性之后经过数字积分器模块500进行积分，之后控制相位内插模块1200。同样的，由于所设计的全数字锁相环带宽远高于所注入的相位调制信号的带宽，输入全数字锁相环环路的调制信号会直接调制压控数控振荡器模块900输出的频率/相位(这种现象称为“低点调制”)，所以经过全数字锁相环的负反馈，最终数字积分器模块500等效控制的是压控数控振荡器模块900的输出相位。所以射频混频器模块200、环路滤波模块300、比较器模块400、数字积分器模块500以及压控数控振荡器模块900整体构成了一个相位追踪环路，使得压控数控振荡器模块900的输出相位始终追踪输入的射频信号的相位。因此，数字积分器模块500的输出即可反映射频信号的相位解调结果。

如果通过对全数字锁相环中的多模分频器模块1000进行调制，来调制压控数控振荡器模块900的输出相位，那么全数字锁相环对输入调制信号呈低通作用（即输入信号的带宽若小于全数字锁相环的带宽，那么输入信号会直接调制压控数控振荡器模块900输出的相位），这称为全数字锁相环的“低点调制”特性。第二条路径主要是利用了全数字锁相环的“低点调制”特性实现，通过低点调制，全数字锁相环在相位追踪环路中可以被视为一个理想的带相位选择功能的压控数控振荡器。数字积分器模块500的输出信号等效直接控制该压控数控振荡器的输出相位，最终通过相位追踪环路使得该带相位选择功能的压控数控振荡器的输出相位追踪输入的射频信号的相位，由此数字积分器模块500的输出即为相位解调信号，如图3所示。高点调制和低点调制称为全数字锁相环的两点调制特性。

结合幅度解调路径中的射频信号的幅度解调结果，以及相位解调路径中的射频信号的相位解调结果，即可得出射频信号的最终解调结果。

本申请实施例公开的接收机系统具体为基于相位追踪和两点调制(即高点调制和低点调制)的极坐标接收机系统，其达到的技术效果如下：

1）本申请实施例公开的接收机系统基于极坐标对输入的射频信号进行解调，无需产生I/Q本振信号，无需用到I/Q两路的电路模块，可以减小系统的设计复杂度以及系统功耗。

2）本申请实施例公开的接收机系统中无需使用ADC，而是利用锁相环高点调制的特性，复用锁相环，量化幅度调制信号，使整个系统电路易于在先进CMOS工艺下进行设计。

3）本申请实施例公开的接收机系统利用相位追踪环路和锁相环低点调制的特性，实现了相位调制的量化，避免了传统I/Q结构中正交失配的问题。

4）本申请实施例公开的接收机系统采用零中频的结构，避免了传统低中频结构中镜像干扰的问题。

5）本申请实施例公开的接收机系统使用的相位内插模块1200，不仅用于相位的解调，还用于减少分数锁相环中的量化噪声，因此避免了数字时间转换器模块700在传统分数数字锁相环中面临的时间精度和量化范围之间的折中，使得数字时间转换器模块700的设计复杂度和功耗可以大大降低。

此外，本申请实施例还公开了一种通信系统，包括：发射机系统，以及如上述公开的任一种接收机系统；所述接收机系统用于接收所述发射机系统通过天线发射出的射频信号。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可，不再赘述。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请实施例的精神或范围的情况下，在其它实施例中实现。因此，本申请实施例将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种接收机系统，其特征在于，包括：射频放大模块(100)、射频混频器模块(200)、环路滤波器模块(300)、比较器模块(400)、数字积分器模块(500)、包络检测模块(600)、数字时间转换器模块(700)、数字环路滤波器模块(800)、压控数控振荡器模块(900)、多模分频器模块(1000)、产生内插相位模块(1100)以及相位内插模块(1200)；

其中，射频放大模块(100)用于对输入的射频信号进行放大，并输出放大后的射频信号；

射频混频器模块(200)的第一输入端与射频放大模块(100)的输出端相连，射频混频器模块(200)的第二输入端与压控数控振荡器模块(900)的输出端相连；

射频混频器模块(200)用于将射频混频器模块(200)的输出信号与压控数控振荡器模块(900)的输出信号进行混频，混频后产生的信号包含零中频分量；同时，射频混频器模块(200)还用于鉴别射频放大模块(100)输出的射频信号与压控数控振荡器模块(900)的输出信号之间的相位差，鉴相结果即为所述零中频分量；

环路滤波器模块(300)的输入端与射频混频器模块(200)的输出端相连；

环路滤波器模块(300)用于滤除射频混频器模块(200)的输出信号中的高频成分，输出所述鉴相结果；

比较器模块(400)的输入端与环路滤波器模块(300)的输出端相连；

比较器模块(400)用于对所述鉴相结果进行单比特量化，得到单比特量化结果；

数字积分器模块(500)的输入端与比较器模块(400)的输出端相连，数字积分器模块(500)的输出端与相连相位内插模块(1200)的输入端相连；

数字积分器模块(500)用于对比较器模块(400)输出的单比特量化结果进行累加操作；数字积分器模块(500)的输出信号即为输入的射频信号的相位解调信号；

包络检测模块(600)的输入端与射频放大模块(100)的输出端相连；

包络检测模块(600)用于检测输入信号的包络大小并输出；

数字时间转换器模块(700)的第一输入端与相位内插模块(1200)的输出端相连，数字时间转换器模块(700)的第二输入端用于接收参考时钟；

数字时间转换器模块(700)用于根据相位内插模块(1200)的输出信号和所述参考时钟之间的相位差转换成对应的数字输出信号；

数字环路滤波器模块(800)的输入端与数字时间转换器模块(700)的输出端相连；

数字环路滤波器模块(800)用于抑制数字时间转换器模块(700)输出信号中的高频分量，输出反映相位差的低频分量；数字环路滤波器模块(800)的输出信号即为输入的射频信号的幅度解调信号；

压控数控振荡器模块(900)的第一输入端与包络检测模块(600)的输出端相连，压控数控振荡器模块(900)的第二输入端与数字环路滤波器模块(800)的输出端相连；

压控数控振荡器模块(900)用于根据包络检测模块(600)的输出信号或者数字环路滤波器模块(800)的输出信号控制自身输出信号的频率；

多模分频器模块(1000)的输入端与压控数控振荡器模块(900)的输出端相连；

多模分频器模块(1000)用于对输入信号进行分频，输出分频后的信号；

产生内插相位模块(1100)的输入端与多模分频器模块(1000)的输出端相连；

产生内插相位模块(1100)用于输出两个信号，所述两个信号为多模分频器模块(1000)输出信号的延时版本，并且所述两个信号之间的相位差是压控数控振荡器模块(900)的一个振荡周期；

相位内插模块(1200)的第一输入端与产生内插相位模块(1100)的输出端相连，相位内插模块(1200)的第二输入端与数字积分器模块(500)的输出端相连；

相位内插模块(1200)用于根据数字积分器模块(500)的输出信号生成一个相位延时，利用此相位延时对产生内插相位模块(1100)输出的两个信号进行相位调整。

2.根据权利要求1所述的接收机系统，其特征在于，比较器模块(400)对所述鉴相结果进行单比特量化，得到单比特量化结果，具体设置为：在所述鉴相结果大于0时，输出数字信号1，而在所述鉴相结果小于0时，输出数字信号0。

3.根据权利要求2所述的接收机系统，其特征在于，数字积分器模块(500)对比较器模块(400)输出的单比特量化结果进行累加操作，具体设置为：当所述单比特量化结果为1时，数字积分器模块(500)的输出为数字积分器模块(500)上一时刻的输出结果加1，而当所述单比特量化结果为0时，数字积分器模块(500)的输出为数字积分器模块(500)上一时刻的输出结果减1。

4.根据权利要求1所述的接收机系统，其特征在于，射频混频器模块(200)基于无源混频器或者吉尔伯特混频器构建得到。

5.根据权利要求1所述的接收机系统，其特征在于，环路滤波器模块(300)为基于有源运算放大器或者无源电阻电容网络构建得到的低通滤波器模块。

6.根据权利要求1所述的接收机系统，其特征在于，比较器模块(400)基于动态比较器构建得到。

7.根据权利要求1所述的接收机系统，其特征在于，包络检测模块(600)基于自混频电路和可变增益放大器电路构建得到。

8.根据权利要求1所述的接收机系统，其特征在于，多模分频器模块(1000)通过Delta-Sigma技术改变分频比，以实现小数分频。

9.根据权利要求1所述的接收机系统，其特征在于，产生内插相位模块(1100)通过两个级联的D触发器对输入信号重定时的方式，产生两个相位差为压控数控振荡器模块(900)的一个振荡周期的输出信号。

10.一种通信系统，其特征在于，包括：发射机系统，以及如权利要求1至9中任一项所述的接收机系统；所述接收机系统用于接收所述发射机系统通过天线发射出的射频信号。