CN1184973A - 对主装置和辅助装置的数据总线授权的均衡方法和设备 - Google Patents
对主装置和辅助装置的数据总线授权的均衡方法和设备 Download PDFInfo
- Publication number
- CN1184973A CN1184973A CN97122269A CN97122269A CN1184973A CN 1184973 A CN1184973 A CN 1184973A CN 97122269 A CN97122269 A CN 97122269A CN 97122269 A CN97122269 A CN 97122269A CN 1184973 A CN1184973 A CN 1184973A
- Authority
- CN
- China
- Prior art keywords
- bus
- request
- arbitration
- control
- state machine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4031—Coupling between buses using bus bridges with arbitration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
一种对多个主装置和辅助装置的主总线授权的均衡设备,包括主总线桥和辅助总线桥,主总线桥用以仲裁主总线的使用权给多个接主总线的主装置的授权,辅助总线桥用以仲裁主总线的使用权给多个接辅助总线的辅助装置的授权。为均衡主总线使用权给主装置和辅助装置的授权,配置了一个逻辑装置。
Description
本发明总的说来涉及接原始数据总线的装置和接辅助数据总线的装置的原始数据总线使用权的授予,更具体说,涉及接原始和辅助数据总线的两装置的总线授权的均衡。
计算机的包括外围装置在内的各种组成部分之间的联系一般是通过总线进行的。在任一给定总线周期,只有一个装置(即主装置)可通过总线进行联系。因此,想进行数据事务处理的装置,在进行事务处理之前必须事先请求和获得授予总线使用权。
在一般的系统中,主装置在数据事务处理完毕之前是不会放开总线的。但在某些情况下,主装置可能被迫放弃对总线的控制权。这种情况可能发生在另一个装置要求总线控制权时。总线仲裁程序若决定将总线的使用权转授予提出请求的装置,就会从主装置撤回授权并将控制权授予提出请求的装置。在此情况下,主装置在放开总线之前只有一个周期。
迄今研制出的能高效利用总线的系统有外围组件互连(PCI)系统。在PCI系统中,各装置都配置有延迟计时器和预定的延迟值。有关PCI系统的详细说明可参看1995年PCI专业组2.1修订版的PCI局部总线规程,这里也把该规程包括进来。PCI系统的实例如图1所示。
所举的PCI系统实例有一个处理器100和一个主桥115,处理器100接系统存储器110,主桥115从局部总线105分接出来。装置125、130、135、140和PCI-PCI桥145通过主PCI总线120接主桥115。装置155、160、165和170通过辅助PCI总线150接PCI-PCI桥145。系统中的装置(即装置125、130、135、140、155、160、165和170)可以是下列任何装置:图形适配器、通信适配器、网络适配器、小型光盘、软盘、硬盘驱动器等。
主桥115按循环模式仲裁总线120控制权应授予下列装置中的哪一个:装置125、130、135、140和PCI-PCI桥145。同样,PCI-PCI桥145以循环模式仲裁总线150的控制权应授予下列装置中的哪一个:装置155、160、165和170。举例说,假设主总线120的控制权以反时针的顺序授权,并假设装置140是目前的主装置,则若PCI-PCI桥145和装置125都同时请求授予主总线120的控制权,装置125就会在控制权授予PCI-PCI桥145之前先得到主总线120的授权。PCI-PCI桥145每当装置155、160、165和170中的某一个拟与主总线120上的一个装置或者与处理器100或系统存储器110进行数据事务处理时就请求主总线120的控制权。
上面说过,各PCI装置包括PCI-PCI桥145在内都有一个延迟计时器,以确定装置无论数据传输是否完成都必须放弃总线控制权的时间。当然,若数据传输在延迟时间过去之前完成,装置就会在那时放弃总线的控制权。在任何情况下,总线的控制权被主装置放弃时,仲裁体制中下一个提出请求的装置就会被授予总线的控制权,从而成为新的主装置。若系统中的所有装置都不断请求主总线120的控制权(最坏情况),则总线120上的装置每过n个仲裁周期就会获得总线的控制权,其中n是装置的数目,包括接总线120的PCI-PCI桥在内。但辅助总线150上的装置只有当每次主桥115授予PCI-PCI桥145总线120的控制权时才拥有总线控制权。就是说,PCI-PCI桥145每次获得总线控制权时总使装置155、160、165和170中不同的一个装置拥有总线120。因此,辅助总线150上的装置每(n×m)个仲裁周期会拥有主总线120的所有权,其中m为辅助总线150上装置的数目。
某些装置,例如通信适配器,其延迟要求是固定的,就是说,这些装置有一个缓存器在总线控制权授予装置之前临时储存固定量的数据。若超过延迟要求(即若缓存器在装置实际被授予总线控制权之前就满额),则会产生超限差错(即新数据可能会在缓存器中复制到现有数据上)。这个差错发生在接辅助总线150的装置上的可能性大些,因为这些装置每(n×m)个仲裁周期就会被授予主总线120的控制权。为从这个差错恢复原状,装置必须请求存于缓存器的数据的原装置重新发送数据。此外,各装置若被迫在数据事务处理过程中放弃主总线120,就必须重新起动传输周期,从而对系统性能产生不良影响。
此外,如上面说过的那样,主总线120上的装置拥有总线所有权的频度比总线150上的装置高。因此,辅助总线150上装置的吞吐量显著小于主总线120上装置的吞吐量(吞吐量是在一定时间内传输的数据量)。
因此,技术上需要有一种均衡主总线120上装置和辅助总线150上装置间对主总线120的所有权的设备和方法。
本发明即解决了技术上的上述需要。本发明提供了一种用以均衡对多个主装置和辅助装置主总线授权的方法和设备。这种设备有一个主总线桥和一个辅助总线桥,主总线桥用以仲裁主总线的控制权应授予接主总线的多个主装置中的哪一个主装置,辅助总线桥用以仲裁主总线的控制权应授予接辅助总线的多个辅助装置中的哪一个辅助装置。为均衡主总线控制权对主装置和辅助装置的授予,配置了一个逻辑装置。
图1是PCI系统的方框图。
图2是采用本发明的计算机系统的方框图。
图3是采用本发明的计算机系统更详细的方框图。
图4是本发明中使用的控制状态机的状态图。
图5是本发明中使用的仲裁状态机的状态图。
图6是本发明使用PCI桥和ISA桥的计算机系统的详细方框图。
图7是使用PCI桥和ISA桥时控制状态机的状态流程图。
图2是采用本发明的计算机系统的方框图。这种计算机可以取例如IBM公司销售的RS/6000系统之类的工作站的形式,但本发明并不限于此,还可适用于基本上为任何计算机的系统。
尽管如此,图2由图1连同逻辑电路175构成。逻辑电路175接辅助总线150上的各装置以及PCI-PCI桥145和主桥115。逻辑电路175用以确保PCI-PCI桥145一旦被授予主总线120的控制权时,在辅助总线150上所有提出请求的装置请求得到满足之前保留对总线的控制权。因此,就确保了总线120和150上的装置每(n+m-1)个仲裁周期可以使用总线120,而不是象对主总线120上的装置那样为每n个仲裁周期和象对辅助总线150上的装置那样为每(n×m)个仲裁周期可以使用总线120。
图3是采用本发明的计算机系统更详细的方框图。从图3中可以看到,逻辑电路175由仲裁状态机310和控制状态机320彼此连接组成。仲裁状态机310还通过接辅助桥150的各装置相应的选通请求线路接PCI-PCI桥145。控制状态机320接装置155、160、165和170的请求线路。控制状态机320还通过存储确认(memack)线路和存储请求(memreg)线路接主桥115。存储请求线路肯定阻止处理机100使用主总线120的要求。主桥在一旦处理机100被禁止使用总线120时则肯定“存储确认”。
装置125、130、135、140和逻辑电路175各通过请求线路和授权线路接主桥115。如销后即将更全面说明的那样,控制状态机320用以确保总线120的授权,仲裁状态机310用以控制辅助总线150上提出请求的装置对总线的请求。
图4是控制状态机320的状态图。在步骤400,控制状态机320处于空闲状态或状态0。这表明去图3的主桥115的“存储请求”和“请求”(图中以“请求”5表示)信号都被否定。在步骤405,确定装置155、160、165和170的任何一个是否要求主总线120的控制权。若答案是否定的,则控制状态机320仍然处于空闲状态,程序返回到步骤400。若答案是肯定的,则控制状态机320通过肯定存储请求信号而转入状态1。在步骤415。确定主桥115是否根据存储请求信号已给控制状态机320发送存储确认信号。若未发送,则控制状态机320不转入状态2,程序返回到步骤410。若已发送,则控制状态机320通过肯定请求5信号而转入状态2(步骤420)。在步骤425,确定主桥115是否已通过肯定授权5将总线120的控制权授予控制状态机320。若未授予,则控制状态机仍然处于状态2。若已授予,控制状态机320就转入状态3。在状态3,控制状态机320通知仲裁状态机310它拥有主总线120。通知时,仲裁状态机310提出选通请求X(gregx),其中X对应于将授予总线120使用权的提出请求的装置。授予总线使用权时,装置的数据事务处理过程就结束了。在步骤435,确定仲裁状态机310是否已全部完成其仲裁周期。若尚未完成,则控制状态机320停留在状态3。在仲裁状态机310恢复到其空闲状态之前,控制状态机一直处于状态3。仲裁状态机310已恢复到其空闲状态时,控制状态机320就恢复到空闲状态或状态0,且否定存储请求和请求5信号。
图5是仲裁状态机310的状态图。在状态0时,仲裁状态机310处于空闲状态。状态1、2、3和4相当于分别授予装置155、160、165和170总线的使用权。状态5可供系统中另一个桥用。这个桥可以是另一个PCI桥、工业标准体系结构(ISA)桥、扩充的工业标准体系结构(EISA)桥或微信道桥(微信道是国际商用机器公司的一个商标)。
如图中所示,仲裁状态机310按反时针方式工作。但仲裁状态机310只有在所有装置已请求使用总线时才会进入所有状态。应该指出的是,各状态相当于给某一装置提供服务。举例说,假设装置170、160和165按此顺序请求使用总线120,则一接到控制状态机320已获授权使用总线的通知,仲裁状态机310就会从步骤500(状态0)进入步骤520(状态2)。在状态2,仲裁状态机310给PCI-PCI桥145发送请求装置2选通,即选通请求2的信号。于是,PCI-PCI桥145就将总线的使用权授予装置2(即装置160)。但在状态2,装置155若表达其希望使用总线120的愿望,则在下一个主总线仲裁周期之前是不能允许的,因为仲裁状态机310只有通过状态0才能从状态2进入状态1。数据事务处理周期终了之后,仲裁状态机310会转入状态3(步骤530)依次伺候装置165,再转入状态4伺候装置170。状态4之后,仲裁状态机310会转入状态0(步骤500)。控制状态机320自己恢复到空闲状态之前,仲裁状态机310仍然处于状态0。这样,可防止仲裁状态机310在每一个主仲裁总线周期伺候辅助总线150上各装置的次数多于一次。
工作时,辅助总线150上的装置想使用主总线120时,就给逻辑电路175中的控制状态机320发出请求。于是,控制状态机320给主桥115发送“存储请求”。主桥115已阻止处理器100使用主总线120时,给控制状态机320发送“存储确认”。这时,逻辑电路175通过肯定其接主桥115的请求信号(请求5)请求使用主总线120。主桥115确定轮到逻辑电路175使用主总线120时,就通过肯定接逻辑电路175的授权信号(授权5)授予总线的使用权。控制状态机320一旦检测出授权信号,就通知仲裁状态机310它现在已拥有总线120。接着,仲裁状态机310给PCI-PCI总线145发送适当的仲裁请求电平。于是,PCI-PCI总线145将总线120的使用权授予适当的装置。
前面说过,逻辑电路175拥有总线120时,所有接总线150的提出请求的装置都有使用总线的机会。授予各提出请求的装置总线使用权之后,逻辑电路175就放异对总线的拥有权。
有时候,总线120上还接有另外的桥。举例说,图6中,装置180是个ISA桥且假设其ISA总线上接有ISA装置(图中未示出)。ISA桥想拥有主总线120时,就通过给逻辑电路175发送ISA桥请求185表达其希望这样做的愿望。逻辑电路175获得总线所有权且已授予所有接辅助PCI总线150的提出请求的装置总线使用权时,就将总线的控制权传给ISA桥180。
图7是控制状态机320伺候PCI-PCI桥145和ISA桥180时的状态流程图。在步骤700,控制状态机320处于空闲状态或状态0。在步骤705,确定装置155、160、165、170中任何一个是否提出使用主总线120的请求。若没有提出,则控制状态机320仍然处在空闲状态,程序返回到步骤700。若已提出,控制状态机就通过肯定存储请求信号而转入状态1(步骤710)。在步骤715,确定主桥是否已给控制状态机320发送存储确认信号。若未发送,控制状态机320就不转入状态2,程序返回到步骤710。若已发送,控制状态机320就通过肯定请求5信号而转入状态2(步骤720)。在步骤725,确定主桥是否已通过肯定授权5而授予控制状态机320总线使用权。若未授予,控制状态机就仍然处于状态2。若已授予,则在步骤730确定辅助总线150上是否有任何一个装置请求使用主总线120。若有,控制状态机就转入状态5(步骤735)。若没有,控制状态机320就必须借助ISA桥180解除其空闲状态。
在状态5,控制状态机320通知仲裁状态机310它拥有主总线120。在步骤740,确定仲裁状态机310是否已完成其仲裁的整个周期。若未完成,则控制状态机320就停在状态5。若已完成,则确定ISA桥180是否有正在提出请求的线路(步骤745)。若没有,控制状态机320就恢复到其空闲状态。若有,控制状态机320就通过授予ISA桥180总线120的使用权而转入状态6(步骤750)。在步骤755,确定ISA请求是否已撤消。若未撤消,控制状态机320就仍然处在状态6。若已撤消,控制状态机320就恢复到其空闲状态。
若在步骤730中经确定辅助总线150上的装置都没有请求授予主总线120的使用权,则确定ISA桥180是否请求使用主总线120(步骤760)。若不请求,控制状态机320就恢复到空闲状态。若请求,控制状态机320就转入状态3(步骤770)。在状态3,控制状态机320授予ISA桥180总线120的使用权。控制状态机320在ISA请求撤消之前仍然处于状态3(步骤780)。撤消ISA请求时,确定接辅助PCI总线150的任何一个装置是否要求使用主PCI总线120(步骤790)。若没有,控制状态机恢复到空闲状态。若有,控制状态机320就转入状态4(步骤800)。状态4与上一段所讨论的状态5相当。控制状态机在仲裁状态机310进入其空闲状态之前一直处在状态4。一旦仲裁状态机310进入空闲状态,控制状态机则恢复到其空闲状态(步骤810)。
总之,若在伺候辅助总线150上的装置时ISA桥180提出使用主总线120的请求,逻辑电路175就伺候ISA桥180然后放弃对总线120的所有权。同样,若在伺候ISA桥180时接辅助总线150的一个或所有装置请求授予总线120的使用权时,逻辑电路175就伺候各装置然后放弃对总线120的所有权。在上述各情况下,系统承担有关的内务操作(即肯定存储确认,等待存储请求,核实请求5和授权5等),只一次借助逻辑电路175挪用总线20,因而系统性能大在提高。
虽然上面就一些具体实施例全面说明了本发明,但其它一些实施例对本技术领域的普通技术人员来说也是显而易见的。举例说,仲裁状态机310可以不按反时针方式伺候各装置。储存在寄存器中的编码数据可用来跟踪在各现行主总线仲裁周期被伺候的各装置。例如,编码数据的第一位元可对应于第一装置,第二位元对应于第二装置,如此类推。在伺候任何装置之前,编码数据的所有位元可初始化为0。伺候某一装置时。对应于该装置的位元可以置1。这样就可以使装置以任何顺序发出使用总线120的请求,且只要逻辑电路175控制着总线都可在现行主总线仲裁周期使用总线120。所有提出请求的装置在现行主总线仲裁周期都已接受一次伺候之后,仲裁状态机310就可以恢复到其空闲状态。
因此,上述说明不应视为对本发明在所附权利要求书中所述范围的限制。
Claims (12)
1.一种对多个主装置和多个辅助装置的总线授权的均衡设备,其特征在于包括:
第一仲裁装置,用以仲裁所述总线使用权给所述多个主装置的第一授权,所述多个主装置接所述第一仲裁装置;
第二仲裁装置,用以仲裁所述总线使用权给所述多个辅助装置的第二授权,所述多个辅助装置接所述第二仲裁装置;
均衡装置,接所述第一和第二仲裁装置,用以均衡所述第一和所述第二授权。
2.如权利要求1所述的设备,其特征在于,所述均衡装置包括:
控制装置,用以请求和从所述第一仲裁装置接收所述总线的控制权;和
授权装置,用以将所述总线的使用权授予所述辅助装置。
3.如权利要求2所述的设备,其特征在于,所有要求使用所述总线的辅助装置在所述总线的控制权归还所述第一仲裁装置之前都被授予所述总线的使用权。
4.如权利要求3所述的设备,其特征在于,在请求所述总线的控制权之前,所述控制装置请求和接收证实使用所述总线的处理器已被禁止使用。
5.如权利要求4所述的设备,其特征在于,所述授权装置包括请求装置,用以请求所述第二仲裁装置依次向各提出请求的装置授予所述总线使用权。
6.如权利要求5所述的设备,其特征在于,还包括第三仲裁装置,用以仲裁所述总线使用权给多个第三装置的第三授权,所述第三仲裁装置向所述均衡装置请求授予所述总线使用权。
7.一种对多个主装置和多个辅助装置的总线授权的均衡方法,其特征在于包括下列步骤:
仲裁所述总线使用权给所述多个主装置的第一授权;
仲裁所述总线使用权给所述多个辅助装置的第二授权;
均衡所述第一和所述第二授权。
8.如权利要求7所述的方法,其特征在于,所述均衡步骤包括下列步骤:
请求和从所述第一仲裁装置接收所述总线的控制权,和
授予所述辅助装置所述总线的使用权。
9.如权利要求8所述的方法,其特征在于还包括以下步骤:在所述总线的控制权归还所述第一仲裁装置之前授予所有想使用所述总线的辅助装置所述总线使用权。
10.如权利要求9所述的方法,其特征在于还包括以下步骤:请求和接收证实使用所述总线的处理器在所述请求和接收步骤之前已被禁止使用。
11.如权利要求10所述的方法,其特征在于,所述授权步骤包括请求所述第二仲裁装置依次授予各提出请求的装置所述总线使用权的步骤。
12.如权利要求11所述的方法,其特征在于还包括仲裁所述总线使用权给多个第三装置的第三授权的步骤,所述仲裁所述第三授权的步骤包括请求授予所述总线使用权的步骤。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/762,901 US5805836A (en) | 1996-12-10 | 1996-12-10 | Method and apparatus for equalizing grants of a data bus to primary and secondary devices |
US762,901 | 1996-12-10 | ||
US762901 | 1996-12-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1184973A true CN1184973A (zh) | 1998-06-17 |
CN1133939C CN1133939C (zh) | 2004-01-07 |
Family
ID=25066338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB97122269XA Expired - Fee Related CN1133939C (zh) | 1996-12-10 | 1997-11-08 | 对主装置和辅助装置的数据总线授权的均衡方法和设备 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5805836A (zh) |
JP (1) | JPH10177544A (zh) |
KR (1) | KR100237983B1 (zh) |
CN (1) | CN1133939C (zh) |
TW (1) | TW342475B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100350766C (zh) * | 2003-12-11 | 2007-11-21 | 阿尔卡特公司 | 保护传输网络集线器与中心站点/接入点间的连接的方法 |
CN100356355C (zh) * | 2003-08-01 | 2007-12-19 | 上海奇码数字信息有限公司 | 仲裁器和仲裁方法 |
CN1791219B (zh) * | 2004-12-15 | 2010-09-01 | 三星电子株式会社 | 用于片上系统的双层总线结构 |
CN102004709B (zh) * | 2009-08-31 | 2013-09-25 | 国际商业机器公司 | 处理器局部总线到高级可扩展接口之间的总线桥及映射方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6021483A (en) * | 1997-03-17 | 2000-02-01 | International Business Machines Corporation | PCI-to-PCI bridges with a timer register for storing a delayed transaction latency |
JP4097847B2 (ja) * | 1999-07-05 | 2008-06-11 | 株式会社リコー | バス・ブリッジのアービトレーション方法 |
US6446151B1 (en) * | 1999-09-29 | 2002-09-03 | Agere Systems Guardian Corp. | Programmable time slot interface bus arbiter |
KR20050072541A (ko) * | 2004-01-07 | 2005-07-12 | 삼성전자주식회사 | 버스 할당 방법 및 장치 |
US20090037635A1 (en) * | 2006-03-17 | 2009-02-05 | Shanghai Magima Digital Information Co., Ltd. | Bus arbitration device |
CN111478841A (zh) * | 2020-04-15 | 2020-07-31 | 联合华芯电子有限公司 | 一种采用特殊编码方式的数据传输系统和方法 |
CN111478842A (zh) * | 2020-04-15 | 2020-07-31 | 联合华芯电子有限公司 | 一种高速数据传输系统和方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3983540A (en) * | 1975-09-08 | 1976-09-28 | Honeywell Inc. | Rapid bus priority resolution |
JPS5553722A (en) * | 1978-10-17 | 1980-04-19 | Toshiba Corp | Priority control system |
US4570220A (en) * | 1983-11-25 | 1986-02-11 | Intel Corporation | High speed parallel bus and data transfer method |
US4654820A (en) * | 1983-11-30 | 1987-03-31 | At&T Bell Laboratories | Interrupt bus structure |
US4633394A (en) * | 1984-04-24 | 1986-12-30 | International Business Machines Corp. | Distributed arbitration for multiple processors |
US4621202A (en) * | 1984-11-13 | 1986-11-04 | Motorola, Inc. | Bi-directional bus isolation circuit |
US4785394A (en) * | 1986-09-19 | 1988-11-15 | Datapoint Corporation | Fair arbitration technique for a split transaction bus in a multiprocessor computer system |
ES2032851T3 (es) * | 1987-04-22 | 1993-03-01 | International Business Machines Corporation | Conmutador de adaptadores de buses para mejorar la disponibilidad de una unidad de control. |
US4924380A (en) * | 1988-06-20 | 1990-05-08 | Modular Computer Systems, Inc. (Florida Corporation) | Dual rotating priority arbitration method for a multiprocessor memory bus |
US5175822A (en) * | 1989-06-19 | 1992-12-29 | International Business Machines Corporation | Apparatus and method for assigning addresses to scsi supported peripheral devices |
DE69030640T2 (de) * | 1989-11-03 | 1997-11-06 | Compaq Computer Corp | Multiprozessorarbitrierung in für Einzelprozessor bestimmten Arbitrierungsschemas |
US5146596A (en) * | 1990-01-29 | 1992-09-08 | Unisys Corporation | Multiprocessor multifunction arbitration system with two levels of bus access including priority and normal requests |
US5420989A (en) * | 1991-06-12 | 1995-05-30 | Cyrix Corporation | Coprocessor interface supporting I/O or memory mapped communications |
EP0559408B1 (en) * | 1992-03-04 | 1998-08-26 | Motorola, Inc. | A method and apparatus for performing bus arbitration using an arbiter in a data processing system |
US5450551A (en) * | 1993-05-28 | 1995-09-12 | International Business Machines Corporation | System direct memory access (DMA) support logic for PCI based computer system |
US5475850A (en) * | 1993-06-21 | 1995-12-12 | Intel Corporation | Multistate microprocessor bus arbitration signals |
JPH07200432A (ja) * | 1993-12-17 | 1995-08-04 | Internatl Business Mach Corp <Ibm> | データ通信方法及びシステム連結装置 |
US5555383A (en) * | 1994-11-07 | 1996-09-10 | International Business Machines Corporation | Peripheral component interconnect bus system having latency and shadow timers |
US5737494A (en) * | 1994-12-08 | 1998-04-07 | Tech-Metrics International, Inc. | Assessment methods and apparatus for an organizational process or system |
-
1996
- 1996-12-10 US US08/762,901 patent/US5805836A/en not_active Expired - Fee Related
-
1997
- 1997-07-08 TW TW086109622A patent/TW342475B/zh active
- 1997-08-27 KR KR1019970041382A patent/KR100237983B1/ko not_active IP Right Cessation
- 1997-11-08 CN CNB97122269XA patent/CN1133939C/zh not_active Expired - Fee Related
- 1997-11-19 JP JP9318190A patent/JPH10177544A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100356355C (zh) * | 2003-08-01 | 2007-12-19 | 上海奇码数字信息有限公司 | 仲裁器和仲裁方法 |
CN100350766C (zh) * | 2003-12-11 | 2007-11-21 | 阿尔卡特公司 | 保护传输网络集线器与中心站点/接入点间的连接的方法 |
CN1791219B (zh) * | 2004-12-15 | 2010-09-01 | 三星电子株式会社 | 用于片上系统的双层总线结构 |
CN102004709B (zh) * | 2009-08-31 | 2013-09-25 | 国际商业机器公司 | 处理器局部总线到高级可扩展接口之间的总线桥及映射方法 |
Also Published As
Publication number | Publication date |
---|---|
TW342475B (en) | 1998-10-11 |
US5805836A (en) | 1998-09-08 |
JPH10177544A (ja) | 1998-06-30 |
KR19980063425A (ko) | 1998-10-07 |
KR100237983B1 (ko) | 2000-01-15 |
CN1133939C (zh) | 2004-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3231596B2 (ja) | 待ち時間及びシャドー・タイマを有するバス・システム | |
EP0450233A2 (en) | Bus access for digital computer system | |
US4779089A (en) | Bus arbitration controller | |
KR0167818B1 (ko) | 버스 중재 시스템, 버스 중재 회로, 버스 중재 방법 및 데이타 전송 방법 | |
US5379434A (en) | Apparatus and method for managing interrupts in a multiprocessor system | |
US4381542A (en) | System for interrupt arbitration | |
US6718422B1 (en) | Enhanced bus arbiter utilizing variable priority and fairness | |
CN1133939C (zh) | 对主装置和辅助装置的数据总线授权的均衡方法和设备 | |
JP2622654B2 (ja) | 複数要求間の仲裁方法およびその装置 | |
JP2597456B2 (ja) | 直接アクセス記憶装置へのアクセス調整システム及び方法 | |
US20020019899A1 (en) | Method of bus priority arbitration | |
JPH05216811A (ja) | 二バス間のトランザクションを制御する再試行方法 | |
GB2228349A (en) | Data transfer bus with virtual memory | |
WO1995020192A1 (en) | Bus deadlock avoidance during master split-transactions | |
CA2007737C (en) | Data transfer operations between two asynchronous buses | |
US5987552A (en) | Bus protocol for atomic transactions | |
CN1232566A (zh) | 总线接口控制电路 | |
US6959354B2 (en) | Effective bus utilization using multiple bus interface circuits and arbitration logic circuit | |
JPH0816874B2 (ja) | データ処理システムでの複数ユーザによる資源アクセスを管理する方法および装置 | |
EP1187029B1 (en) | Peripheral component interconnect arbiter implementation with dynamic priority scheme | |
US5455912A (en) | High speed/low overhead bus arbitration apparatus and method for arbitrating a system bus | |
EP0217350B1 (en) | Data transfer control unit and system | |
US5931931A (en) | Method for bus arbitration in a multiprocessor system | |
EP0425181B1 (en) | Preference circuit for a computer system | |
EP0425194B1 (en) | Computer system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040107 Termination date: 20091208 |