CN118451553A - 氮化物基半导体器件及其制造方法 - Google Patents

氮化物基半导体器件及其制造方法 Download PDF

Info

Publication number
CN118451553A
CN118451553A CN202280084104.8A CN202280084104A CN118451553A CN 118451553 A CN118451553 A CN 118451553A CN 202280084104 A CN202280084104 A CN 202280084104A CN 118451553 A CN118451553 A CN 118451553A
Authority
CN
China
Prior art keywords
nitride
based semiconductor
layer
semiconductor device
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280084104.8A
Other languages
English (en)
Inventor
郝荣晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Semiconductor Co Ltd
Original Assignee
Innoscience Suzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Semiconductor Co Ltd filed Critical Innoscience Suzhou Semiconductor Co Ltd
Publication of CN118451553A publication Critical patent/CN118451553A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种半导体器件，包括沟道层，第一阻挡层，第二阻挡层和栅极。第一阻挡层设置在沟道层上。具有分离部分的第二阻挡层覆盖第一阻挡层，从而在沟道层中且在分离部分的正下方形成不连续沟道。栅极延伸到第二阻挡层的分离部分之间的区域中。

Description

氮化物基半导体器件及其制造方法
技术领域
一般地，本发明涉及氮化物基半导体器件。更具体地，本发明涉及具有两步形成的阻挡层的增强型氮化物基半导体器件。
背景技术
近年来，对高电子迁移率晶体管(HEMT)的研究越来越盛行，特别是对于高功率开关和高频应用。III族氮化物基HEMT利用具有不同带隙的两种材料之间的异质结界面以形成量子阱状结构，其容纳二维电子气(2DEG)区域，以满足高功率/频率器件的需求。除了HEMT之外，具有异质结构的器件的例子还包括异质结双极晶体管(HBT)，异质结场效应晶体管(HFET)和调制掺杂FET(MODFET)。
发明内容
在一个方面，本发明提供了一种氮化物基半导体器件。该氮化物基半导体器件包括第一氮化物基半导体层，第二氮化物基半导体层，介电层和栅极。第二氮化物基半导体层设置在第一氮化物基半导体层上，并且具有比第一氮化物基半导体层大的带隙，从而形成异质结和与异质结相邻的二维电子气(2DEG)区域。第二氮化物基半导体层包括与第一氮化物基半导体层接触的第一氮化物基半导体子层和设置在第一氮化物基半导体子层上以在其间形成界面的第二氮化物基半导体子层。介电层覆盖第二氮化物基半导体层并具有至少一部分，其中所述部分穿透第二氮化物基半导体子层以与第一氮化物基半导体子层接触。栅极设置在介电层的所述部分上。第一氮化物基半导体子层足够薄，使得栅极正下方的2DEG区域的区带的电子密度不足，从而防止电子在2DEG区域中自由地平行移动。
在另一个方面，本发明提供了一种用于制造半导体器件的方法。该方法包括如下步骤。形成第一氮化物基半导体层。在第一氮化物基半导体层上形成第二氮化物基半导体层的第一氮化物基半导体子层，其中第二氮化物基半导体层的带隙大于第一氮化物基半导体层的带隙，且第一氮化物基半导体子层的厚度不足以诱发2DEG区域。掩模层设置在第一氮化物基半导体子层上。在第一氮化物基半导体子层上形成第二氮化物基半导体层的第二氮化物基半导体子层，使得掩模层和第二氮化物基半导体子层一起覆盖第一氮化物基半导体子层，其中第一氮化物基半导体子层和第二氮化物基半导体子层的厚度足以在其下方诱发2DEG区域。移除所述掩模层以暴露第一氮化物基半导体子层。形成介电层以覆盖第二氮化物基半导体层，使得介电层的至少一部分与第一氮化物基半导体子层接触。栅极形成在介电层的所述部分上。
在再一个方面，本发明提供了一种半导体器件。该半导体器件包括沟道层，第一阻挡层，第二阻挡层和栅极。第一阻挡层设置在沟道层上。具有分离部分的第二阻挡层覆盖第一阻挡层，从而在沟道层中且在分离部分正下方形成不连续沟道。栅极延伸到第二阻挡层的分离部分之间的区域中。
通过上述构造，在本发明中，阻挡层是两步形成的。首先，形成底部的阻挡子层以覆盖沟道层。底部的阻挡子层足够薄，使得在该制造阶段由于较弱的极化效应而不会形成2DEG区域。然后，在底部的阻挡子层上再生长顶部的阻挡子层，其中顶部的阻挡子层包括分离部分。通过这种制造方法，可以区域性地加厚阻挡层的厚度以增强分离部分正下方的极化效应的程度。这样，可以在沟道层中引入不连续沟道，从而实现增强型半导体器件。半导体器件的制造工艺简单，且可以避免使用额外的蚀刻步骤来蚀刻氮化物基半导体层，因此本发明的半导体器件具有良好的可靠性，良好的电特性和良好的成品率。
附图说明
当结合附图阅读时，可以根据以下详细描述容易理解本发明的各个方面。应当注意的是，各种特征可以不按比例绘制。即，为清楚起见，可以任意增加或减小各种特征的尺寸。在下文中参考附图更详细地描述本发明的实施例，其中：
图1是根据本发明的一些实施例的氮化物基半导体器件的垂直截面图；
图2A，图2B，图2C，图2D，图2E和图2F示出了根据本发明的一些实施例的用于制造氮化物基半导体器件的方法的不同阶段；
图3是根据本发明的一些实施例的氮化物基半导体器件的垂直截面图；
图4A，图4B，图4C和图4D示出了根据本发明的一些实施例的用于制造氮化物基半导体器件的方法的不同阶段；
图5是根据本发明的一些实施例的氮化物基半导体器件的顶视图；以及
图6是根据本发明的一些实施例的半导体器件的垂直截面图。
具体实施方式
在附图和详细描述中使用相同的附图标记来表示相同或相似的部件。根据以下详细描述并结合附图将容易理解本发明的实施例。
诸如“上”，“下”，“左”，“右”，“顶”，“底”，“垂直”，“水平”，“侧”，“较高”，“较低”等的空间描述是相对于某一部件或某一组部件，或一个部件或一组部件的某一平面来指定的，以用于图中所示部件的定向。应当理解的是，这里使用的空间描述仅用于说明的目的，并且这里描述的结构的具体实现可以以任何取向或方式在空间上布置，只要这种布置不偏离本发明的精神。
此外，应注意的是，受限于器件制造条件，在实际器件中，描绘为近似矩形的各种结构的实际形状可以是弯曲的，或具有圆角，或具有稍微不均匀的厚度等。直线和直角仅用于方便表示层和特征。
在下面的描述中，半导体器件/晶粒/封装以及用于制造其的方法被阐述为优选示例。显而易见的是，在不脱离本发明的范围和精神的情况下，可以进行修改，包括添加和/或替换。可以省略具体细节以免出现混淆。然而，撰写本发明的目的是为了使本领域技术人员能够实践其教导而无需过多的实验。
图1是根据本发明的一些实施例的氮化物基半导体器件1A的垂直截面图。
参考图1，氮化物基半导体器件1A包括衬底10，缓冲层12，氮化物基半导体层14，16，电极20，22，介电层30，栅极40和钝化层50。
衬底10可以是半导体衬底。衬底10的示例性材料可以包括但不限于Si，SiGe，SiC，砷化镓，p掺杂的Si，n掺杂的Si，蓝宝石，绝缘体上半导体(例如绝缘体上硅(SOI))或其它合适的衬底材料。在一些实施例中，衬底10可包括但不限于III族元素，IV族元素，V族元素或其组合(例如，III-V化合物)。在其它实施例中，衬底10可包括但不限于一个或多个其它特征，例如掺杂区，掩埋层，外延(epi)层或其组合。
缓冲层12设置在衬底10和氮化物基半导体层14之间。缓冲层12可配置成减少衬底10与氮化物基半导体层14之间的晶格及热失配，由此克服由失配/差异引起的缺陷。缓冲层12可以包括III-V化合物。III-V化合物可包括但不限于铝，镓，铟，氮或其组合。因此，缓冲层的示例性材料可以进一步包括但不限于GaN，AlN，AlGaN，InAlGaN或其组合。
在一些实施例中，半导体器件1A还可以包括成核层(未示出)。成核层可以形成在衬底10和缓冲层12之间。成核层被配置为提供过渡以适应衬底10和缓冲层12的III族氮化物层之间的失配/差异。成核层的示例性材料可以包括但不限于AlN或任何其合金。
实现常关n-沟道半导体器件的一种方式是在AlGaN阻挡层中形成凹槽结构并将栅极填充在其中，从而消除栅极正下方的2DEG区域的区带。因此，需要对AlGaN层执行破坏性步骤，例如蚀刻步骤。然而，该蚀刻步骤可能导致侧壁/表面意外受损，并且该AlGaN层的凹陷/波纹表面可能导致载流子散射，从而降低载流子迁移率并增强半导体器件的导通电阻。此外，需要精确控制蚀刻步骤，因此难以提高良率。
为了克服上述问题，本发明提供了一种新颖的结构。
氮化物基半导体层14可设置在缓冲层12上。之后，形成薄的氮化物基半导体层162以覆盖整个氮化物基半导体层14。氮化物基半导体层14的示例性材料可包括但不限于氮化物或III-V族化合物，例如GaN，AlN，InN，InxAlyGa(1-x-y)N(x+y≤1)，或AlxGa(1-x)N(x≤1)。氮化物基半导体层162的示例性材料可包括但不限于氮化物或III-V族化合物，例如GaN，AlN，InN，InxAlyGa(1-x-y)N(x+y≤1)，或AlyGa(1-y)N(y≤1)。
选择氮化物基半导体层14和氮化物基半导体层162的示例性材料，使得氮化物基半导体层162的带隙(即，禁带宽度)大于氮化物基半导体层14的带隙，从而使其电子亲和力彼此不同并在其间形成异质结。
例如，当氮化物基半导体层14是带隙约为3.4eV的未掺杂GaN层时，氮化物基半导体层162可选择为带隙约为4.0eV的AlGaN层。这样，氮化物基半导体层14和氮化物基半导体层162可以分别用作沟道层和阻挡层。
在沟道和阻挡层之间的键合界面处产生三角形阱电位，使得电子在三角形阱中积累。应当注意，2DEG区域的形成与沟道层和阻挡层之间的极化效应的程度正相关，而极化效应的程度由沟道层和阻挡层的厚度比确定。在本发明中，有意地将氮化物基半导体层162的厚度控制为足够薄，从而难以在氮化物基半导体层14中诱发/产生2DEG区域。也就是说，在该制造阶段，没有足够的电子来形成2DEG区域。
为了在外部诱发/产生至少一个2DEG区域，需要增强氮化物基半导体层14和162的极化效应。此后，在氮化物基半导体层162上形成(或再生长)氮化物基半导体层164，从而在其间形成界面IF，其中界面IF为水平界面。在一些实施例中，氮化物基半导体层162和氮化物基半导体层164合并，使得在氮化物基半导体层162和氮化物基半导体层164之间不存在可见界面。
氮化物基半导体层164比氮化物基半导体层162厚。在一些实施例中，氮化物基半导体层162的厚度在约3nm至约5nm的范围内。在一些实施例中，氮化物基半导体层164的厚度在约5nm至约40nm的范围内。
氮化物基半导体层164具有彼此分离的部分P1，P2。凹槽R自然地形成在分离部分P1，P2之间，其中凹槽R由氮化物基半导体层164的两个内侧壁IS1，IS2和氮化物基半导体层162的顶表面限定。氮化物基半导体层164的内侧壁IS1，IS2垂直于氮化物基半导体层162的顶面。选择氮化物基半导体层164的示例性材料，使得氮化物基半导体层164具有比氮化物基半导体层14大的带隙(即，禁带宽度)。通过这种材料选择，氮化物基半导体层164也可用作阻挡层。因此，两个氮化物基半导体层162，164可共同用作较厚的阻挡层(或较厚的氮化物基半导体层16)，且每个氮化物基半导体层162，164可用作氮化物基半导体层16的氮化物基半导体子层。总之，本发明的氮化物基半导体层16是两步形成的。
因此，在本发明中，通过在薄的氮化物基半导体层162上形成氮化物基半导体层164的分离部分P1，P2以区域性地增加阻挡层的厚度，使得在分离部分P1，P2正下方诱发2DEG区域的区带Z1，Z2，其中2DEG区域的区带Z1，Z2彼此分离。也就是说，氮化物基半导体层162和氮化物基半导体层164足够厚，使得其下方的2DEG区域的区带Z1，Z2中的电子形成沟道。氮化物基半导体层162的部分P没有被氮化物基半导体层164的部分P1，P2覆盖，因此由于薄的氮化物基半导体层162，在区带Z1，Z2之间且位于部分P正下方的区带ZG不足以形成沟道，从而防止电子在2DEG区域中自由地平行移动。由于在2DEG区域的区带Z1，Z2之间不存在2DEG区域，因此2DEG区域被自然地中断。2DEG区域的区带Z1，Z2可以被视为不连续的2DEG区域(即，氮化物基半导体层14中的不连续沟道)。因此，可以在不破坏诸如氮化物基半导体层14，16的电特性层的情况下实现n-沟道增强型半导体器件1A。
在一些实施例中，氮化物基半导体层164的示例性材料可以是AlN，AlGaN，AlInN，AlInGaN或其组合。在一些实施例中，氮化物基半导体层164的示例性材料可与氮化物基半导体层162的材料相同。在一些实施例中，氮化物基半导体层164的示例性材料可不同于氮化物基半导体层162的材料。例如，氮化物基半导体层162可包括AlGaN，且氮化物基半导体层164可包括AlInGaN。
在一些实施例中，氮化物基半导体层162和氮化物基半导体层164具有相同的III-V族化合物但具有不同的组成。例如，氮化物基半导体层162包括AlaGa(1-a)N(a≤1)，并且氮化物基半导体层164包括AlbGa(1-b)N(b≤1)，其中b≤1且a<b。其原因是要使较厚的阻挡层更多地诱发2DEG区域。通过组合物的厚度，可以仅增强氮化物基半导体层162与较厚阻挡层之间的浓度差(即，氮化物基半导体层162与氮化物基半导体层164的组合)。在一些实施例中，氮化物基半导体层162包括AlaGa(1-a)N，其中0.02≤a≤0.1，并且氮化物基半导体层164包括AlbGa(1-b)N，其中0.12≤b≤0.3。在一些实施例中，氮化物基半导体层164通过从氮化物基半导体层162再生长而形成。再生长的优点是使氮化物基半导体层164具有至少一种不同于氮化物基半导体层162的特性。
在一些实施例中，氮化物基半导体层162包括AlaGa(1-a)N，其中a≤1，且氮化物基半导体层164包括AlN，AlInN，AlGaN或其组合。在一些实施例中，氮化物基半导体层162包括u-掺杂的AlGaN，并且氮化物基半导体层164包括n-掺杂的AlGaN。再生长可以实现这种差异。电极20，22分别设置在氮化物基半导体层164的部分P1，P2上。电极20，22分别与氮化物基半导体层164的部分P1，P2接触。在一些实施例中，电极20可以用作源电极。在一些实施例中，电极20可以用作漏电极。在一些实施例中，电极22可以用作源电极。在一些实施例中，电极22可以用作漏电极。电极20和22的作用取决于器件设计。
在一些实施例中，电极20和22可以包括但不限于金属，合金，掺杂的半导体材料(例如掺杂的晶体硅)，诸如硅化物和氮化物的化合物，其它导体材料，或其组合。电极20和22的示例性材料可包括但不限于Ti，AlSi，TiN或其组合。每个电极20和22可以是单层，或相同或不同组成的多层。电极20和22与氮化物基半导体层16A形成欧姆接触。此外，可以通过向电极20和22施加Ti，Al或其它合适的材料来实现欧姆接触。
介电层30设置在氮化物基半导体层16上。介电层30与氮化物基半导体层16的顶表面接触。介电层30具有穿透氮化物基半导体层164以与氮化物基半导体子层162接触的部分30P。部分30P沿着两个内侧壁IS1，IS2延伸以与氮化物基半导体子层162接触。部分30P与凹槽R共形，因此由介电层30的部分30P限定的另一凹槽R’自然地形成在凹槽R中(或形成在氮化物基半导体层162的部分P上)。
介电层30的材料可以包括但不限于介电材料。例如，介电层30可以包括但不限于SiNx，SiOx，Si3N4，SiON，SiC，SiBN，SiCBN，氧化物，氮化物，等离子体增强氧化物(PEOX)或其组合。在一些实施例中，介电层30可以是多层结构，例如Al2O3/SiN，Al2O3/SiO2，AlN/SiN，AlN/SiO2或其组合的复合介电层。
在一些实施例中，可选的介电层可以由单层或多层介电材料形成。示例性的介电材料可包括但不限于一个或多个氧化物层，SiOx层，SiNx层，高k介电材料(例如，HfO2，Al2O3，TiO2，HfZrO，Ta2O3，HfSiO4，ZrO2，ZrSiO2等)或其组合。
栅极40设置在介电层30的部分30P上。栅极40通过介电层30的部分30P与氮化物基半导体层162分离。栅极40由介电层30限定的凹槽R’容纳。栅极40延伸到氮化物基半导体层164的部分P1，P2之间的区域中。栅极40具有被介电层30包裹的底部。栅极40的底表面BS在氮化物基半导体层164的厚度范围内。栅极40位于电极20，22之间。例如，栅极40是T形栅极。
栅极40的示例性材料可以包括金属或金属化合物。栅极40可以形成为单层，或相同或不同组成的多层。金属或金属化合物的示例性材料可包括但不限于W，Au，Pd，Ti，Ta，Co，Ni，Pt，Mo，TiN，TaN，金属合金或其化合物，或其它金属化合物。
钝化层50覆盖电极20，22和介电层30。栅极40穿透钝化层50和介电层30。钝化层50的示例性材料可以与介电层40的材料相同或相似。此外，钝化层50可用作平坦化层，其具有水平顶表面以支撑其它层/元件。在一些实施例中，钝化层50可以形成为较厚的层，并且在钝化层50上执行诸如化学机械抛光(CMP)工艺的平坦化工艺以去除多余部分，从而形成水平顶表面。
如下所述，图2A，图2B，图2C，图2D，图2E和图2F示出了用于制造氮化物基半导体器件的方法的不同阶段。在下文中，沉积技术可包括但不限于原子层沉积(ALD)，物理气相沉积(PVD)，化学气相沉积(CVD)，金属有机CVD(MOCVD)，等离子体增强CVD(PECVD)，低压CVD(LPCVD)，等离子体辅助气相沉积，外延生长或其它工艺。
参考图2A，提供了衬底10。通过沉积技术在衬底10上形成缓冲层12。氮化物基半导体层14形成在缓冲层12上。在氮化物基半导体层14上形成氮化物基半导体层162，其中氮化物基半导体层162具有比氮化物基半导体层14大的带隙。控制所形成的氮化物基半导体层162的厚度，使得其厚度不足以诱发2DEG区域。因此，在该制造阶段没有形成2DEG区域。
参考图2B，掩模层ML设置在氮化物基半导体子层162上。在该实施例中，掩模层ML可以具有矩形轮廓。例如，掩模层ML的材料可以是氧化硅，氮化硅或其组合。
参考图2C，在氮化物基半导体层162上形成氮化物基半导体层164，使得掩模层ML和氮化物基半导体层164一起覆盖氮化物基半导体层162。氮化物基半导体层162，164的厚度足够大以在其下方产生2DEG区域。因此，形成了包括氮化物基半导体层162，164的氮化物基半导体层16。
参考图2D，去除掩模层ML以暴露氮化物基半导体层162以及氮化物基半导体层164的内侧壁IS1，IS2。每个内侧壁IS1，IS2的形状都由掩模层ML确定。
参考图2E，形成介电层30以覆盖氮化物基半导体层164，使得介电层30的至少一部分30P与氮化物基半导体层162接触。介电层30共形地覆盖氮化物基半导体层16，使得介电层30在与氮化物基半导体层162接触的部分30P的正上方具有凹部R'。
参看图2F，移除介电层30的部分以暴露氮化物基半导体层164的顶表面。电极20，22形成在氮化物基半导体层164的顶表面上。形成钝化层50以覆盖电极20，22和介电层30。然后，在介电层30的部分30P上形成栅极40。因此，可获得图1中的氮化物基半导体器件1A。
图3是根据本发明的一些实施例的氮化物基半导体器件1B的俯视图。氮化物基半导体器件1B类似于图1中的氮化物基半导体器件1A，不同之处在于氮化物基半导体层164B的内侧壁IS1，IS2相对于氮化物基半导体层162的顶表面倾斜。栅极40B的底部与内侧壁IS1，IS2接触，使得底部具有逐渐变化的宽度。
基于上述配置，由于氮化物基半导体层164B包括具有倾斜的内侧壁IS1或IS2的部分，因此其下方的2DEG区域的区带可具有可变的电子密度，以避免过度的电场变化(例如，电场分布中的峰值)。在一些实施例中，可变的电子密度可以在高密度和低密度之间的差异中用作缓冲。此外，通过氮化物基半导体层164B的倾斜的内侧壁，可以帮助栅极填充进凹槽，从而提高可靠性。
图4A，图4B，图4C，图4D，图4E和图4F中示出了用于制造氮化物基半导体器件1B的方法的不同阶段。在下文中，沉积技术可包括(但不限于)原子层沉积(ALD)，物理气相沉积(PVD)，化学气相沉积(CVD)，金属有机CVD(MOCVD)，等离子体增强CVD(PECVD)，低压CVD(LPCVD)，等离子体辅助气相沉积，外延生长或其它工艺。
参考图4A，提供衬底10。通过沉积技术在衬底10上形成缓冲层12。氮化物基半导体层14形成在缓冲层12上。在氮化物基半导体层14上形成氮化物基半导体层162，其中氮化物基半导体层162具有比氮化物基半导体层14大的带隙。控制所形成的氮化物基半导体层162的厚度，使其厚度不足以诱发2DEG区域。因此，在该制造阶段没有形成2DEG区域。
参考图4B，掩模层ML设置在氮化物基半导体子层162上。在该实施例中，掩模层ML可以具有倒梯形轮廓。
参考图4C，在氮化物基半导体层162上形成氮化物基半导体层164B，使得掩模层ML和氮化物基半导体层164B一起覆盖氮化物基半导体层162。因此，所形成的氮化物基半导体层164B可具有两个倾斜的内侧壁IS1，IS2。
参考图4D，去除掩模层ML以暴露氮化物基半导体层162以及氮化物基半导体层164的内侧壁IS1，IS2。此后，依次形成介电层30，电极20，22，栅极40B和钝化层50，从而获得图3中的氮化物基半导体器件1B。
图5是根据本发明的一些实施例的氮化物基半导体器件1C的俯视图。氮化物基半导体器件1C类似于图1中的氮化物基半导体器件1A，不同之处在于电极20下方的部分P1具有与电极22下方的部分P2不同的厚度。具体地，部分P1的厚度大于部分P2的厚度，使得部分P1正下方的区带Z1的电子密度大于部分P2正下方的区带Z2的电子密度。通过这种配置，可以满足特定的设备要求。
图6是根据本发明的一些实施例的氮化物基半导体器件1D的顶视图。氮化物基半导体器件1D类似于图1中的氮化物基半导体器件1A，不同之处在于介电层30的部分30P填充由氮化物基半导体层16限定的凹槽R，使得部分30P的顶表面高于部分P1(或部分P2)的顶表面。因此，与部分30P的顶表面接触的栅极40D的底表面BS位于氮化物基半导体层16的厚度范围之外。通过这种配置，可以满足特定的设备要求。
基于以上所述，在本发明中，首先在沟道层上形成较薄阻挡层。然后，在较薄阻挡层上再生长具有分离部分的较厚阻挡层，从而可在其间形成界面，由此在沟道层中引入不连续沟道。也就是说，在本发明中，建设性地在沟道层中引入不连续沟道。通过此方法制造的半导体器件可防止由破坏性步骤(例如，蚀刻步骤)引起的不希望的损坏，从而改善半导体器件的可靠性。
选择和描述这些实施例是为了最好地解释本发明的原理及其实际应用，由此使得本领域的其他技术人员能够理解本发明的各种实施例以及适合于预期的特定用途的各种修改。
如本文所用且未另外定义，术语“基本上”，“实质上”，“大约”和“约”用于描述和说明小的变化。当结合某个事件或情况使用时，该术语可以包括事件或情况精确发生的情况以及事件或情况近似发生的情况。例如，当与数值结合使用时，这些术语可以涵盖小于或等于该数值的±10％的变化范围，如小于或等于±5％，小于或等于±4％，小于或等于±3％，小于或等于±2％，小于或等于±1％，小于或等于±0.5％，小于或等于±0.1％，或小于或等于±0.05％。术语“基本上共面”可指沿同一平面放置的微米级距离内的两个表面，如沿同一平面放置的40μm、30μm、20μm、10μm或1μm内的两个表面。
如本文所用，单数术语“一个”，“一种”和“该”可包括复数指示物，除非上下文另外明确指出。在一些实施例的描述中，“在另一组件上”或“在另一组件上方”设置的组件可涵盖前一组件直接设置在后一组件上(例如，与后一组件物理接触)的情况，以及一个或一个以上中间组件位于前一组件与后一组件之间的情况。
虽然已经参考本发明的具体实施例描述和说明了本发明，但是这些描述和说明不是限制性的。本领域技术人员应当理解，在不脱离由所附权利要求限定的本发明的真实精神和范围的情况下，可以进行各种改变并且可以替代等同物。图示未必按比例绘制。由于制造工艺和公差，本发明中的艺术再现与实际装置之间可能存在区别。此外，应当理解的是，由于诸如共形沉积，蚀刻等的制造工艺，实际的器件和层可以偏离附图的矩形层描绘，并且可以包括角表面或边缘，圆角等。可能存在未具体示出的本发明的其它实施例。说明书和附图被认为是说明性的而不是限制性的。可进行修改以使特定情况、材料、物质组成、方法或过程适应本发明的目标、精神和范围。所有这些修改都包括在所附权利要求的范围内。虽然已经参考以特定顺序执行的特定操作描述了本文公开的方法，但应当理解的是，在不脱离本发明的教导的情况下，这些操作可以被组合、细分或重新排序以形成等同的方法。因此，除非在此特别指出，操作的顺序和分组不是限制性的。

Claims (25)

1.一种氮化物基半导体器件，包括：
第一氮化物基半导体层；
第二氮化物基半导体层，其设置在所述第一氮化物基半导体层上并具有比所述第一氮化物基半导体层大的带隙，以形成异质结和与所述异质结相邻的二维电子气(2DEG)区域，其中所述第二氮化物基半导体层包括与所述第一氮化物基半导体层接触的第一氮化物基半导体子层和设置在所述第一氮化物基半导体子层上以在其间形成界面的第二氮化物基半导体子层；
介电层，其覆盖所述第二氮化物基半导体层并具有至少一部分，其中所述部分穿透所述第二氮化物基半导体子层以与所述第一氮化物基半导体子层接触；以及
栅极，其设置在所述介电层的所述部分上，
其中第一氮化物基半导体子层足够薄，使得直栅极正下方的2DEG区域的区带的电子密度不足，从而防止电子在2DEG区域中自由地平行移动。
2.根据前述权利要求中任一权利要求所述的氮化物基半导体器件，其中所述第二氮化物基半导体子层比所述第一氮化物基半导体子层厚。
3.根据前述权利要求中任一权利要求所述的氮化物基半导体器件，其中所述第二氮化物基半导体子层具有两个内侧壁，其中所述介电层的所述部分沿所述内侧壁延伸以与所述第一氮化物基半导体子层接触。
4.根据前述权利要求中任一权利要求所述的氮化物基半导体器件，其中所述第二氮化物基半导体子层的内侧壁垂直于所述第一氮化物基半导体子层的顶表面。
5.根据前述权利要求中任一权利要求所述的氮化物基半导体器件，其中所述第二氮化物基半导体子层的内侧壁相对于所述第一氮化物基半导体子层的顶表面倾斜。
6.根据前述权利要求中任一权利要求所述的氮化物基半导体器件，其中栅极的底表面在第二氮化物基半导体子层的厚度范围内。
7.根据前述权利要求中任一权利要求所述的氮化物基半导体器件，其中所述栅极通过所述介电层与所述第一氮化物基半导体子层分离。
8.根据前述权利要求中任一权利要求所述的氮化物基半导体器件，其中所述栅极具有被所述介电层包裹的底部。
9.根据前述权利要求中任一权利要求所述的氮化物基半导体器件，其中所述栅极是T形栅极。
10.根据前述权利要求中任一权利要求所述的氮化物基半导体器件，其中所述介电层具有凹槽以容纳所述栅极。
11.根据前述权利要求中任一权利要求所述的氮化物基半导体器件，其中所述第一氮化物基半导体层和所述第二氮化物基半导体子层足够厚，使得在其下方的2DEG区域的区带中的电子形成沟道。
12.根据前述权利要求中任一权利要求所述的氮化物基半导体器件，其中所述2DEG区是不连续的2DEG区域。
13.根据前述权利要求中任一权利要求所述的氮化物基半导体器件，其中所述界面为水平界面。
14.根据前述权利要求中任一权利要求所述的氮化物基半导体器件，还包括覆盖所述介电层的钝化层。
15.根据前述权利要求中任一权利要求所述的氮化物基半导体器件，还包括设置在第二氮化物基半导体子层上的一对电极，其中所述栅极位于所述一对电极之间。
16.一种氮化物基半导体器件的制造方法，包括：
形成第一氮化物基半导体层；
在所述第一氮化物基半导体层上形成第二氮化物基半导体层的第一氮化物基半导体子层，其中所述第二氮化物基半导体层的带隙大于所述第一氮化物基半导体层的带隙，并且所述第一氮化物基半导体子层的厚度不足以诱发二维电子气(2DEG)区域；
在所述第一氮化物基半导体子层上设置掩模层；
在所述第一氮化物基半导体子层上形成所述第二氮化物基半导体层的第二氮化物基半导体子层，使得所述掩模层和所述第二氮化物基半导体子层一起覆盖所述第一氮化物基半导体子层，其中所述第一氮化物基半导体子层和所述第二氮化物基半导体子层的厚度足以在其下方诱发2DEG区域；
移除所述掩模层以暴露所述第一氮化物基半导体子层；
形成介电层以覆盖所述第二氮化物基半导体层，使得所述介电层的至少一部分与所述第一氮化物基半导体子层接触；以及
在所述介电层的所述部分上形成栅极。
17.根据前述权利要求中任一权利要求所述的制造方法，其中所述介电层共形地覆盖所述第二氮化物基半导体层，使得所述介电层在其与所述第一氮化物基半导体子层接触的所述部分的正上方具有凹槽。
18.根据前述权利要求中任一权利要求所述的制造方法，其中所述栅极形成在所述凹槽中。
19.根据前述权利要求中任一权利要求所述的制造方法，其中所述掩模层具有矩形轮廓或倒梯形轮廓。
20.根据前述权利要求中任一权利要求所述的制造方法，其中所述掩模层包含氧化硅，氮化硅或其组合。
21.一种半导体器件，包括：
沟道层；
第一阻挡层，其设置在所述沟道层上；
第二阻挡层，其具有分离部分以覆盖所述第一阻挡层，使得在所述沟道层中且在所述分离部分正下方形成不连续沟道；以及
栅极，其延伸到所述第二阻挡层的所述分离部分之间的区域中。
22.根据前述权利要求中任一权利要求所述的半导体器件，其中所述第一阻挡层的材料不同于所述第二阻挡层的材料。
23.根据前述权利要求中任一权利要求所述的半导体器件，还包括分别设置在所述第二阻挡层的所述分离部分上的源极和漏极。
24.根据前述权利要求中任一权利要求所述的半导体器件，其中所述第二阻挡层在所述源极下方的所述分离部分具有不同于所述第二阻挡层在所述漏极下方的所述分离部分的厚度。
25.根据前述权利要求中任一权利要求所述的半导体器件，其中所述第二阻挡层包括AlN，AlGaN，AlInN，AlInGaN或其组合。
CN202280084104.8A 2022-11-24 2022-11-24 氮化物基半导体器件及其制造方法 Pending CN118451553A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/134083 WO2024108490A1 (en) 2022-11-24 2022-11-24 Nitride-based semiconductor device and method for manufacturing thereof

Publications (1)

Publication Number Publication Date
CN118451553A true CN118451553A (zh) 2024-08-06

Family

ID=91194851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280084104.8A Pending CN118451553A (zh) 2022-11-24 2022-11-24 氮化物基半导体器件及其制造方法

Country Status (2)

Country Link
CN (1) CN118451553A (zh)
WO (1) WO2024108490A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015125471A1 (ja) * 2014-02-21 2015-08-27 パナソニック株式会社 電界効果トランジスタ
IT201700064147A1 (it) * 2017-06-09 2018-12-09 St Microelectronics Srl Transistore hemt normalmente spento con generazione selettiva del canale 2deg e relativo metodo di fabbricazione
KR20190112526A (ko) * 2018-03-26 2019-10-07 홍익대학교 산학협력단 이종접합 전계효과 트랜지스터 및 그 제조 방법
CN110875382A (zh) * 2018-08-29 2020-03-10 苏州捷芯威半导体有限公司 半导体器件及其制造方法
CN113363319B (zh) * 2021-05-07 2022-09-13 厦门大学 一种常关型氧化镓基mis-hfet器件

Also Published As

Publication number Publication date
WO2024108490A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
US20230075628A1 (en) Semiconductor device and method for manufacturing the same
US20220376041A1 (en) Semiconductor device and method for manufacturing the same
CN114080691B (zh) 氮化物基半导体装置及其制造方法
CN113875017B (zh) 半导体装置及其制造方法
CN114270532B (zh) 半导体装置及其制造方法
US20220376074A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN114402442B (zh) 氮化物基半导体装置及其制造方法
US20220376042A1 (en) Semiconductor device and method for manufacturing the same
US20240030329A1 (en) Semiconductor device and method for manufacturing the same
CN114207840B (zh) 氮化物基半导体装置及其制造方法
CN118020159A (zh) 基于氮化物的半导体器件及其制造方法
US12027615B2 (en) Semiconductor device and method for manufacturing the same
CN114175268A (zh) 氮化物基半导体装置及其制造方法
CN118451553A (zh) 氮化物基半导体器件及其制造方法
CN115440811B (zh) 半导体器件及其制造方法
WO2024108489A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2023240491A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2023197251A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN118369769A (zh) 半导体器件及其制造方法
CN118525357A (zh) 氮化物基半导体器件及其制造方法
CN118696401A (zh) 氮化物基半导体器件及其制造方法
CN118302863A (zh) 氮化物基半导体器件及其制造方法
CN118251774A (zh) 氮化物基半导体器件及其制造方法
CN118103987A (zh) 半导体器件及其制造方法
CN118339659A (zh) 基于氮化物的半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination