CN118435706A - 陶瓷划线电路基板、陶瓷电路基板、陶瓷划线电路基板的制造方法、陶瓷电路基板的制造方法以及半导体装置的制造方法 - Google Patents

陶瓷划线电路基板、陶瓷电路基板、陶瓷划线电路基板的制造方法、陶瓷电路基板的制造方法以及半导体装置的制造方法 Download PDF

Info

Publication number
CN118435706A
CN118435706A CN202280085072.3A CN202280085072A CN118435706A CN 118435706 A CN118435706 A CN 118435706A CN 202280085072 A CN202280085072 A CN 202280085072A CN 118435706 A CN118435706 A CN 118435706A
Authority
CN
China
Prior art keywords
ceramic
substrate
circuit board
scribe
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280085072.3A
Other languages
English (en)
Inventor
松本幸久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Materials Co Ltd
Original Assignee
Toshiba Corp
Toshiba Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Materials Co Ltd filed Critical Toshiba Corp
Publication of CN118435706A publication Critical patent/CN118435706A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

实施方式的陶瓷划线基板，在形成接合有金属电路的陶瓷电路基板的陶瓷基板的划线的表面侧，通过光纤激光的照射而具备多个槽连通而成的连续槽，连续槽的深度大于40[μm]、且在陶瓷基板的厚度的0.15倍以上且0.5倍以下的范围内。

Description

陶瓷划线电路基板、陶瓷电路基板、陶瓷划线电路基板的制造 方法、陶瓷电路基板的制造方法以及半导体装置的制造方法
技术领域
实施方式大致涉及陶瓷划线电路基板、陶瓷电路基板、陶瓷划线电路基板的制造方法、陶瓷电路基板的制造方法以及半导体装置的制造方法。
背景技术
近年来，随着功率电子设备、下一代功率半导体等需要大电流的半导体元件的发展，兼具散热性和电绝缘性的陶瓷电路基板的需求逐年增加。特别是，随着小型化、高性能化，随着元件的发热增加，为了高效地进行散热，陶瓷基板的厚度有变薄的倾向。另外，为了流过大电流，金属电路有变厚的倾向。
另一方面，为了降低陶瓷基板的制造成本，以更大的形状进行制造后分割为产品尺寸。陶瓷基板中具有高强度、高韧性且兼具高散热性的氮化硅基板中，作为分割为产品尺寸的方法之一，公开了利用通过激光加工形成的划线取得多个的方法(专利文献1)。根据专利文献1，在伴随基于激光加工的取得多个的分割时，不产生必要以上的氮化硅基板的微裂纹，也能够容易且低成本地进行用于取得多个的划线加工。
对此，公开了在陶瓷基板上通过激光形成划线后，用活性金属法与金属板接合，并用蚀刻法形成电路的方法(专利文献2)。根据专利文献2，激光加工处理是在铜板的接合前，在蚀刻后的情况下金属析出，绝缘电阻降低。作为将铜板接合于陶瓷基板后的激光加工处理方法，公开了控制激光输出和激光速度的加工方法(专利文献3)。根据专利文献3，对陶瓷基板(Al2O3)上的金属(铜)进行烧蚀(去除)，得到良好的外观，能够得到几乎没有残留物且没有铜的氧化的基板。然而，在本方法中，需要限定激光输出和激光速度，进一步限定而得到非常良好的外观的情况下，也会产生少量的残留物、铜氧化。
另一方面，分割前的陶瓷基板大幅变薄，金属电路变厚，由此由两者的热膨胀率之差带来的接合后的残留应力变大，因此通过对陶瓷电路基板进行激光加工而产生的技术问题变得显著。例如，氮化硅基板为了具有高强度而沿着划线断裂需要较大的力，因此需要使激光在氮化硅基板的厚度方向上较深地进入。然而，若氮化硅基板薄，则因基于激光的划线形成后的加工工序、输送时施加的力而分割的可能性变大。与此相反，若使激光在氮化硅基板的厚度方向上较浅地进入，则在中途工序中被分割的可能性变低，但在断裂时需要施加较大的力，产生作业的负荷，且有可能由于施加较大的力而在外周部产生缺损或龟裂。
即，明确了如下情况：通过激光加工能够在陶瓷划线电路基板上形成划线，但为了提高划线形成后的作业效率、并且防止缺损或龟裂的产生，需要控制划线的加工方法。
现有技术文献
专利文献
专利文献1：日本特开2002-176119号公报
专利文献2：日本特开2007-324301号公报
专利文献3：日本特开2020-524607号公报
发明内容
发明所要解决的技术问题
近年来，随着功率半导体芯片的结温上升，要求电路基板的高可靠性化。因此，要求不损害高可靠性且兼具散热性和电绝缘性的高强度且薄的陶瓷电路基板。
实施方式解决这样的技术问题，涉及能够从兼具散热性和电绝缘性的高强度且薄的大型陶瓷划线电路基板高效地制造小型陶瓷电路基板的性价比优异的陶瓷划线电路基板。
用于解决技术问题的手段
实施方式的陶瓷划线基板是表示在接合有金属电路的陶瓷电路基板的形成陶瓷基板的划线的表面侧通过光纤激光的照射而具备多个槽连通而成的连续槽，连续槽的深度大于40[μm]且为陶瓷基板的厚度的0.15倍以上且0.5倍以下的范围内的。
附图说明
图1是实施方式的陶瓷划线电路基板的激光划线面(表面)的一例的俯视图。
图2是表示实施方式的陶瓷划线电路基板的背面的仰视图。
图3是表示图1所示的陶瓷划线电路基板的侧面的图。
图4是表示制作实施方式的陶瓷划线电路基板时的钎料印刷面的一例的俯视图。
图5是表示图4所示的陶瓷划线电路基板的侧面的图。
图6是表示在实施方式的陶瓷划线电路基板中设置金属板后的侧面的图。
图7是表示实施方式的陶瓷划线电路基板的一例的剖视图。
图8是将图7的A部分放大后的局部剖视图。
图9是表示实施方式的陶瓷电路基板的一例的侧视图。
图10是表示实施方式的通过树脂模塑而一体化的半导体模块的一例的侧视图。
具体实施方式
以下，参照附图对陶瓷划线电路基板、陶瓷电路基板、陶瓷划线电路基板的制造方法、陶瓷电路基板的制造方法以及半导体装置的制造方法的实施方式进行详细说明。
实施方式的陶瓷划线电路基板中设置的划线是用于形成陶瓷电路基板的划线，表示被分割为陶瓷电路基板前的划线及分割后的划线痕(以下，称为“划线”)。具有划线的陶瓷划线电路基板的特征在于，划线具备通过激光、例如光纤激光的照射而多个槽连通而成的连续槽，连续槽的深度比从激光照射面侧起40[μm]大、且为基板厚度的0.15倍以上且0.5倍以下的范围。
图1表示实施方式的陶瓷划线电路基板的激光划线面(表面)的一例的俯视图。图2表示图1的背面图，图3表示上侧为表面的侧视图。附图标记2是多件同时加工陶瓷金属基板整体，附图标记3是金属电路，附图标记3A是金属散热板，附图标记4是陶瓷基板(4个陶瓷基板)，附图标记5是不作为产品使用的周边部，附图标记6是划线，附图标记7是接合层(例如钎料部分)，附图标记13是成为产品的陶瓷电路基板(4个陶瓷电路基板)。如图3所示，陶瓷电路基板13可包含陶瓷基板4和经由钎料部分7接合的金属电路3及金属散热板3A。
此外，陶瓷划线电路基板1包括：陶瓷多件同时加工基板2，通过分割能够取得多个陶瓷电路基板；以及陶瓷单件加工基板(省略图示)，通过分割能够取得1个陶瓷电路基板。图1表示能够沿纵横各3个共计6个划线6以激光划线能够多件同时加出纵横各2个共计4个陶瓷电路基板13的陶瓷多件同时加工基板2的例子。陶瓷划线电路基板1并不限定于这样的陶瓷多件同时加工基板2，既可以是具有能够将陶瓷电路基板加工成产品形状的划线的陶瓷单件加工基板，也可以是具有能够进行超过纵横两个的数量的多件同时加工的划线的陶瓷多件同时加工基板。另外，不需要在陶瓷基板4的周边全部形成划线6，划线6为一边以上即可。另外，在图1中，陶瓷划线电路基板1在俯视图中为长方形状，但也可以呈大致多边形状。
在陶瓷多件同时加工基板2为氮化硅基板的情况下，能够使三点弯曲强度为600[MPa]以上、进一步为700[MPa]以上的高强度。另外，存在导热率为50[W/m·K]以上、进一步为80[W/m·K]以上的情况。另外，在陶瓷多件同时加工基板2为氮化铝基板的情况下，能够使导热率为170[W/m·K]以上、进一步为230[W/m·K]以上的高导热率。另外，存在三点弯曲强度为350[MPa]以上、进一步为450[MPa]以上的情况。特别是近年来，还存在兼具高强度和高热传导两者的氮化硅基板及氮化铝基板。
这些陶瓷多件同时加工基板2可以是单板，也可以具有多层构造等立体构造。
划线6是利用激光加工而成的激光划线。激光优选为光纤激光。光纤激光的光斑直径小，因此能够进行细且深的高速加工。另外，光纤激光是依据用JIS-Z 3001-5(2013)所定义的激光。
金属电路3中使用的金属板可列举铜(Cu)、铜系合金、铝(Al)等。优选的是，陶瓷基板4与金属电路3经由接合层7接合。另外，在将金属散热板3A接合的情况下也优选经由接合层7进行接合。另外，优选的是，在陶瓷基板4与金属电路3之间利用含有Ti(钛)等活性金属的活性金属钎料设置接合层7。活性金属除了Ti以外，还可列举Zr(锆)。作为活性金属钎料，还可列举除了Ti以外，以Ag(银)或Cu中的任一种为主成分的混合物。含有Ti、Ag、Cu的活性金属钎料的一例为，Ti为0.1[wt％]以上且10[wt％]以下，Cu为10[wt％]以上且60[wt％]以下，Ag为剩余部分。另外，根据需要，也可以添加1[wt％]以上且15[wt％]以下的选自In(铟)、Sn(锡)、Al、Si(硅)、C(碳)、Mg(镁)中的1种以上。
在使用了金属钎料的活性金属接合法中，优选将活性金属钎料糊剂化。糊剂是将钎料成分与有机物混合而成的，但钎料成分需要成分均匀地混合。这是因为，若钎料成分不均匀地分布，则钎焊不稳定而成为接合不良的原因。在陶瓷基板表面印刷活性金属钎料糊剂，在其上配置金属电路3。图4表示制作实施方式的陶瓷划线电路基板1时的钎料印刷面的一例。图4是陶瓷划线电路基板1的制作中的表面，也是背面。另外，图5中示出图4的侧视图。将其在600[℃]以上且900[℃]以下进行加热而与金属电路3接合。通过活性金属接合法，能够使陶瓷基板4与金属电路3的接合强度为16[kN/m]以上。
返回图1～图3的说明，作为金属电路3接合的金属板可以是为了电路形成用而预先加工成图案形状的金属板、未进行图案加工的一张板中的任一种。图6表示实施方式的陶瓷电路基板的使用了一张板的金属板的钎焊后的侧面。附图标记8、8A是一张金属板(例如铜板)。在使用一张板的情况下，在金属板的接合后实施蚀刻加工，加工成图案形状。也可以在陶瓷基板整面印刷钎料而进行接合，并与金属板同时也对钎料进行蚀刻由此来进行电路形成。另外，金属板的厚度没有特别限定，优选为0.3[mm]以上，进一步优选为0.6[mm]以上。若金属板变厚，则能够获得通电容量。另外，也能够提高散热性。
返回图1～图3的说明，也可以在金属电路3的表面设置以选自Ni(镍)、Ag(银)、Au(金)中的1种为主成分的金属薄膜。作为这些金属薄膜，可列举镀膜、溅射膜等。通过设置金属薄膜，能够提高耐腐蚀性、钎料润湿性。
图7表示实施方式的陶瓷划线电路基板1的截面的一例。图7是图1的G-G剖视图。附图标记9是作为进行激光照射的一侧的面的激光照射面(表面)，附图标记12是通过激光照射而在表面侧多个槽连通而成的连续槽，附图标记10是通过激光照射而在深部侧多个槽不连通的(多个凹部)，附图标记11是未进行激光照射的一侧且激光照射面9的相反侧的面即激光非照射面(背面)。另外，以在陶瓷划线电路基板1所形成的陶瓷电路基板13的陶瓷基板4的4边的划线6的至少一边的划线6的表面侧具备连续槽12的方式在陶瓷划线电路基板1设置连续槽12即可。
图8放大了图7的A部分。附图标记T表示陶瓷多件同时加工基板2的各陶瓷基板的厚度，附图标记D1表示从陶瓷基板的表面到连续槽12的最深部的距离(连续槽12的深度)，附图标记D2表示从连续槽12的最深部到非连续槽组10的最深部的距离(非连续槽组10的深度)。此外，陶瓷多件同时加工基板2是陶瓷基板的一种，因此陶瓷多件同时加工基板2的厚度与陶瓷基板4的厚度同义。
连续槽12的深度D1及非连续槽组10的深度D2能够根据陶瓷基板的截面求出。利用显微镜或扫描型电子显微镜(SEM：Scanning Electron Microscope)对沿着划线6分割后的陶瓷基板4的截面进行图片拍摄。在放大后的图片中，在连续槽12的最深部(被非连续槽组10的相邻的槽夹着的峰部)以与陶瓷基板4的表面平行的方式引出线，测定从陶瓷基板4的表面到该最深部的距离作为深度D1。同样地，在放大后的图片中，在非连续槽组10的最深部以与表示陶瓷基板4的像的表面平行的方式引出线，测定从连续槽12的最深部到非连续槽组10的最深部的距离作为深度D2。由此，能够简单地得到深度D1、D2。连续槽12的深度D1可以基于非连续槽组10的一个峰部的位置进行测定，也可以基于非连续槽组10中等间隔地分离的多个、例如10个峰部的位置进行测定后进行算术平均。另外，在非连续槽组10的深度D2的情况下，可以测定非连续槽组10中的一个槽的深度，也可以测定非连续槽组10中等间隔地分离的多个、例如10个槽的深度后进行算术平均。
来自激光照射面9的连续槽12的深度D1比40[μm]大。连续槽12是为了将高强度的陶瓷基板顺畅地分割而形成的。通过使连续槽12的深度大于40[μm]，在分割基板时不需要施加较大的力。进而，连续槽12的深度优选大于70[μm]，更优选大于90[μm]。
另一方面，连续槽12的深度D1为陶瓷基板4的厚度T的0.15倍以上且0.5倍以下的范围。在深度D1小于陶瓷基板4的厚度T的0.15倍的情况下，在分割时施加较大的力，因此容易在分割后的陶瓷基板4的分割部位产生裂纹、龟裂等不良。另外，若深度D1超过陶瓷基板4的厚度T的0.5倍，则仅通过在加工工序中或输送时施加小的力而就会被分割，无法稳定地制造。进而，连续槽12的深度D1优选为陶瓷基板4的厚度T的0.2倍以上且0.45倍以下，更优选为0.25倍以上且0.4倍以下。
形成于比连续槽12靠深部侧的非连续槽组10的深度D2超过陶瓷基板4的厚度的0且为0.45倍以下。这是因为，若深度D2超过陶瓷基板4的厚度T的0.45倍，则仅通过在加工工序中或输送时施加小的力就会被分割，无法稳定地制造。进而，非连续槽组10的深度D2优选为陶瓷基板4的厚度T的0.05倍以上且0.4倍以下，更优选为0.1倍以上且0.35倍以下。
在图8中，W表示非连续槽组10的开口部位的宽度(以下，称为“槽开口宽度”)，P表示非连续槽组10的相邻的槽间的距离(以下称为“槽间距离”)。此外，在图8中，非连续槽组10的槽间距离P是测定相邻的槽的最深部之间的距离，但也能够测定相邻的槽的最浅部间的距离。
关于槽开口宽度W以及槽间距离P，例如对于测定了前述的深度D2的10点，在与相邻的槽之间测定槽间距离P和槽开口宽度W并进行算术平均而求出。
非连续槽组10的槽间距离P优选为10[μm]以上且100[μm]以下。在槽间距离P大于100[μm]的情况下，在分割时施加较大的力，因此容易在陶瓷基板4的分割部位产生缺损、龟裂等不良。另外，在槽间距离P小于10[μm]的情况下，仅在加工工序中或输送时施加小的力就会被分割，无法稳定地制造。进而，非连续槽组10的槽间距离P优选为20[μm]以上且90[μm]以下，更优选为30[μm]以上且80[μm]以下。
非连续槽组10的槽开口宽度W优选为5[μm]以上且50[μm]以下。在槽开口宽度W大于50[μm]的情况下，在分割时施加较大的力，因此在分割后的陶瓷基板的分割部位容易产生缺损、龟裂等不良。另外，在槽开口宽度W小于5[μm]的情况下，仅在加工工序中或输送时施加小的力就会被分割，无法稳定地制造。进而，非连续槽组10的槽开口宽度优选为10[μm]以上且45[μm]以下，更优选为15[μm]以上且40[μm]以下。
进而，连续槽12的激光照射痕的亮度与陶瓷基板4的表面的亮度之差(槽亮度之差)优选为4以下。若在激光加工时不使用辅助气体，则连续槽12的表面因激光加工的残渣而变化成黑色。激光残渣有时也通过后续工序去除，但在残留于表面的情况下，有可能剥落。进而，在残渣具有导电性的情况下，有可能使陶瓷基板4的表面的绝缘性降低。另外，若不使用辅助气体而增大激光输出，则能够提高加工速度，但对连续槽12的表面造成的损伤变大。因此，连续槽12的激光照射痕的亮度与陶瓷基板的表面的亮度之差较小时对陶瓷基板4造成的损伤减少。进而，连续槽12的激光照射痕的亮度与陶瓷基板4的表面的亮度之差优选为3以下，更优选为2以下。
另外，亮度依据用JIS Z8721(1993)定义的内容。
通过激光加工，分割后的陶瓷电路基板13能够形成半导体。图9表示实施方式的陶瓷电路基板13的一例。附图标记3是金属电路，附图标记3A是金属散热板，在陶瓷基板4的表面接合有3个金属电路，在背面接合有1个金属散热板3A。另外，在图1中，在陶瓷基板4的表面形成有1个金属电路3，但在图9中，在陶瓷基板4的表面形成有3个金属电路3，数量没有限制。在图9所示的陶瓷基板4中，能够在陶瓷基板4中的形成有划线的激光照射面9形成金属电路3。这是因为，如果是陶瓷基板4的激光划线，则激光划线形成时所造成的损伤小，能够缓和应力。
这样的陶瓷电路基板13适合于特征在于经由接合层将半导体元件安装于金属电路3的半导体模块。图10表示实施方式的半导体模块(半导体装置)的一例。在图10中，附图标记13是陶瓷电路基板，附图标记14是半导体模块，附图标记15是引线接合，附图标记16是半导体元件，附图标记17是树脂模具，附图标记18是引线框。在图10中，在陶瓷电路基板13的金属电路3上经由接合层(未图示)接合有半导体元件16。同样地，经由接合层(未图示)接合引线框18。进而，通过引线接合15将与半导体元件16相邻的金属电路3导通。通过利用树脂模具17将连接有引线接合件15的陶瓷电路基板13一体化而形成半导体模块14。半导体模块14并不限定于这样的构造。例如，引线接合件15和引线框18也可以是任意一方。另外，半导体元件16、引线接合件15以及引线框18也可以在金属电路3分别设置多个。
另外，将半导体元件16、引线框18接合的接合层可列举焊料、钎料等。焊料优选无铅焊料。另外，焊料表示熔点为450[℃]以下的焊料。钎料表示熔点超过450[℃]的钎料。另外，将熔点为500[℃]以上的钎料称为高温钎料。高温钎料可列举以Ag为主成分的钎料。
在利用树脂模具17将陶瓷电路基板13整体密封的情况下，优选如图9所示的陶瓷电路基板13那样，激光划线面为表面(金属电路3侧)。这是因为树脂难以进入因激光划线而产生的非连续槽组10，有可能成为空洞。空洞妨碍散热性，因此在表面(金属电路3侧)形成划线6，以抑制在金属散热板3A侧产生空洞。这是因为，在从半导体元件16产生的热向陶瓷基板4的垂直下方以及相对于垂直下方为45°方向传递的情况下，能够防止空洞引起的金属散热板3A侧的散热性降低。
与金属电路3接合的半导体元件16，小型化进展，另一方面来自芯片的发热量不断增加。因此，在安装半导体元件16的陶瓷电路基板13中，散热性的提高变得重要。另外，为了半导体模块14的高性能化，在陶瓷电路基板13上安装多个半导体元件16。如果仅通过一个半导体元件16也超过元件的本征温度，则电阻变化为负的负侧的温度系数。伴随于此，产生电力集中流动的热失控而瞬间破坏的现象会发生。因此，提高散热性是有效的。另外，半导体模块14能够用于汽车(包括电动汽车)、电动车辆、工业机械以及空调等逆变器的PCU(Power Control Unit)、IGBT(Insulated-Gate Bipolar Transistor)、IPM(IntelligentPower Module)模块。汽车正在进行电动汽车化。半导体模块14的可靠性提高直接涉及汽车的安全性。铁道车辆、工业设备等也是同样的。
接着，对实施方式的陶瓷划线电路基板1中的氮化硅-铜电路的基板的激光划线方法进行说明。氮化硅基板的激光划线只要具有前述的构成，则其制造方法没有特别限定，但作为用于成品率良好地得到的方法，可举出如下方法。以下，例示使用氮化硅基板作为陶瓷基板4、使用铜板作为金属电路3的陶瓷划线电路基板1的情况。
首先，准备氮化硅基板。特别是，若考虑由氮化硅基板生成的陶瓷电路基板13整体的散热性，则优选导热率为50[W/m·K]以上且三点弯曲强度为600[MPa]以上。另外，在利用贯通孔进行表面的金属电路3与背面的金属散热板3A的导通时，准备具有贯通孔的氮化硅基板。在氮化硅基板设置贯通孔的情况下，也可以预先在成形体的阶段设置贯通孔。另外，也可以进行在氮化硅烧结体中设置贯通孔的工序。设置贯通孔的工序可列举与激光划线同样的激光加工、切削加工等。切削加工可列举利用钻头等进行的开孔加工。
接着，准备用于金属电路的铜板。优选氮化硅基板与铜板经由接合层接合。接合层优选为含有Ti等活性金属的活性金属钎料。作为活性金属钎料，除了Ti以外，以Ag(银)或Cu中的任一种为主成分，Ti为0.1[wt％]以上且10[wt％]以下，Cu为10[wt％]以上且60[wt％]，Ag为剩余部分。另外，也可以根据需要，添加1[wt％]以上且15[wt％]以下的选自In(铟)、Sn(锡)、Al、Si(硅)、C(碳)、Mg(镁)中的1种以上。
接着，在氮化硅基板上印刷含有Ti等活性金属的活性金属钎料糊剂。在印刷有钎料的氮化硅基板上配置铜板。进行将其在600[℃]以上且900[℃]以下进行加热而接合的工序。加热工序根据需要在真空中或非氧化性气氛下进行。另外，在真空中进行的情况下，优选为1×10-2[Pa]以下。另外，非氧化性气氛可列举氮气气氛、氩气气氛。通过设为真空中或非氧化性气氛，能够抑制接合层被氧化。由此，实现接合强度的提高。
接合的铜板可以是为了电路形成用而预先加工成图案形状的铜板、覆盖未被进行图案加工的氮化硅基板表面整体的一张板中的任一种。在使用一张板的情况下，在接合后实施蚀刻加工，加工成图案形状。也可以通过在氮化硅基板整面印刷钎料而进行接合，与金属板同时也对钎料进行蚀刻来进行电路形成。
将进行了电路形成的氮化硅基板设置在光纤激光加工机的精密加工台上。向氮化硅基板照射光纤激光而形成由连续槽12和非连续槽组10构成的划线。此时，根据光纤激光加工机的条件，形成规定大小的连续槽12及非连续槽组10。照射光纤激光的连续槽12等的形状和尺寸如上所述。
将完成的陶瓷划线电路基板1分割，制造作为陶瓷电路基板13的氮化硅铜电路基板。为了分割而对陶瓷划线电路基板1施加力的方向优选从非激光面进行。接着，进行将半导体元件16等接合于氮化硅铜电路基板的工序。在接合半导体元件的部位设置接合层。接合层优选焊料或钎料。设置接合层，在其上设置半导体元件16。另外，根据需要，经由接合层将引线框18接合。另外，根据需要设置引线接合线15。另外，半导体元件16、引线框18、引线接合线15设置所需的数量。利用树脂对进行了半导体元件16、引线框18、引线接合15的氮化硅铜电路基板进行模塑，由此将内部密闭。可以在划线(分割)前进行这些工序中的几个工序。例如，也可以在设置接合层后进行分割。
对实施方式的陶瓷电路基板13中的氮化铝金属电路基板的激光划线方法进行说明。首先，准备氮化铝基板。特别是，若考虑电路基板整体的散热性，则优选导热率为170[W/m·K]以上且三点弯曲强度为350[MPa]以上。氮化铝基板的激光划线只要具有前述的构成，则其制造方法没有特别限定，作为用于成品率良好地得到的方法，采用与上述的氮化硅铜电路基板同样的制造工序。例如，氮化硅基板或氮化铝基板的比重为3.1～3.4左右。
氧化铝基板的比重为3.0～4.0左右。铜板的比重为8.5～9.0左右。与陶瓷基板相比，金属板是较重的部件，因此接合了金属板的陶瓷电路基板的重量增加。另外，为了对金属板赋予电路形状，需要进行蚀刻工序等。因此，搬运陶瓷电路基板13的次数增加。通过对陶瓷电路基板13实施光纤激光划线加工，能够抑制运送中陶瓷电路基板13破损。进而，近年来，尝试了使铜板变厚。换言之，适合于将使用了铜板、进而厚度0.6[mm]以上的铜板的陶瓷电路基板13作为多件同时加工的板。
(实施例1～实施例42、比较例1～比较例27)
作为实施例1～实施例42和比较例1～比较例27的陶瓷划线电路基板的陶瓷基板，准备纵40[mm]×横50[mm]且厚度为0.32[mm]、0.25[mm]及0.50[mm]的氮化硅基板、及纵40[mm]×横50[mm]且厚度为0.64[mm]及0.80[mm]的氮化铝基板。作为陶瓷基板的氮化硅基板的导热率为90[W/m·K]，三点弯曲强度为650[MPa]。氮化铝基板的导热率为170[W/m·K]，三点弯曲强度为400[MPa]。
接着，通过活性金属接合法在两面将铜板与陶瓷基板接合。铜板使用纵40[mm]×横50[mm]×厚0.5[mm]的无氧铜。活性金属接合法中使用的活性金属钎料使用了将2[wt％]的Ti、10[wt％]的Sn、30[wt％]的Cu、Ag剩余部分与有机成分混合而成为糊剂状的活性金属糊剂。利用丝网印刷机，使用320×320[mm]、250目、不锈钢V的筛网，在陶瓷基板的表面印刷活性金属糊剂并干燥，接着在反背面也印刷干燥活性金属糊剂。
在将糊剂印刷干燥后的陶瓷基板的表背两面配置铜板，进一步利用板状的夹具夹着并从上方搭载重物而进行加热接合。加热接合在接合温度为810[℃]、接合时间为10分钟、真空中(1×10-2[Pa]以下)进行。
在加热接合后，对铜板进行蚀刻加工而成为电路形状。表面的铜板为具有回拉的三处的电路形状，背面的铜板也进行蚀刻加工而在周围设置回拉。
接着，如图1所示，利用光纤激光在陶瓷划线电路基板的表面侧使用辅助气体，在实施例1～实施例42及比较例1～6、8～13、15～22、24～26的各条件下，对101张基板各进行了每一张基板6条的激光加工。另外，在比较例7、14、23、27中，不使用辅助气体而进行加工。将各条件的激光加工后的陶瓷划线电路基板中的1片分割，用SEM以倍率100倍观察分割后的陶瓷电路基板的基板截面的中央部附近(距端部约10[mm]的位置)，并拍摄图片。在基板表面、连续槽的最深部、非连续槽组的最深部引出线，测定各自的距离，求出连续槽的深度D1、非连续槽组的深度D2。
另外，对于图片的连续的10点，测定与相邻的非连续槽组的槽间距离和开口宽度W并进行算术平均而求出非连续槽组的槽间距离P及槽开口宽度W。将实施例和比较例的测定结果示于表1。在表1中，氮化硅基板标记为Si3N4，氮化铝基板标记为AlN。
另外，对于在各条件下进行分割而进行了SEM图片的观察的陶瓷划线电路基板的表面和连续槽，利用微小面分光色差计来测定亮度，求出差分。将实施例和比较例的测定结果示于表2。
[表1]
接着，利用自动基板分割机对激光加工后的陶瓷划线电路基板进行划线，得到陶瓷电路基板。检查陶瓷电路基板的外观，将破裂残留、在基板周围部产生的缺损或龟裂等作为划线不良进行计数。
对划线后的陶瓷电路基板进行基板的表面背面两面间的耐电压试验。耐电压试验使用菊水电子工业的高电压试验装置，在表面的金属电路(3处)与背面的金属散热板之间，在陶瓷基板的厚度为0.5[mm]的情况下以5[kV]施加1分钟的电压，通过发生导通的不良率[％]进行评价。
对于实施例及比较例的陶瓷电路基板，在中央电路部安装半导体元件。接着，进行引线接合。然后，通过传递模塑法进行树脂模塑。接着，对于实施例及比较例的陶瓷电路基板，对于未接合半导体元件的金属散热板侧的基板周围，利用超声波探伤法(SAT)，评价树脂与陶瓷电路基板之间的空洞率。空洞率[％](树脂不与陶瓷基板密合而存在空洞的部分的长度的合计/陶瓷基板周长)×100，将空洞率小于95[％]设为树脂剥离不良。
将对实施例和比较例得到的结果示于表2。另外，关于划线面，将在三处蚀刻金属电路而接合了半导体元件的面设为电路侧，将相反侧设为非电路侧。
[表2]
由表1及表2可知，在实施例1～42的陶瓷划线电路基板中，陶瓷基板的连续槽的深度D1大于40[μm]，连续槽的深度/基板的厚度(D1/T)为0.15以上且0.5以下，连续槽组的深度/基板厚度(D2/T)超过0且为0.45以下，槽亮度之差及划线面的朝向在优选的范围内。另外，比较例1～27的陶瓷划线电路基板在优选的范围外。
由实施例1～42的陶瓷划线电路基板制造的陶瓷电路基板，不发生划线不良或不良率小。这是因为形成了能够相对于划线的恒定载荷而分割陶瓷划线电路基板的激光划线。与此相对，在比较例1～6、8～13、15～22、26、27中，较多地产生划线不良。这是因为，未充分形成激光划线，因此无法以划线的恒定载荷沿着线进行分割，成为缺损不良、龟裂不良的原因。
由实施例1～42的陶瓷划线电路基板制造的陶瓷电路基板，不产生耐电压不良或不良率小。这是因为，能够减少在激光加工时成为耐电压不良的原因的残渣的产生。与此相对，在比较例7、14、23、27中，较多地产生了耐电压不良。这是因为激光划线时产生的残渣成为通电的起点。
另外，由实施例1～42的陶瓷划线电路基板制造的陶瓷电路基板，未发生树脂剥离不良或不良率小。这是因为，在进行了树脂模塑的部位没有基于激光划线的激光加工引起的残渣以及连续槽与非连续槽组的痕迹，因此未产生由激光残渣引起的未接合、由连续槽与非连续槽组的痕迹引起的空洞。与此相对，在比较例24、25、27中，较多地发生树脂剥离不良。这是因为，由激光残渣引起的未接合、由连续槽和非连续槽组形成的空洞成为剥离不良的原因。
以上，例示了本发明的几个实施方式，但这些实施方式作为例子而提出，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更等。这些实施方式及其变形例包含在发明的范围、主旨中，并且包含在权利要求书所记载的发明及其等同的范围内。另外，上述的各实施方式能够相互组合来实施。

Claims (14)

1.一种陶瓷划线电路基板，其特征在于，
在形成接合有金属电路的陶瓷电路基板的陶瓷基板的划线的表面侧，通过光纤激光的照射而具备多个槽连通而成的连续槽，
所述连续槽的深度大于40[μm]、且在所述陶瓷基板的厚度的0.15倍以上且0.5倍以下的范围内。
2.根据权利要求1所述的陶瓷划线电路基板，其特征在于，
在所述划线的深部侧，通过光纤激光的照射而具备多个槽未连通而成的非连续槽组。
3.根据权利要求2所述的陶瓷划线电路基板，其特征在于，
所述非连续槽组的深度超过所述陶瓷基板的厚度的0且为0.45倍以下。
4.根据权利要求2或3所述的陶瓷划线电路基板，其特征在于，
所述非连续槽组的相邻的槽间的距离为10[μm]以上且100[μm]以下。
5.根据权利要求2至4中任一项所述的陶瓷划线电路基板，其特征在于，
所述非连续槽组的各槽的宽度为5[μm]以上且50[μm]以下。
6.根据权利要求1至4中任一项所述的陶瓷划线电路基板，其特征在于，
所述连续槽的激光照射痕的亮度与所述陶瓷基板的表面的亮度之差为4以下。
7.根据权利要求1至6中任一项所述的陶瓷划线电路基板，其特征在于，
所述陶瓷基板为氮化硅基板或氮化铝基板。
8.根据权利要求1至7中任一项所述的陶瓷划线电路基板，其特征在于，
在形成有所述金属电路的面上形成所述划线。
9.一种陶瓷电路基板，其特征在于，
在4边的划线的至少一边的划线的表面侧通过激光的照射而具备多个槽连通而成的连续槽，
所述连续槽的深度大于40[μm]、且在陶瓷基板的厚度的0.15倍以上且0.5倍以下的范围内。
10.根据权利要求9所述的陶瓷电路基板，其特征在于，
在所述划线的深部侧，通过光纤激光的照射而具备多个槽未连通而成的非连续槽组。
11.一种陶瓷划线电路基板的制造方法，其特征在于，
在权利要求1至8中任一项中记载的所述陶瓷划线电路基板通过光纤激光在所述表面侧形成所述连续槽之后，通过光纤激光在深部侧形成多个槽未连通而成的非连续槽组。
12.一种陶瓷电路基板的制造方法，其特征在于，
通过对权利要求1至8中任一项中记载的所述陶瓷划线电路基板施加应力而沿着所述划线进行分割，从而制造陶瓷电路基板。
13.一种半导体装置的制造方法，其特征在于，
包括权利要求12中记载的所述陶瓷电路基板的制造方法，
通过在所述陶瓷电路基板上安装半导体元件来制造半导体装置。
14.根据权利要求13所述的半导体装置的制造方法，其特征在于，
通过树脂模塑使所述陶瓷电路基板与所述半导体元件一体化。
CN202280085072.3A 2021-12-22 2022-12-22 陶瓷划线电路基板、陶瓷电路基板、陶瓷划线电路基板的制造方法、陶瓷电路基板的制造方法以及半导体装置的制造方法 Pending CN118435706A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-207743 2021-12-22
JP2021207743 2021-12-22
PCT/JP2022/047401 WO2023120654A1 (ja) 2021-12-22 2022-12-22 セラミックススクライブ回路基板、セラミックス回路基板、セラミックススクライブ回路基板の製造方法、セラミックス回路基板の製造方法、及び、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN118435706A true CN118435706A (zh) 2024-08-02

Family

ID=86902712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280085072.3A Pending CN118435706A (zh) 2021-12-22 2022-12-22 陶瓷划线电路基板、陶瓷电路基板、陶瓷划线电路基板的制造方法、陶瓷电路基板的制造方法以及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US20240332123A1 (zh)
JP (1) JPWO2023120654A1 (zh)
CN (1) CN118435706A (zh)
WO (1) WO2023120654A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248683A (ja) * 1988-03-30 1989-10-04 Toshiba Corp 多面取り印刷配線基板
JP4755754B2 (ja) 2000-12-06 2011-08-24 株式会社東芝 窒化珪素基板およびそれを用いた窒化珪素回路基板並びにその製造方法
JP4744110B2 (ja) * 2004-07-28 2011-08-10 京セラ株式会社 セラミック部材およびその製造方法、ならびにこれを用いた電子部品
JP4846455B2 (ja) 2006-05-31 2011-12-28 電気化学工業株式会社 窒化物セラミックス回路基板の製造方法。
JPWO2009154295A1 (ja) * 2008-06-20 2011-12-01 日立金属株式会社 セラミックス集合基板とその製造方法及びセラミックス基板並びにセラミックス回路基板
JP2013125855A (ja) * 2011-12-14 2013-06-24 Seiko Epson Corp セラミック基板、電子デバイス及び電子機器と、電子デバイスの製造方法及びセラミック基板の製造方法
EP3417982A1 (de) 2017-06-21 2018-12-26 Heraeus Deutschland GmbH & Co. KG Laserschneiden von metall-keramik-substraten

Also Published As

Publication number Publication date
US20240332123A1 (en) 2024-10-03
JPWO2023120654A1 (zh) 2023-06-29
WO2023120654A1 (ja) 2023-06-29

Similar Documents

Publication Publication Date Title
KR102459745B1 (ko) 구리/세라믹스 접합체, 절연 회로 기판, 및, 구리/세라믹스 접합체의 제조 방법, 절연 회로 기판의 제조 방법
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20150282379A1 (en) Heat-sink-attached power module substrate, heat-sink-attached power module, and method for producing heat-sink-attached power module substrate
WO2016002803A1 (ja) パワーモジュール用基板ユニット及びパワーモジュール
EP3166140B1 (en) Substrate unit for power modules, and power module
KR102272865B1 (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
EP1450401B1 (en) Module comprising a ceramic circuit board
WO2007142261A1 (ja) パワー素子搭載用基板、その製造方法、パワー素子搭載用ユニット、その製造方法、およびパワーモジュール
WO2005086220A1 (en) Highly reliable, cost effective and thermally enhanced ausn die-attach technology
KR20160031497A (ko) 접합체 및 파워 모듈용 기판
WO2021085451A1 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
JP2021150455A (ja) 金属部材の仮止め方法、接合体の製造方法、及び、絶縁回路基板の製造方法
US20200009671A1 (en) Method for producing bonded body, method for producing insulated circuit board, and method for producing insulated circuit board with heatsink
CN118435706A (zh) 陶瓷划线电路基板、陶瓷电路基板、陶瓷划线电路基板的制造方法、陶瓷电路基板的制造方法以及半导体装置的制造方法
US20230326818A1 (en) Ceramic scribe substrate, ceramic substrate, method for manufacturing ceramic scribe substrate, method for manufacturing ceramic substrate, method for manufacturing ceramic circuit board, and method for manufacturing semiconductor element
JP3779074B2 (ja) セラミックス回路基板とそれを用いたパワーモジュール
WO2018190023A1 (ja) 放熱基板、放熱基板電極、半導体パッケージ、及び半導体モジュール
JP6152626B2 (ja) パワーモジュール用基板の製造方法
EP4456676A1 (en) Ceramic scribe circuit substrate, ceramic circuit substrate, method for manufacturing ceramic scribe circuit substrate, method for manufacturing ceramic circuit substrate, and method for manufacturing semiconductor device
KR20220113362A (ko) 구리/세라믹스 접합체, 및, 절연회로 기판
WO2023204054A1 (ja) セラミックス回路基板、半導体装置、セラミックス回路基板の製造方法、及び半導体装置の製造方法
JP5039070B2 (ja) 半導体装置
JP5082972B2 (ja) パワーモジュール用基板の製造方法
JP4121827B2 (ja) モジュール構造体の製造方法
EP4443491A1 (en) Metal paste for joining, and method for manufacturing joined body and method for manufacturing insulated circuit board

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination