CN118430618A - 小面积高效率只读存储器阵列及其操作方法 - Google Patents

小面积高效率只读存储器阵列及其操作方法 Download PDF

Info

Publication number
CN118430618A
CN118430618A CN202310101501.8A CN202310101501A CN118430618A CN 118430618 A CN118430618 A CN 118430618A CN 202310101501 A CN202310101501 A CN 202310101501A CN 118430618 A CN118430618 A CN 118430618A
Authority
CN
China
Prior art keywords
memory cell
bit line
field effect
memory
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310101501.8A
Other languages
English (en)
Inventor
黄郁婷
吴其沛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yield Microelectronics Corp
Original Assignee
Yield Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yield Microelectronics Corp filed Critical Yield Microelectronics Corp
Publication of CN118430618A publication Critical patent/CN118430618A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/36—Gate programmed, e.g. different gate material or no gate
    • H10B20/363—Gate conductor programmed
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G11C17/126—Virtual ground arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/34—Source electrode or drain electrode programmed

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种小面积高效率只读存储器阵列及其操作方法，此小面积高效率只读存储器阵列包括复数字元线、复数字元共源线与复数子存储器阵列，每一子存储器阵列包括分别与一位元线和一字符共源线连接的第一、第二、第三、第四记忆晶胞，所有记忆晶胞皆连接到相同的字符共源线，并各自连接到不同的位元线。本发明利用共用闸极与源极的配置方式，除了可以大幅缩小整体布局面积，还能有效降低存储器阵列负载，以达到高效率读写的目标。

Description

小面积高效率只读存储器阵列及其操作方法
技术领域
本发明有关于一种存储器阵列，特别是关于一种小面积高效率只读存储器阵列及其操作方法。
背景技术
互补式金属氧化半导体(CMOS)制程技术已成为特殊应用集成电路(ASIC)的常用制造方法。在计算机信息产品发达的今天，闪存(Flash)与电子式可清除程序化只读存储器(EEPROM)由于皆具备有电性编写和抹除数据的非挥发性存储器功能，且在电源关掉后数据不会消失，所以被广泛使用于电子产品上。
非挥发性存储器为可程序化的，其用以储存电荷以改变存储器的晶体管的闸极电压，或不储存电荷以留下原存储器的晶体管的闸极电压。抹除操作则是将储存在非挥发性存储器中的电荷移除，使得非挥发性存储器回到原存储器的晶体管的闸极电压。对于目前的闪存架构而言，虽然面积较小，成本较低，但只支持大区块的抹写，无法只对特定的一位元记忆晶胞进行抹写，在使用上较不方便。另外，对于电子式可清除程序化只读存储器的架构而言，具有位元写入的功能，相对闪存而言使用较方便；然而，现有的只读存储器阵列结构中的控制电压种类多、存储元件多，且通常闸极与源极皆是互相独立，操作时需要多个电压源，相对也会有较大的面积及存储器阵列负载。
因此，本案申请人针对上述现有技术的缺失，进一步研发一种小面积高效率只读存储器阵列及其操作方法，以解决现有技术所产生的问题。
发明内容
鉴于以上的问题，本发明的主要目的在于提供一种小面积高效率只读存储器阵列及其操作方法，其利用源极和闸极共用的配置方式，以最小面积完成只读存储器阵列的读写，并可降低存储器阵列负载，提高操作效率；同时，本发明更可减少控制电压种类，避免漏电流的发生。
因此，为达上述目的，本发明提供一种小面积高效率只读存储器阵列，包括复数条平行的位元线与字符共源线，此些位元线包括相邻的第一位元线、第二位元线、第三位元线与第四位元线，且字符共源线与位元线互相垂直，并包括第一字符共源线。另有复数子存储器阵列，每一子存储器阵列连接四条位元线与一字符共源线。每一子存储器阵列包括第一、第二、第三、第四记忆晶胞。其中，第一记忆晶胞连接第一位元线与第一字符共源线；第二记忆晶胞连接第二位元线与第一字符共源线，第一、第二记忆晶胞在垂直方向上彼此相邻；第三记忆晶胞连接第三位元线与第一字符共源线，第三、第一记忆晶胞在水平方向上彼此相邻；而第四记忆晶胞连接第四位元线与第一字符共源线，第四记忆晶胞位于第三记忆晶胞的垂直方向与第二记忆晶胞的水平方向的交叉点，且第一、第二、第三与第四记忆晶胞位于第一位元线和第四位元线之间。
其中，第一、第二、第三与第四记忆晶胞分别包括一场效晶体管，每一场效晶体管具有一汲极、一源极及一闸极，且第一、第二、第三与第四记忆晶胞的所有场效晶体管共用一介电层，此介电层部分重叠于所有场效晶体管的源极与闸极，使所有场效晶体管的源极与闸极相互连接。
第一、第二、第三、第四记忆晶胞皆作为一操作记忆晶胞，则在选取这些操作记忆晶胞之一作为选取记忆晶胞，以进行操作时，其余操作记忆晶胞则作为未选取记忆晶胞。
第一、第二、第三、第四可皆具有位于P型井区或P型基板中的N型场效晶体管，亦可皆具有位于N型井区或N型基板中的P型场效晶体管。
当第一、第二、第三、第四记忆晶胞具有N型场效晶体管，且欲操作时，则提供工作电源电压Vdd，于选取记忆晶胞连接的P型基板或P型井区施加基板电压Vsub，且于选取记忆晶胞连接的位元线、字符共源线分别施加位元电压Vb1、字符共源电压Vws1，于每一未选取记忆晶胞连接的位元线、字符共源线分别施加位元电压Vb2、字符共源电压Vws2，并满足下列条件：
对选取记忆晶胞进行写入时，满足Vsub＝接地，Vb1＝中压(MV)或0V，Vws1＝高压(HV)或MV，Vb2＝浮接，Vws2＝0V；对选取记忆晶胞进行抹除时，满足Vsub＝接地，Vb1＝HV，Vws1＝0V，Vb2＝浮接，Vws2＝MV；对选取记忆晶胞进行读取时，满足Vsub＝接地，Vws1＞Vb1＝0V，Vb2＝Vws1，Vws2＝接地。
当第一、第二、第三、第四记忆晶胞具有P型场效晶体管时，则提供工作电源电压Vdd，于选取记忆晶胞连接的N型基板或N型井区施加基板电压Vsub，且于选取记忆晶胞连接的位元线、字符共源线分别施加位元电压Vb1、字符共源电压Vws1，于每一未选取记忆晶胞连接的位元线、字符共源线分别施加位元电压Vb2、字符共源电压Vws2，并满足下列条件：
对选取记忆晶胞进行写入时，满足Vsub＝HV，Vb1＝MV或HV，Vws1＝0V或MV，Vb2＝浮接，Vws2＝HV；对选取记忆晶胞进行抹除时，满足Vsub＝HV，Vb1＝0V，Vws1＝HV，Vb2＝浮接，Vws2＝MV；对选取记忆晶胞进行读取时，满足Vsub＝Vdd，Vb1＞Vws1＝0V，Vws2＝Vdd。
以下通过具体实施例配合所附的图式详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1为本发明的实施例的小面积高效率只读存储器阵列的电路示意图。
图2为本发明的实施例的小面积高效率只读存储器阵列的电路布局示意图。
图3为本发明的实施例的子存储器阵列的电路示意图。
图4为本发明的N型场效晶体管与电容的结构剖视图。
图5为本发明的P型场效晶体管与电容的结构剖视图。
附图标记说明：10-位元线；12-第一位元线；14-第二位元线；16-第三位元线；18-第四位元线；20-字符共源线；22-第一字符共源线；30-子存储器阵列；31-第一记忆晶胞；32-第二记忆晶胞；33-第三记忆晶胞；34-第四记忆晶胞；36-场效晶体管；38-电容；40-场效晶体管；42-电容；44-场效晶体管；46-电容；48-场效晶体管；50-电容；52-N型场效晶体管；54-介电层；56-源极；58-汲极；60-P型半导体基板；62-闸极；64-电容；66-P型场效晶体管；68-介电层；70-源极；72-汲极；74-N型半导体基板；76-闸极；78-电容；BL1～BL4-位元线；WSL1、WSL2-字符共源线；Vb、Vws-偏压。
具体实施方式
请参阅图1和图2。本发明的实施例所提供的小面积高效率只读存储器阵列包括复数条平行的位元线10，此些位元线10包括位元线BL1～BL4，其中位元线BL1定义为第一位元线12，位元线BL2定义为第二位元线14，位元线BL3定义为第三位元线16，位元线BL4定义为第四位元线18。另有与位元线10互相垂直的复数条平行的字符共源线20，其包括字线WSL1～WSL2，其中字线WSL1，定义为第一字符共源线22。上述位元线10与字符共源线20连接复数子存储器阵列30，如图所示为上下排列的2个子存储器阵列30，每一子存储器阵列30连接四条位元线10与一条字符共源线20。由于每一子存储器阵列30与位元线10、字符共源线20的连接关系极为相近，以下就相同处进行陈述。
请参阅图2与图3，每一子存储器阵列30包括第一、第二、第三、第四记忆晶胞31、32、33、34，并位于第一位元线12与第四位元线18之间。第一记忆晶胞31连接第一位元线12与第一字符共源线22。第二记忆晶胞32连接第二位元线14与第一字符共源线22，第一、第二记忆晶胞31、32在垂直方向上彼此相邻。第三记忆晶胞33连接第三位元线16与第一字符共源线22，第三、第一记忆晶胞33、31在水平方向上彼此相邻。而第四记忆晶胞34连接第四位元线18与第一字符共源线22，且第四记忆晶胞34位于第三记忆晶胞33的垂直方向与第二记忆晶胞32的水平方向的交叉点。
进一步说明，第一记忆晶胞31包含场效晶体管36与电容38，场效晶体管36具有一闸极，且场效晶体管36的汲极连接第一位元线12，源极和闸极连接第一字符共源线22，第一字符共源线22的偏压Vws经由与场效晶体管36的闸极相同多晶硅形成的电容38耦合至场效晶体管36，场效晶体管36接收第一位元线12与第一字符共源线22的偏压Vb、Vws，以对场效晶体管36的闸极进行写入数据或将场效晶体管36的闸极的数据进行抹除。
第二记忆晶胞32包括场效晶体管40与电容42，场效晶体管40具有一闸极，且场效晶体管40的汲极连接第二位元线14，源极和闸极连接第一字符共源线22，第一字符共源线22的偏压Vws经由与场效晶体管40的闸极相同多晶硅形成的电容42耦合至场效晶体管40，电容42与电容38直接连接，以位于场效晶体管36与场效晶体管40之间。场效晶体管40接收第二位元线14与第一字符共源线22的偏压Vb、Vws，以对场效晶体管40的闸极进行写入数据或将场效晶体管40的闸极的数据进行抹除。
第三记忆晶胞33包括场效晶体管44与电容46，场效晶体管44具有一闸极，且场效晶体管44的汲极连接第三位元线16，源极和闸极连接第一字符共源线22，第一字符共源线22的偏压Vws经由与场效晶体管44的闸极相同多晶硅形成的电容46耦合至场效晶体管44，电容46与场效晶体管44以第一字符共源线22为轴，分别与电容38与场效晶体管36对称配置。场效晶体管44接收第三位元线16与第一字符共源线22的偏压Vb、Vws，以对场效晶体管44的闸极进行写入数据或将场效晶体管44的闸极的数据进行抹除。
第四记忆晶胞34包括场效晶体管48与电容50，场效晶体管48具有一闸极，且场效晶体管48的汲极连接第四位元线18，源极和闸极连接第一字符共源线22，以与场效晶体管36、40、44的源极和闸极连接在一起，第一字符共源线22的偏压Vws经由与场效晶体管48的闸极相同多晶硅形成的电容50耦合至场效晶体管48，电容50与场效晶体管48以第一字符共源线22为轴，分别与电容42与场效晶体管40对称配置，又电容50与电容46直接连接，以位于场效晶体管48与场效晶体管44之间。场效晶体管48接收第四位元线18与第一字符共源线22的偏压Vb、Vws，以对场效晶体管48的闸极进行写入数据或将场效晶体管48的闸极的数据进行抹除。
由于第一、第一、第二、第三、第四记忆晶胞31、32、33、34皆连接第一字符共源线22，此第一字符共源线22将第一、第一、第二、第三、第四记忆晶胞31、32、33、34的场效晶体管36、40、44、48的源极与闸极连接在一起，相较于源极和闸极各自独立的配置方式，可以大幅缩小整体布局面积，进而大幅降低制造成本。
上述场效晶体管36、40、44、48可皆为位于P型基板或P型井区中的N型场效晶体管，亦或位于N型基板或N型井区中的P型场效晶体管，而本发明的操作方式因应N型或P型场效晶体管而有不同，以下先说明场效晶体管36、40、44、48为N型场效晶体管的操作方式。
上述的第一、第二、第三、第四记忆晶胞31、32、33、34皆作为一操作记忆晶胞，且可选取此些操作记忆晶胞其中之一作为选取记忆晶胞，以进行操作。其余操作记忆晶胞则作为复数未选取记忆晶胞。本实施例的操作方式如下：
提供工作电源电压Vdd，于选取记忆晶胞连接的P型基板或P型井区施加基板电压Vsub，且于选取记忆晶胞连接的位元线、字符共源线分别施加位元电压Vb1、字符共源电压Vws1，于每一未选取记忆晶胞连接的位元线、字符共源线分别施加位元电压Vb2、字符共源电压Vws2，并满足下列条件：
写入时，满足Vsub＝接地，Vb1＝中压(MV)或0V，Vws1＝高压(HV)或MV，Vb2＝浮接，Vws2＝0V；
抹除时，满足Vsub＝接地，Vb1＝HV，Vws1＝0V，Vb2＝浮接，Vws2＝MV；及
读取时，满足Vsub＝接地，Vws1＞Vb1＝0V，Vb2＝Vws1，Vws2＝接地。
当场效晶体管36、40、44、48为P型场效晶体管时，根据上述记忆晶胞与电压的定义，更于N型井区或N型基板施加基板电压Vsub，并满足下列条件：
写入时，满足Vsub＝HV，Vb1＝MV或HV，Vws1＝0V或MV，Vb2＝浮接，Vws2＝HV；
抹除时，满足Vsub＝HV，Vb1＝0V，Vws1＝HV，Vb2＝浮接，Vws2＝MV；及
读取时，满足Vsub＝Vdd，Vb1＞Vws1＝0V，Vws2＝Vdd。
进一步说明在上述操作条件中“高压”及“中压”的定义，顾名思义地，“高压”＞“中压”，且“高压”通常略低于汲极对源极的崩溃电压，明确地说，“高压”＝汲极对源极的崩溃电压-晶体管的临界电压Vt，
以下介绍场效晶体管36、40、44、48及电容38、42、44、50的结构剖视图，并以N型场效晶体管为例。请参阅图4，N型场效晶体管52包括介电层54位于作为半导体基板的P型半导体基板60表面上，闸极62叠设于介电层54上方，以及两个离子掺杂区位于P型半导体基板60内，分别作为其源极56及汲极58，另有一电容64同时与N型场效晶体管52水平设于P型半导体基板60中，电容64为与闸极62同一多晶硅的电容。当半导体基板为N型时，则可在基板中设一P型井区，再让N型场效晶体管52设于P型井区中。
同样地，当场效晶体管36、40、44、48及电容38、42、44、50的结构剖视图以P型场效晶体管为例时，如图5所示，P型场效晶体管66包括介电层68位于作为半导体基板的N型半导体基板74表面上，闸极76叠设于介电层68上方，以及两个离子掺杂区位于N型半导体基板74内，分别作为其源极70及汲极72，另有一电容78同时与P型场效晶体管66水平设于N型半导体基板74中，电容78为与闸极76同一多晶硅的电容。当半导体基板为P型时，则可在基板中设一N型井区，再让P型场效晶体管66设于N型井区中。
上述的第一、第二、第三与第四记忆晶胞31、32、33、34的场效晶体管36、40、44、48共用一介电层，此介电层部分重叠于这些场效晶体管36、40、44、48的源极与闸极，将第一、第二、第三与第四记忆晶胞31、32、33、34的场效晶体管36、40、44、48的源极与闸极连接在一起，使得第一、第二、第三与第四记忆晶胞31、32、33、34的场效晶体管36、40、44、48得以共用闸极与源极，而可以连接至同一字源共源线22，并分别由不同的第一、第二、第三与第四位元线12、14、16、18来选择要操作的记忆晶胞。
综上所述，根据本发明所提供的小面积高效率只读存储器阵列及其操作方法，将阵列中的多个记忆晶胞皆连接相同的字源共源线，并连接不同的位元线，以利用共用闸极与源极的配置方式，可以最小的整体布局面积完成只读存储器的读写，同时，可使用最少的控制电压，降低存储器阵列负载，而减少电流损耗，提高操作效率，及降低制造成本。
以上所述是通过实施例说明本发明的特点，其目的在使熟习该技术者能了解本发明的内容并据以实施，而非限定本发明的保护范围，故，凡其他未脱离本发明所揭示的精神所完成的等效修饰或修改，仍应包含在本发明的权利要求范围中。

Claims (9)

1.一种小面积高效率只读存储器阵列，其特征在于，包括：
复数条平行的位元线，包括依次相邻的一第一位元线、一第二位元线、一第三位元线与一第四位元线；
复数条平行的字符共源线，与该复数条位元线互相垂直，并包括一第一字符共源线；以及
复数子存储器阵列，每一该子存储器阵列连接四条该位元线与一该字符共源线，每一该子存储器阵列包括：
一第一记忆晶胞，连接该第一位元线与该第一字符共源线；
一第二记忆晶胞，连接该第二位元线与该第一字符共源线，该第一记忆晶胞、该第二记忆晶胞在垂直方向上彼此相邻；
一第三记忆晶胞，连接该第三位元线与该第一字符共源线，该第三记忆晶胞、该第一记忆晶胞在水平方向上彼此相邻；及
一第四记忆晶胞，连接该第四位元线与该第一字符共源线，该第四记忆晶胞位于该第三记忆晶胞的垂直方向与该第二记忆晶胞的水平方向的交叉点，且该第一记忆晶胞、该第二记忆晶胞、该第三记忆晶胞与该第四记忆晶胞位于该第一位元线和该第四位元线之间。
2.如权利要求1所述的小面积高效率只读存储器阵列，其特征在于，该第一记忆晶胞、该第二记忆晶胞、该第三记忆晶胞与该第四记忆晶胞分别包括一场效晶体管，每一该场效晶体管具有一汲极、一源极及一闸极，且该第一记忆晶胞、该第二记忆晶胞、该第三记忆晶胞与该第四记忆晶胞的复数该场效晶体管共用一介电层，该介电层部分重叠于复数该场效晶体管的该源极及该闸极，使复数该场效晶体管的该源极及该闸极相互连接。
3.如权利要求2所述的小面积高效率只读存储器阵列，其特征在于，该场效晶体管为P型场效晶体管或N型场效晶体管。
4.如权利要求1所述的小面积高效率只读存储器阵列，其特征在于，该第一记忆晶胞的该场效晶体管具有一汲极、一源极及一闸极，该汲极连接该第一位元线，该源极和该闸极连接该第一字符共源线，又该第一字符共源线的偏压经由与该场效晶体管的该闸极相同多晶硅形成的一电容耦合至该场效晶体管，该场效晶体管接收该第一位元线与该第一字符共源线的偏压，对该闸极进行写入数据或将该闸极的数据进行抹除。
5.如权利要求1所述的小面积高效率只读存储器阵列，其特征在于，该第二记忆晶胞的该场效晶体管具有一汲极、一源极及一闸极，该汲极连接该第二位元线，该源极和该闸极连接该第一字符共源线，又该第一字符共源线的偏压经由与该场效晶体管的该闸极相同多晶硅形成的一电容耦合至该场效晶体管，该场效晶体管接收该第二位元线与该第一字符共源线的偏压，对该闸极进行写入数据或将该闸极的数据进行抹除。
6.如权利要求1所述的小面积高效率只读存储器阵列，其特征在于，该第三记忆晶胞的该场效晶体管具有一汲极、一源极及一闸极，该汲极连接该第三位元线，该源极和该闸极连接该第一字符共源线，又该第一字符共源线的偏压经由与该场效晶体管的该闸极相同多晶硅形成的一电容耦合至该场效晶体管，该场效晶体管接收该第三位元线与该第一字符共源线的偏压，对该闸极进行写入数据或将该闸极的数据进行抹除。
7.如权利要求1所述的小面积高效率只读存储器阵列，其特征在于，该第四记忆晶胞的该场效晶体管的该场效晶体管具有一汲极、一源极及一闸极，该汲极连接该第四位元线，该源极和该闸极连接该第一字符共源线，又该第一字符共源线的偏压经由与该场效晶体管的该闸极相同多晶硅形成的一电容耦合至该场效晶体管，该场效晶体管接收该第四位元线与该第一字符共源线的偏压，对该闸极进行写入数据或将该闸极的数据进行抹除。
8.一种小面积高效率只读存储器阵列的操作方法，其特征在于，该小面积高效率只读存储器阵列包括：复数条平行的位元线，包括依次相邻的一第一位元线、一第二位元线、一第三位元线与一第四位元线；复数条平行的字符共源线，与该复数条位元线互相垂直，并包括一第一字符共源线；以及复数子存储器阵列，每一该子存储器阵列连接一该位元线与一该字符共源线，每一该子存储器阵列包括：一第一记忆晶胞，连接该第一位元线与该第一字符共源线；一第二记忆晶胞，连接该第二位元线与该第一字符共源线，该第一记忆晶胞、该第二记忆晶胞在垂直方向上彼此相邻；一第三记忆晶胞，连接该第三位元线与该第一字符共源线，该第三记忆晶胞、该第一记忆晶胞在水平方向上彼此相邻；及一第四记忆晶胞，连接该第四位元线与该第一字符共源线，该第四记忆晶胞位于该第三记忆晶胞的垂直方向与该第二记忆晶胞的水平方向的交叉点，且该第一记忆晶胞、该第二记忆晶胞、该第三记忆晶胞与该第四记忆晶胞位于该第一位元线和该第四位元线之间；其中，该第一记忆晶胞、该第二记忆晶胞、该第三记忆晶胞、该第四记忆晶胞皆包括含位于P型基板或P型井区中的N型场效晶体管，且该第一记忆晶胞、该第二记忆晶胞、该第三记忆晶胞、该第四记忆晶胞皆作为一操作记忆晶胞，则在选取复数该操作记忆晶胞其中之一作为选取记忆晶胞，以进行操作时，其余复数该操作记忆晶胞则作为复数未选取记忆晶胞，对该选取记忆晶胞进行操作的方法包括：
提供一工作电源电压Vdd，于该选取记忆晶胞连接的该P型基板或该P型井区施加一基板电压Vsub，且于该选取记忆晶胞连接的该位元线、该字符共源线分别施加一位元电压Vb1、一字符共源电压Vws1，于每一该未选取记忆晶胞连接的该位元线、该字符共源线分别施加一位元电压Vb2、一字符共源电压Vws2，并满足下列条件：
写入时，满足Vsub＝接地，Vb1＝中压(MV)或0V，Vws1＝高压(HV)或MV，Vb2＝浮接，Vws2＝0V；
抹除时，满足Vsub＝接地，Vb1＝HV，Vws1＝0V，Vb2＝浮接，Vws2＝MV；及
读取时，满足Vsub＝接地，Vws1＞Vb1＝0V，Vb2＝Vws1，Vws2＝接地。
9.一种小面积高效率只读存储器阵列的操作方法，其特征在于，该小面积高效率只读存储器阵列包括：复数条平行的位元线，包括依次相邻的一第一位元线、一第二位元线、一第三位元线与一第四位元线；复数条平行的字符共源线，与该复数条位元线互相垂直，并包括一第一字符共源线；以及复数子存储器阵列，每一该子存储器阵列连接一该位元线与一该字符共源线，每一该子存储器阵列包括：一第一记忆晶胞，连接该第一位元线与该第一字符共源线；一第二记忆晶胞，连接该第二位元线与该第一字符共源线，该第一记忆晶胞、该第二记忆晶胞在垂直方向上彼此相邻；一第三记忆晶胞，连接该第三位元线与该第一字符共源线，该第三记忆晶胞、该第一记忆晶胞在水平方向上彼此相邻；及一第四记忆晶胞，连接该第四位元线与该第一字符共源线，该第四记忆晶胞位于该第三记忆晶胞的垂直方向与该第二记忆晶胞的水平方向的交叉点，且该第一记忆晶胞、该第二记忆晶胞、该第三记忆晶胞与该第四记忆晶胞位于该第一位元线和该第四位元线之间；其中，该第一记忆晶胞、该第二记忆晶胞、该第三记忆晶胞、该第四记忆晶胞皆包括位于N型基板或N型井区中的P型场效晶体管，且该第一记忆晶胞、该第二记忆晶胞、该第三记忆晶胞、该第四记忆晶胞皆作为一操作记忆晶胞，则在选取复数该操作记忆晶胞之一作为选取记忆晶胞，以进行操作时，其余复数该操作记忆晶胞则作为复数未选取记忆晶胞，对该选取记忆晶胞进行操作的方法包括：
提供一工作电源电压Vdd，于该选取记忆晶胞连接的该N型基板或该N型井区施加一基板电压Vsub，且于该选取记忆晶胞连接的该位元线、该字符共源线分别施加一位元电压Vb1、一字符共源电压Vws1，于每一该未选取记忆晶胞连接的该位元线、该字符共源线分别施加一位元电压Vb2、一字符共源电压Vws2，并满足下列条件：
写入时，满足Vsub＝HV，Vb1＝MV或HV，Vws1＝0V或MV，Vb2＝浮接，Vws2＝HV；
抹除时，满足Vsub＝HV，Vb1＝0v，Vws1＝HV，Vb2＝浮接，Vws2＝MV；及
读取时，满足Vsub＝Vdd，Vb1＞Vws1＝0V，Vws2＝Vdd。
CN202310101501.8A 2023-02-01 2023-02-10 小面积高效率只读存储器阵列及其操作方法 Pending CN118430618A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW112103524 2023-02-01
TW112103524A TWI839100B (zh) 2023-02-01 2023-02-01 小面積高效率唯讀記憶體陣列及其操作方法

Publications (1)

Publication Number Publication Date
CN118430618A true CN118430618A (zh) 2024-08-02

Family

ID=91618593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310101501.8A Pending CN118430618A (zh) 2023-02-01 2023-02-10 小面积高效率只读存储器阵列及其操作方法

Country Status (3)

Country Link
US (1) US20240260260A1 (zh)
CN (1) CN118430618A (zh)
TW (1) TWI839100B (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739695B (zh) * 2020-06-14 2021-09-11 力旺電子股份有限公司 轉壓器

Also Published As

Publication number Publication date
TWI839100B (zh) 2024-04-11
US20240260260A1 (en) 2024-08-01

Similar Documents

Publication Publication Date Title
US8315100B2 (en) Memory array of floating gate-based non-volatile memory cells
US7755941B2 (en) Nonvolatile semiconductor memory device
US7355893B2 (en) Semiconductor memory device and method for writing to semiconductor memory device
US8482980B2 (en) Memory array and method of operating the same
US20120039131A1 (en) Low-voltage eeprom array
CN113393885B (zh) 多次编程非挥发性存储器的存储单元阵列
US7515468B2 (en) Nonvolatile memory device
US11443792B1 (en) Memory cell, memory cell arrangement, and methods thereof
TWI707344B (zh) 單閘極多次寫入非揮發性記憶體陣列及其操作方法
US8300461B2 (en) Area saving electrically-erasable-programmable read-only memory (EEPROM) array
CN118430618A (zh) 小面积高效率只读存储器阵列及其操作方法
US8111537B2 (en) Semiconductor memory
US10854297B1 (en) Operating method of a low current electrically erasable programmable read only memory (EEPROM) array
KR100490605B1 (ko) 비휘발성 반도체기억장치
US10643708B1 (en) Method for operating low-current EEPROM array
US6710397B1 (en) Nonvolatile semiconductor memory device having divided bit lines
CN112802526B (zh) 低电流电子抹除式可复写只读存储器阵列的操作方法
CN112712844B (zh) 单闸极多次写入非挥发性内存阵列及其操作方法
US11742039B2 (en) Small-area side-capacitor read-only memory device, memory array and method for operating the same
US10685716B1 (en) Method of fast erasing low-current EEPROM array
US20050098817A1 (en) Non-volatile memory cell
TWI449045B (zh) Low cost electronic erasure can be rewritten read only memory array
CN111739571A (zh) 低电流电子可擦除可重写只读存储器阵列的快速擦除方法
TW202434070A (zh) 小面積高效率唯讀記憶體陣列及其操作方法
CN110880350A (zh) 低电流电子抹除式可复写只读存储器阵列的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination