CN118263330B - 可双向耐压的dmos器件 - Google Patents
可双向耐压的dmos器件 Download PDFInfo
- Publication number
- CN118263330B CN118263330B CN202410694141.1A CN202410694141A CN118263330B CN 118263330 B CN118263330 B CN 118263330B CN 202410694141 A CN202410694141 A CN 202410694141A CN 118263330 B CN118263330 B CN 118263330B
- Authority
- CN
- China
- Prior art keywords
- region
- electrode
- drain
- substrate
- resistant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 238000009792 diffusion process Methods 0.000 claims description 60
- 238000002955 isolation Methods 0.000 claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000000605 extraction Methods 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims 3
- 238000000034 method Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种可双向耐压的DMOS器件，包括源极、漏极、栅极和衬底电极，当所述衬底电极与所述源极相连时，所述漏极对所述源极耐压；当所述衬底电极与所述漏极相连时，所述源极对所述漏极耐压；当所述衬底电极接地时，所述源极和所述漏极同时相互耐压。本发明的可双向耐压的DMOS器件，通过一个DMOS器件替代两个串联的MOS器件来作为高功率管使用，对于特定耐压值，Rsp可以做到接近两MOS器件的Rsp之和，实现同样的Ron目标，DMOS器件面积可以缩减将近50%，从而大幅降低成本。
Description
技术领域
本发明涉及集成电路技术领域，更具体地涉及一种可双向耐压的DMOS器件。
背景技术
对于具有快速充电功能和无线充电功能的系统的负载开关、充电器电路和充电保护电路等应用场景，通常设计是采用两个对顶串联的MOS（金属氧化物半导体场效应管）器件作为高边功率管，来实现电路输入端IN对输出端OUT可以正向耐压同时可以反向耐压的控制开关。
现有的控制开关对Rsp（单位面积导通电阻）和耐压值都有比较高的要求，对于特定耐压值的MOS器件，如果需要的Ron（导通电阻）越小，那么MOS器件的面积就会越大，对于两个串联的MOS器件，总的Ron为两个MOS器件的Ron相加。为了降低Ron，可通过增加MOS器件的尺寸来实现，但是这样会增加其面积，导致成本上升。
发明内容
本发明的目的在于提供一种可双向耐压的DMOS器件，通过一个DMOS器件替代两个串联的MOS器件来作为高功率管使用，对于特定耐压值，Rsp可以做到接近两MOS器件的Rsp之和，实现同样的Ron目标，DMOS器件面积可以缩减将近50%，从而大幅降低成本。
基于上述目的，本发明提供一种可双向耐压的DMOS器件，包括源极、漏极、栅极和衬底电极，当所述衬底电极与所述源极相连时，所述漏极对所述源极耐压；当所述衬底电极与所述漏极相连时，所述源极对所述漏极耐压；当所述衬底电极接地时，所述源极和所述漏极同时相互耐压。
进一步地，包括衬底，所述衬底上设有隔离岛，所述栅极覆盖在所述隔离岛上，所述隔离岛被第一分界线分隔成第一区域和第二区域，所述栅极横跨所述第一区域和所述第二区域；所述第一区域中形成有第一P阱，所述第一P阱中形成有源区和衬底引出区，所述源极附于所述源区上，所述衬底电极附于所述衬底引出区上；所述栅极至少覆盖所述第一P阱的部分；所述第二区域中形成有第一扩散区，所述第一扩散区中形成有漏区，所述漏极附于所述漏区上；所述第一扩散区和所述第一P阱间隔设置。
进一步地，所述衬底为P型，所述隔离岛为P型外延层，所述第一扩散区为N型，所述源区和所述漏区均为N型重掺杂区，所述衬底引出区为P型重掺杂区。
进一步地，所述第一P阱的一个侧边位于所述第一分界线上。
进一步地，所述栅极包括主体和延伸段，所述主体的两端分别与所述源区和所述第一扩散区自对准，所述延伸段位于所述主体上方，且从所述主体向外延伸至所述第一扩散区的上方，所述延伸段形成为场板。
进一步地，包括衬底，所述衬底上形成有隔离岛，所述栅极覆盖在所述隔离岛上，所述隔离岛被第二分界线和第三分界线分隔为第三区域、第四区域和第五区域，所述栅极横跨所述第三区域、所述第四区域和所述第五区域；所述第三区域中形成有第二P阱和第二扩散区，所述第四区域中形成有第三P阱，所述第五区域中形成有第三扩散区和第四P阱，所述第二P阱、所述第二扩散区、所述第三P阱、所述第三扩散区和所述第四P阱依次间隔设置；所述第二P阱和所述第四P阱中各形成有一个衬底引出区，每个衬底引出区上均附有一衬底电极；所述第二扩散区中形成有源区，所述源极附于所述源区上；所述第三扩散区中形成有漏区，所述漏极附于所述漏区上。
进一步地，所述衬底为P型，所述隔离岛为P型外延层，所述第二扩散区和所述第三扩散区均为N型，所述源区和所述漏区均为N型重掺杂区，所述衬底引出区为P型重掺杂区。
进一步地，所述第三P阱的两侧边分别位于所述第二分界线和所述第三分界线上。
进一步地，所述栅极包括主体和两延伸段，所述主体的两端分别与所述第二扩散区和所述第三扩散区自对准，两延伸段均位于所述主体的上方，且分别形成在所述主体的两端，其中一个延伸段从所述主体的一端向外延伸至所述第二扩散区的上方，另一个延伸段从所述主体的另一端向外延伸至所述第三扩散区的上方；两延伸段形成为两场板。
进一步地，所述栅极为多晶硅栅。
附图说明
图1为本发明实施例的可双向耐压的DMOS器件在使用时的示意图；
图2为根据本发明实施例一的可双向耐压的DMOS器件的结构示意图；
图3为根据本发明实施例二的可双向耐压的DMOS器件的结构示意图。
具体实施方式
下面结合附图，给出本发明的较佳实施例，并予以详细描述。
如图1所示，本发明实施例提供一种可双向耐压的DMOS（Double Diffused MOS，双扩散场效应晶体管）器件，其包括源极S、漏极D、栅极G和衬底电极（即Body端）B，衬底电极B可根据需要与源极S、漏极D或地端相连，以使DMOS器件具有三种不同耐压状态。当衬底电极B与源极S相连时，漏极D对源极S耐压；当衬底电极B与漏极D相连时，源极S对漏极D耐压；当衬底电极B与地端相连（即接地）时，源极S和漏极D同时相互耐压。
在使用时，DMOS器件的栅极G与控制器C相连，漏极D与输入端IN相连，源极S与输出端OUT相连，衬底电极B可通过一开关与源极S、漏极D和地端相连，通过开关可控制衬底电极B的连接状态，从而改变DMOS器件的耐压状态，控制器C可改变栅极G的电压，以实现对DMOS器件通孤单的控制。由于栅氧很薄，为实现栅极G和衬底电极B的耐压防护，可在栅极G和衬底电极B之间连接齐纳二极管，以保护栅氧。
在通常的BCD（Bipolar-CMOS-DMOS）工艺里，会提供系列的LDMOS（Lateral DoubleDiffused MOS，横向双扩散场效应晶体管）器件以及系列的DEMOS（Drain Extended MOS，漏极可延展场效应晶体管）器件。对于LDMOS器件，漏极对源极可以承受高耐压，衬底电极和源极短接在一起，源极对漏极不能反偏电压，Rsp是极致优化的。对于DEMOS器件，漏极对源极也可以承受耐高压，衬底电极和源极分开，源极对漏极可以耐10V左右电压，但是Rsp比较大。本发明实施例的DMOS器件可以通过组合DEMOS器件的源极结构和LDMOS的漏极结构而形成，或者通过组合两个LDMOS的漏极结构而形成。这样既可以实现双向耐压，又可以降低DMOS器件的Rsp。
实施例一：
如图2所示，对于源极S对漏极D耐压10V以下应用的需求，DMOS器件可通过组合DEMOS器件的源极结构和LDMOS器件的漏极结构而形成。此时的DMOS器件包括衬底100，衬底100上设有隔离岛200，栅极G覆盖在隔离岛200上，隔离岛200被第一分界线L1分隔成第一区域210和第二区域220，栅极G的一端延伸至第一区域210，另一端延伸至第二区域220，第一区域210中形成有DEMOS的源极和衬底电极结构，其包括第一P阱310，第一P阱310中形成有源区311和衬底引出区312，源极S附于源区311上，衬底电极B附于衬底引出区312上；栅极G至少覆盖第一P阱310的部分（即栅极G需要覆盖在第一P阱310上一定长度），以确保当源极S对漏极D耐压时，具有足够的耗尽宽度；第二区域220中形成有LDMOS器件的漏极结构，其包括第一扩散区320，第一扩散区320中形成有漏区321，漏极D附于漏区321上。第一扩散区320与第一P阱310不相邻，两者之间具有一段距离，该段距离形成为耐压距离。
在一些实施例中，衬底100可以为P型衬底，隔离岛200可以为P型外延层，第一扩散区320为N型（N型高压漏端扩散区），源区311为N型重掺杂区（即N+区），衬底引出区312为P型重掺杂区（即P+区），漏区321为N型重掺杂区。
在一些实施例中，可采用ISO的隔离方式，用N沉淀层（NBL）和深N阱（DNW）在衬底100上做出P型外延层，作为隔离岛200。
在一些实施例中，第一P阱310的一个侧边位于第一分界线L1上，第一扩散区320则距离第一分界线L1有一段距离。
在一些实施例中，栅极G为多晶硅栅。
在一些实施例中，栅极G可包括主体G1和延伸段G2，主体G1的两端分别与源区311和第一扩散区320自对准，延伸段G2位于主体G1上方，且从主体G1向外延伸至第一扩散区320上方，延伸段G2形成为场板，用于在栅极G和漏极D之间的区域中塑造电场，从而有效地分散栅极边缘处的电场集中效应。
在一些实施例中，隔离岛200的两侧各有一个DNW，每个DNW中形成有SDNW（标准器件N型阱光刻层），SDNW可引出一个隔离端ISO，其用于实现电气隔离。
在一些实施例中，可利用LOCOS（硅局部氧化隔离）或STI（浅槽隔离）技术实现第一扩散区320和隔离岛200之间的边界隔离。
实施例二：
如图3所示，对于源极S对漏极D耐压10V以上应用的需求，DMOS器件可通过组合两个LDMOS的漏极结构来形成，其中一个漏极结构作为DMOS器件的源极S，另一个漏极结构作为DMOS器件的漏极D。此时的DMOS器件包括衬底100，衬底100上形成有隔离岛200，栅极G覆盖在隔离岛200上，隔离岛200被第二分界线L2和第三分界线L3分隔为第三区域230、第四区域240和第五区域250，栅极G横跨第三区域230、第四区域240和第五区域250，第三区域230中形成有第二P阱410和第二扩散区420，第四区域240中形成有第三P阱430，第五区域250中形成有第三扩散区440和第四P阱450，第二P阱410、第二扩散区420、第三P阱430、第三扩散区440和第四P阱450依次间隔设置，第二P阱410中形成有一个衬底引出区411，第四P阱450中形成有一个衬底引出区451，每个衬底引出区上均附有一个衬底电极B，第二扩散区420中形成有源区421，源极S附于源区421上，第三扩散区440中形成有漏区441，漏极D附于漏区441上。
在一些实施例中，第二P阱410和第四P阱450可相对于第三P阱430呈对称设置，第二扩散区420和第三扩散区440可相对于第三P阱430呈对称设置。
在一些实施例中，衬底100可以为P型衬底，隔离岛200可以为P型外延层，第二扩散区420和第三扩散区440均为N型，源区421为N型重掺杂区（即N+区），衬底引出区411和451为P型重掺杂区（即P+区），漏区441为N型重掺杂区（即N+区）。
在一些实施例中，可采用ISO的隔离方式，用N沉淀层（NBL）和深N阱（DNW）在衬底100上做出P型外延层，作为隔离岛200。
在一些实施例中，第三P阱430的两侧边分别位于第二分界线L2和第三分界线L3上。
在一些实施例中，栅极G可以为多晶硅栅。
在一些实施例中，栅极G可包括主体G3和两延伸段G4，主体G3的两端分别与第二扩散区420和第三扩散区440自对准，两延伸段G4均位于主体G1上方，且分别形成在主体G1的两端，其中一个延伸段G4从主体G1的一端向外延伸至第二扩散区420的上方，另外一个延伸段G4从主体G1的另一端向外延伸至第三扩散区440的上方，两延伸段G4形成为两场板，用于在栅极G和漏极D之间的区域中塑造电场，从而有效地分散栅极边缘处的电场集中效应。
在一些实施例中，隔离岛200的两侧各有一个DNW，每个DNW中形成有SDNW，SDNW可引出一个隔离端ISO，其用于实现电气隔离。
在一些实施例中，可利用LOCOS（硅局部氧化隔离）或STI（浅槽隔离）技术实现第二扩散区420和隔离岛200之间的边界隔离和第三扩散区440和隔离岛200之间的边界隔离。
本发明实施例的可双向耐压的DMOS器件，是专门为具有高压快速充电功能和无线充电功能的系统的负载开关和充电器或充电保护电路而设计。该DMOS器件可在漏极上对源极支持高达20V以上的工作输入电压（例如耐压28V），并且还能在源极上对漏极耐受10V以上的反向电压（例如耐压16V）。控制栅极对衬底电极的电位差达到阈值电压，可以开启该DMOS器件，衬底电极可根据DMOS器件的耐压方向选择接源极、漏极或者其他电压。栅极对衬底电极的耐压由工艺的栅氧层厚度决定，例如，基于常规的0.18umBCD工艺的110A左右厚度的栅氧，工作电压可以支持到±5V。
本发明实施例的可双向耐压的DMOS器件，通过一个DMOS器件替代两个串联的MOS器件来作为高功率管使用，对于特定耐压值，Rsp可以做到接近两MOS器件的Rsp之和，实现同样的Ron目标，DMOS器件面积可以缩减将近50%，从而大幅降低成本。
以上所述的，仅为本发明的较佳实施例，并非用以限定本发明的范围，本发明的上述实施例还可以做出各种变化。即凡是依据本发明申请的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本发明专利的权利要求保护范围。本发明未详尽描述的均为常规技术内容。
Claims (10)
1.一种可双向耐压的DMOS器件，其特征在于，包括源极、漏极、栅极和衬底电极，当所述衬底电极与所述源极相连时，所述漏极对所述源极耐压；当所述衬底电极与所述漏极相连时，所述源极对所述漏极耐压；当所述衬底电极接地时，所述源极和所述漏极同时相互耐压；
所述可双向耐压的DMOS器件通过组合DEMOS器件的源极结构和LDMOS器件的漏极结构而形成，所述栅极包括主体和延伸段，所述延伸段位于所述主体上方并形成为场板；
或者，所述可双向耐压的DMOS器件通过组合两个LDMOS器件的漏极结构而形成，所述栅极包括主体和两延伸段，两延伸段均位于所述主体的上方且分别形成在所述主体的两端，两延伸板形成为两场板。
2.根据权利要求1所述的可双向耐压的DMOS器件，其特征在于，当所述可双向耐压的DMOS器件通过组合DEMOS器件的源极结构和LDMOS器件的漏极结构而形成时，包括衬底，所述衬底上设有隔离岛，所述栅极覆盖在所述隔离岛上，所述隔离岛被第一分界线分隔成第一区域和第二区域，所述栅极横跨所述第一区域和所述第二区域；所述第一区域中形成有第一P阱，所述第一P阱中形成有源区和衬底引出区，所述源极附于所述源区上，所述衬底电极附于所述衬底引出区上；所述栅极至少覆盖所述第一P阱的部分；所述第二区域中形成有第一扩散区，所述第一扩散区中形成有漏区，所述漏极附于所述漏区上；所述第一扩散区和所述第一P阱间隔设置。
3.根据权利要求2所述的可双向耐压的DMOS器件，其特征在于，所述衬底为P型，所述隔离岛为P型外延层，所述第一扩散区为N型，所述源区和所述漏区均为N型重掺杂区，所述衬底引出区为P型重掺杂区。
4.根据权利要求2所述的可双向耐压的DMOS器件，其特征在于，所述第一P阱的一个侧边位于所述第一分界线上。
5.根据权利要求2所述的可双向耐压的DMOS器件，其特征在于，所述主体的两端分别与所述源区和所述第一扩散区自对准，所述延伸段从所述主体向外延伸至所述第一扩散区的上方，所述延伸段形成为场板。
6.根据权利要求1所述的可双向耐压的DMOS器件，其特征在于，当所述可双向耐压的DMOS器件通过组合两个LDMOS器件的漏极结构而形成时，包括衬底，所述衬底上形成有隔离岛，所述栅极覆盖在所述隔离岛上，所述隔离岛被第二分界线和第三分界线分隔为第三区域、第四区域和第五区域，所述栅极横跨所述第三区域、所述第四区域和所述第五区域；所述第三区域中形成有第二P阱和第二扩散区，所述第四区域中形成有第三P阱，所述第五区域中形成有第三扩散区和第四P阱，所述第二P阱、所述第二扩散区、所述第三P阱、所述第三扩散区和所述第四P阱依次间隔设置；所述第二P阱和所述第四P阱中各形成有一个衬底引出区，每个衬底引出区上均附有一衬底电极；所述第二扩散区中形成有源区，所述源极附于所述源区上；所述第三扩散区中形成有漏区，所述漏极附于所述漏区上。
7.根据权利要求6所述的可双向耐压的DMOS器件，其特征在于，所述衬底为P型，所述隔离岛为P型外延层，所述第二扩散区和所述第三扩散区均为N型，所述源区和所述漏区均为N型重掺杂区，所述衬底引出区为P型重掺杂区。
8.根据权利要求6所述的可双向耐压的DMOS器件，其特征在于，所述第三P阱的两侧边分别位于所述第二分界线和所述第三分界线上。
9.根据权利要求6所述的可双向耐压的DMOS器件，其特征在于，所述主体的两端分别与所述第二扩散区和所述第三扩散区自对准，其中一个延伸段从所述主体的一端向外延伸至所述第二扩散区的上方，另一个延伸段从所述主体的另一端向外延伸至所述第三扩散区的上方。
10.根据权利要求1所述的可双向耐压的DMOS器件，其特征在于，所述栅极为多晶硅栅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410694141.1A CN118263330B (zh) | 2024-05-31 | 2024-05-31 | 可双向耐压的dmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410694141.1A CN118263330B (zh) | 2024-05-31 | 2024-05-31 | 可双向耐压的dmos器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN118263330A CN118263330A (zh) | 2024-06-28 |
| CN118263330B true CN118263330B (zh) | 2024-08-06 |
Family
ID=91613513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410694141.1A Active CN118263330B (zh) | 2024-05-31 | 2024-05-31 | 可双向耐压的dmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118263330B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115000175A (zh) * | 2022-07-05 | 2022-09-02 | 苏州赛芯电子科技股份有限公司 | 双边高压n型ldmos及制作方法 |
| CN116169175A (zh) * | 2023-02-20 | 2023-05-26 | 华虹半导体(无锡)有限公司 | Ldmos版图结构 |
| CN117832274A (zh) * | 2023-12-21 | 2024-04-05 | 浙江大学 | 一种伪栅阵列demos器件及其制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102983161B (zh) * | 2011-09-02 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | 非埋层的双深n型阱高压隔离n型ldmos及制造方法 |
| CN102354686A (zh) * | 2011-11-17 | 2012-02-15 | 上海先进半导体制造股份有限公司 | 60v高边ldnmos结构及其制造方法 |
| CN109346525A (zh) * | 2018-11-21 | 2019-02-15 | 无锡市晶源微电子有限公司 | 一种n型ldmos器件及其制作方法 |
| CN117199141A (zh) * | 2023-09-19 | 2023-12-08 | 南京微盟电子有限公司 | 一种高压jfet器件及形成方法 |
-
2024
- 2024-05-31 CN CN202410694141.1A patent/CN118263330B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115000175A (zh) * | 2022-07-05 | 2022-09-02 | 苏州赛芯电子科技股份有限公司 | 双边高压n型ldmos及制作方法 |
| CN116169175A (zh) * | 2023-02-20 | 2023-05-26 | 华虹半导体(无锡)有限公司 | Ldmos版图结构 |
| CN117832274A (zh) * | 2023-12-21 | 2024-04-05 | 浙江大学 | 一种伪栅阵列demos器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN118263330A (zh) | 2024-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10020369B2 (en) | Dual channel trench LDMOS transistors with drain superjunction structure integrated therewith | |
| US7535057B2 (en) | DMOS transistor with a poly-filled deep trench for improved performance | |
| US8957473B2 (en) | MOS-gated power devices, methods, and integrated circuits | |
| EP0562271B1 (en) | High voltage structure with oxide isolated source and resurf drift region in bulk silicon | |
| US11004971B2 (en) | LDMOS transistor with gate structure having alternating regions of wider and narrower spacing to a body region | |
| CN107768423B (zh) | 具有隔离区的横向扩散金属氧化物半导体场效应晶体管 | |
| US9985028B2 (en) | Diluted drift layer with variable stripe widths for power transistors | |
| JP3203858B2 (ja) | 高耐圧ｍｉｓ電界効果トランジスタ | |
| CN101471380A (zh) | 横向双扩散金属氧化物半导体晶体管及其制造方法 | |
| CN103489912A (zh) | 一种高压结型场效应晶体管 | |
| US20180076201A1 (en) | Semiconductor device | |
| CN115083914A (zh) | 具有改进的击穿性能的ldmos | |
| CN101297407B (zh) | 晶体管器件及其制造方法 | |
| EP3723136A1 (en) | Ldmos with diode coupled isolation ring | |
| CN118263330B (zh) | 可双向耐压的dmos器件 | |
| US6906389B2 (en) | High-voltage, high-cutoff-frequency electronic MOS device | |
| CN109616522B (zh) | 一种横向高压器件 | |
| CN107527906B (zh) | 半导体器件 | |
| US20090206402A1 (en) | Lateral Trench MOSFET with Bi-Directional Voltage Blocking | |
| CN111430346A (zh) | 一种功率集成半导体器件 | |
| US12136646B2 (en) | Coupled polysilicon guard rings for enhancing breakdown voltage in a power semiconductor device | |
| JP2005311211A (ja) | 横形半導体装置 | |
| CN114121950A (zh) | 具有背对背连接的晶体管的负载开关 | |
| CN116259663A (zh) | 半导体装置 | |
| CN115207090A (zh) | 高压ldmos器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |