CN118231337A - 功率半导体器件的嵌入式裸片封装的改良 - Google Patents

功率半导体器件的嵌入式裸片封装的改良 Download PDF

Info

Publication number
CN118231337A
CN118231337A CN202311773788.5A CN202311773788A CN118231337A CN 118231337 A CN118231337 A CN 118231337A CN 202311773788 A CN202311773788 A CN 202311773788A CN 118231337 A CN118231337 A CN 118231337A
Authority
CN
China
Prior art keywords
die
layer
dielectric layer
protective
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311773788.5A
Other languages
English (en)
Inventor
程安生
史蒂芬·科茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gan Systems
Original Assignee
Gan Systems
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gan Systems filed Critical Gan Systems
Publication of CN118231337A publication Critical patent/CN118231337A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开一种用于半导体功率开关器件的嵌入式裸片封装，其中所述封装包括层压体，所述层压体包括多个介电层和导电金属层的层堆叠。所述裸片背面上的热触点区域附接到引线框。在所述裸片的前侧上的导电金属化的图案化层提供功率半导体器件的电接触区域。在嵌入之前，在所述裸片的所述前侧提供保护性介电层，所述保护性介电层围绕所述裸片的边缘延伸。所述保护性介电层提供保护区域，所述保护区域充当衬垫以保护所述裸片的边缘在层压过程中不受损坏。保护性介电材料可以在所述电接触区域上延伸，以防止在过孔的激光钻孔期间发生蚀刻损伤和损伤，从而减轻对所述半导体器件的有源区域造成的物理损伤、过热或其它潜在损伤。

Description

功率半导体器件的嵌入式裸片封装的改良
相关申请案的交叉引用
本申请案与2022年9月15日提交的标题为“包括激光钻孔过孔的嵌入式裸片封装的制造”的美国专利申请案第17/945,231号有关，所述美国专利申请案是2020年10月8日提交的标题为“包括激光器钻孔过孔在内的嵌入式裸片包装的制造”的美国专利申请案第17/065,886号的一部分的延续；所述两个美国专利申请案以全文引用的方式并入本文中。
本申请案与2022年4月25日提交的标题为“功率半导体器件的嵌入式裸片封装”的美国专利申请案第17/728,220号有关，所述美国专利申请案是2020年7月14日提交的同一标题的美国专利申请案第16/298,305号的延续；所述两个美国专利申请案以全文引用的方式并入本文中。
本申请案与2022年6月9日提交的标题为“用于功率半导体器件的双面冷却嵌入式裸片封装”美国临时专利申请案第63/350,562号有关，所述美国临时专利申请案以全文引用的方式并入本文中。
技术领域
本发明涉及用于功率半导体器件的嵌入式裸片封装，例如用于高电压、高电流应用的横向GaN半导体功率晶体管。
背景技术
上述相关专利申请案公开了基于包括多个介电层和导电金属层的层压封装体的用于功率半导体器件的嵌入式裸片封装的示例，其中功率半导体裸片和导电金属之间的内部电连接由延伸穿过介电层的导电过孔和/或微过孔形成。
诸如GaN HEMT的GaN功率晶体管提供了与高开关频率相结合的高电流、高电压操作。对于一些功率应用，GaN功率器件和系统提供了优于使用Si IGBT和二极管以及SiC功率晶体管和二极管的硅技术的优势。例如，与基于硅或SiC技术的可比系统相比，包括横向GaN晶体管的功率开关系统提供更高效率的开关、更低的损耗和更小的形状因数。为了受益于横向GaN晶体管的固有性能特性，重要的设计考虑因素包括，例如：器件布局(拓扑)、低电感互连和封装以及有效的热管理。用于100V和650V操作的高电流操作的横向GaN功率晶体管目前可从基于岛技术(R)的GaN系统股份有限公司获得，其提供大的栅极宽度Wg、低的导通电阻Ron和器件的每单位有源区的高电流能力。
例如，在2020年7月14日提交的标题为“功率半导体器件的嵌入式裸片封装”的美国专利申请案第16/298,305号、其中引用的参考文献以及与嵌入式裸片包装有关的非专利公开案中公开了提供低电感互连和低热阻抗的嵌入式裸片片封装解决方案。US16/298,305公开了用于功率半导体器件的嵌入式裸片封装，其包括由介电材料层和导电金属层构成的层压结构。这种类型的层压嵌入式裸片封装在用于高电压、高电流GaN-e-HEMT的紧凑(即小形状因数)封装中提供低寄生电感。
GaN功率开关器件，例如由GaN Systems股份有限公司提供的器件，嵌入小尺寸(例如7mm x 5mm和0.5mm厚)的GaNPX型层压封装中，能够在例如100V至650V的范围内的电压下操作，用于例如几十或数百安培的开关电流。工作温度可能达到或超过100℃。对于每单位有源面积具有高电流能力的小尺寸裸片和较小的封装尺寸(例如芯片级封装)，封装组件因此比低电压、低功率的开关器件经受更高的电场和更高的操作温度。
如以上参考的相关专利文件中所公开的，层压的嵌入式裸片封装的导电金属层和介电构建层之间的热膨胀系数(CTE)的不匹配可能导致层间应力，且在形成嵌入式裸片包的层压过程中可能导致破裂、裂纹扩展和分层，和/或在随后的操作热循环期间。目前满足或超过不太苛刻应用资格标准的嵌入式裸片封装可能无法通过更苛刻操作条件的资格认证，例如满足更严格测试和资格认证的资格认证(例如当前和未来的汽车应用)。例如，在层压过程中，向层堆叠施加显著的压力，同时加热以提供介电构建层的固化。在随后的通过介电层的过孔的激光钻孔过程中，然后用导电材料填充介电层，以提供导电互连过孔和导热过孔，激光钻孔过孔内的触点区域和半导体器件的下面的有源层可能受到热损伤和机械损伤。
需要改良的或替代的嵌入式裸片封装结构和制造方法，例如，特别是高电压/大电流功率开关半导体器件，例如横向GaN-HEMT，以提供改良的可靠性，以满足更严格的测试和鉴定，例如，用于汽车应用。
发明内容
本发明寻求提供用于功率半导体器件的改良的或替代的嵌入式裸片封装，特别是用于高电压/高电流宽带隙半导体功率开关器件，例如横向GaN-HEMT，其减轻或规避上述问题中的至少一个。
本发明的各方面提供了用于半导体功率开关器件的嵌入式裸片封装，其中裸片被嵌入到包括层压体的封装中，层压体包括多个介电层和导电金属层的层压体；在所述裸片的背面上的热触点区域附接到引线框；在裸片的前侧上的导电金属化的图案化层提供半导体功率开关器件的电接触区域；在所述裸片的前侧上提供保护性介电层，所述保护性介电层围绕裸片的边缘延伸，形成围绕裸片外围的保护区域，所述保护区域充当衬垫以保护裸片的边缘在层压期间不受损坏。
保护性介电材料可以在电接触区域上延伸，以在过孔的激光钻孔期间防止发生蚀刻损伤和损伤，从而减轻对半导体器件的有源区域造成物理损伤、过热或其它潜在损伤。在示例实施例中，保护性介电材料包括诸如聚酰亚胺的材料，所述材料是可压缩的，抵抗引线框表面粗糙化蚀刻工艺，且可以在过孔(via)的激光钻孔期间被去除。
一个方面提供了一种在嵌入式裸片封装之前对包括GaN半导体开关功率器件的半导体裸片进行后处理的方法，包括：
在提供包括源极触点、漏极触点和栅极触点的所述功率开关器件的电接触区域的所述裸片的前侧上提供包括导电金属化的图案化层的半导体裸片；
提供在所述裸片的所述前侧上方延伸的第一介电层；
限定穿过所述第一介电层到所述功率开关器件的电接触区域的接触开口；
在所述第一介电层上提供延伸穿过所述第一介电层的所述接触开口的导电金属再分布层；
图案化所述导电金属再分布层以提供源极触点区域、漏极触点区域和栅极触点区域；
提供在所述第一介电层和所述导电金属再分布层的所述源极触点区域、漏极触点区域和栅极触点区域上延伸的保护性第二介电层；
所述保护性第二介电层掩蔽所述导电金属再分布层的所述源极触点区域、漏极触点区域和栅极触点区域中的每一个，且所述保护性第二介电层延伸到所述裸片的边缘以形成围绕所述裸片的外围延伸的保护区域。
第二方面提供了一种半导体器件结构，包括：
包括GaN半导体功率开关器件的裸片，所述GaN半导体功率开关器件在所述裸片的前侧上具有导电金属化的图案化层，提供所述半导体功率开关器件的电接触区域，所述电接触区域包括源极触点、漏极触点和栅极触点；
第一介电层，在所述裸片的所述前侧上方延伸；
接触开口，穿过所述第一介电层到所述半导体功率开关器件的所述源极、漏极和栅极触点区域；
导电金属再分布层，形成在所述第一介电层上，延伸穿过所述第一介电层的所述接触开口；
所述导电金属再分布层被图案化以提供源极触点区域、漏极触点区域和栅极触点区域；
保护性第二介电层，在所述第一介电层和所述导电金属再分布层的所述源极触点区域、漏极触点区域和栅极触点区域上延伸；
所述保护性第二介电层掩蔽所述源极触点区域、漏极触点区域和栅极触点区域中的每一个，且所述保护性第二介电层延伸到所述裸片的边缘以形成围绕所述裸片的外围延伸的保护区域。
例如，保护性第二介电层包括聚酰亚胺材料，所述聚酰亚胺材料具有一定的厚度和机械性能，由此围绕裸片的外围延伸的保护区域被配置为在嵌入式裸片封装期间充当衬垫。
保护性第二介电层可以作为覆盖层提供在裸片的前侧上。保护性第二介电层选择性地提供在裸片的前侧上，以限定围绕裸片的外围延伸的所述保护区域，并掩蔽导电金属再分布层的源极触点区域、漏极触点区域和栅极触点区域中的每一个。
第三方面提供了一种包括GaN半导体功率开关器件的半导体裸片的引线框嵌入裸片封装的方法，包括：
在所述裸片的前侧提供包括导电金属化的图案化层的半导体裸片，所述半导体裸片提供包括源极触点、漏极触点和栅极触点的GaN半导体功率开关器件的电接触区域；
提供在所述裸片的所述前侧上方延伸的第一介电层；
限定穿过所述第一介电层到所述功率开关器件的电接触区域的接触开口；
在所述第一介电层上提供延伸穿过所述第一介电层的所述接触开口的导电金属再分布层；
图案化所述导电金属再分布层以提供源极触点区域、漏极触点区域和栅极触点区域；
提供在所述第一介电层和所述导电金属再分布层的所述源极触点区域、漏极触点区域和栅极触点区域上延伸的保护性第二介电层；
所述保护性第二介电层掩蔽所述导电金属再分布层的所述源极触点区域、漏极触点区域和栅极触点区域中的每一个，且所述保护性第二介电层延伸到所述裸片的边缘以形成围绕所述裸片的外围延伸的保护区域；
提供引线框并用裸片附接材料将所述裸片安装在所述引线框上；
在所述引线框上执行表面粗糙化蚀刻，其中所述保护性第二介电层对所述表面粗糙化刻蚀具有抗蚀性；
提供层堆叠，所述层堆叠包括：
所述引线框和安装在所述引线框上的所述裸片；
多个介电构建层和至少一个导电层；
执行层压工艺以嵌入所述裸片以及所述引线框的至少顶部表面和侧表面；
通过激光钻孔穿过所述介电构建层、穿过所述至少一个导电层和穿过所述保护性第二介电层来打开用于与所述裸片电接触的过孔；
用导电金属填充所述过孔；
图案化所述至少一个导电层以形成源极、漏极和栅极互连；和
在所述至少一个导电层上提供另一介电构建层。
例如，保护性第二介电层包括聚酰亚胺材料，所述聚酰亚胺材料具有一定的厚度和机械性能，由此围绕裸片的外围延伸的保护区域被配置为在嵌入式裸片封装期间用作衬垫。
保护性第二介电层可以作为覆盖层提供在裸片的前侧上。保护性第二介电层可以选择性地提供在裸片的前侧上，以限定围绕裸片的外围延伸的所述保护区域，且掩蔽导电金属再分布层的源极触点区域、漏极触点区域和栅极触点区域中的每一个。
另一方面提供了一种嵌入式裸片封装，其包括层压体和裸片，所述裸片包括嵌入所述层压体内的GaN半导体功率开关器件，其中：
包括所述半导体功率开关器件的所述裸片在所述裸片的前侧具有导电金属化的图案化层，所述导电金属化的图案化层提供包括源极触点、漏极触点和栅极触点的GaN半导体功率开关器件的电接触区域；
第一介电层在所述裸片的所述前侧上方延伸；
接触开口穿过所述第一介电层到所述半导体功率开关器件的所述源极、漏极和栅极触点区域；
导电金属再分布层形成在所述第一介电层上，延伸穿过所述第一介电层的所述接触开口；
所述导电金属再分布层被图案化以提供源极触点区域、漏极触点区域和栅极触点区域；
保护性第二介电层在所述第一介电层和所述导电金属再分布层的源极触点区域、漏极触点区域和栅极触点区域上延伸；
所述保护性第二介电层在所述源极触点区域、漏极触点区域和栅极触点区域中的每一个上延伸，且所述保护第二介电层延伸到所述裸片的边缘以形成围绕所述裸片的外围延伸的保护区域；
所述层压体包括层堆叠和第一导电层，所述层堆叠包括嵌入所述裸片以及所述引线框的至少顶部表面和侧表面的至少一个介电层，且所述第一导电层被图案化以限定互连区域；且
多个导电过孔延伸穿过所述第一导电层、嵌入所述裸片的所述至少一个介电层和所述保护性第二介电层，所述多个导电过孔互连所述第一导电层的互连区域和所述半导体器件的电接触区域。
保护性第二介电层包括聚酰亚胺材料，所述聚酰亚胺材料具有一定的厚度和机械性能，从而围绕裸片的外围延伸的保护区域在嵌入式裸片封装期间形成衬垫。保护性第二介电层可以作为覆盖层提供在裸片的前侧上。保护性第二介电层选择性地提供在裸片的前侧上，以限定围绕裸片的外围延伸的所述保护区域，并掩蔽导电金属再分布层的源极触点区域、漏极触点区域和栅极触点区域中的每一个。在示例实施例中，保护性第二介电材料可以包括聚酰亚胺材料，所述聚酰亚胺材料抵抗导电金属再分布层和引线框的金属的表面粗糙化蚀刻。例如，导电金属再分布层和引线框包括铜，且保护性第二介电材料包括聚酰亚胺材料，所述聚酰亚胺材料抵抗导电金属再分布层和引线框的金属的表面粗糙化蚀刻。
因此，示例实施例的嵌入式裸片封装提供了功率半导体开关器件(例如横向GaN半导体功率晶体管)的嵌入式裸片封装的改良。示例实施例的嵌入式裸片封装提供了高电压和高电流功率开关器件的封装，例如用于改良器件性能和可靠性。
附图说明
图1A(现有技术)显示了嵌入式裸片封装的示例的3D渲染图，包括嵌入在具有底侧导热垫的层压介电中的E模式横向GaN HEMT器件结构；
图1B和1C显示了图1A所示嵌入式裸片封装的示意性顶侧和底侧视图；
图2A(现有技术)显示了嵌入式裸片封装的示例的3D渲染图，包括嵌入在具有顶侧导热垫的层压介电中的E模式横向GaN HEMT器件结构；
图2B和2C显示了图2A所示嵌入式裸片封装的示意性顶侧和底侧视图；
图3显示了包括示例实施例的E型横向GaN HEMT的半导体裸片的示意性俯视图，以说明具有大面积源极和漏极触点区域以及双栅极触点区域的器件拓扑结构；
图4显示了第一示例实施例的底部冷却嵌入式裸片封装的底侧的平面图；
图5A显示了通过图4的平面A-A的示意性截面图，以说明第一示例实施例的底部冷却嵌入式裸片封装的层压多层结构；
图5B显示了通过图4的平面B-B的示意性截面图，以说明第一示例实施例的底部冷却嵌入式裸片封装的层压多层结构；
图6A至6F显示了示意性截面图，以说明第一示例实施例的嵌入式裸片封装的制造步骤；
图7显示了示例嵌入式裸片封装的电子显微照片横截面；
图8A至8F显示了示意性截面图，以说明第二示例实施例的嵌入式裸片封装的制造步骤；
图9A和9B显示了第一实施例的嵌入式裸片封装的一部分在嵌入之前和之后以及过孔的激光钻孔的示意性放大截面图；
图10A和10B显示了第二实施例的嵌入式裸片封装的一部分在嵌入之前和之后以及过孔的激光钻孔的示意性放大截面图；
图11显示了示例嵌入式裸片封装的部分横截面的电子显微照片；
图12显示了图11的嵌入式裸片封装的另一部分的横截面的电子显微照片；
图13显示了另一示例的嵌入式裸片封装的部分横截面的电子显微照片，其中在嵌入之前在功率半导体裸片上提供保护性介电层；
图14显示了第三示例实施例的功率半导体裸片的示意性等轴测图；
图15显示了第三示例实施例的功率半导体裸片的示意性平面图；
图16显示了第三示例实施例的功率半导体裸片的示意性截面图；
图17显示了具有保护性介电层的第三示例实施例的功率半导体裸片的示意性截面图；
图18显示了第三示例实施例的功率半导体裸片在嵌入和激光钻孔过孔之后的示意性平面图；
图19显示了第四示例实施例的嵌入式裸片封装的示意性截面图；且
图20显示了第五示例实施例的嵌入式裸片封装的示意性截面图；
通过以下结合附图对本发明的示例实施例的详细描述，本发明的前述和其它特征、方面和优点将变得更加明显，所述描述仅作为示例。
具体实施方式
关于功率半导体器件封装的背景信息，提供低电感互连的封装解决方案被公开，例如，在申请人先前提交的专利文件中：2015年4月15日提交的美国专利申请第15/027,012号，现在的美国专利第9,659,854号，标题为“包括横向GaN功率晶体管的器件和系统的嵌入式封装”；2016年3月9日提交的美国专利申请案第15/064,750号，现为美国专利第9,589,868号，标题为“包括横向GaN功率晶体管的器件和系统的封装解决方案”；2016年3月9日提交的美国专利申请案第15/064,955号，现为美国专利第9,589,869号，标题为“包括横向GaN功率晶体管的器件和系统的封装解决方案”；以及2016年6月30日提交的美国专利申请案第15/197,861号，现为美国专利第9,824,949号，标题为“包括横向GaN功率晶体管的器件和系统的封装解决方案”。
如本文所述，“嵌入式裸片封装”是指将功率半导体裸片(例如，包括横向GaNHEMT)嵌入介电封装体中的封装结构，例如：介电聚合物树脂组合物，例如玻璃纤维环氧复合材料，其可以是FR4型材料。例如，通过铜迹线、柱和过孔提供穿过介电层的导电互连，其提供到用于源极、漏极和栅极连接的外部接触垫(pad/land)的低电感互连。
例如，在2020年7月14日提交的标题为“功率半导体器件的嵌入式裸片封装”的美国专利申请案第16/298,305号(现为美国专利第11,342,788号)中描述的嵌入式裸片片封装中，封装体是由介电层和导电材料层构建的层压结构。这种类型的层压嵌入式裸片封装在用于高电压、高电流GaN-HEMT的紧凑(即小形状因数)封装中提供低寄生电感。
形成层压嵌入式裸片封装的介电层的介电聚合物树脂组合物可以包括层压片材和称为预浸料的复合材料层，预浸料是衬底材料，例如编织或无纺玻璃纤维布，预浸有一种或多种聚合物材料，例如介电环氧树脂组合物。介电环氧树脂组合物可以包括环氧树脂、固化剂、添加剂(例如阻燃剂)、填料和其它物质，以改变所得复合材料的性能。切割一个或多个预固化的环氧树脂层压板和/或未固化的预浸料层，以形成用于半导体裸片的空腔，具有或不具有引线框，并夹在其它未固化的半浸料层之间，即组装为层堆叠(可称为叠层)，然后在压机中，例如在使用热和压力的固化工艺中，将这些层粘合在一起，以形成封装的层压介电体，半导体裸片或半导体裸片和引线框嵌入在所述封装中。
对于功率半导体器件，典型的嵌入式裸片封装包括低电感电互连层和导电过孔，例如由镀铜形成，以及导热垫，其可以由引线框提供或由镀铜形成。嵌入式封装的外层包括隔离层，所述隔离层是在下面的介电层和导电层上提供电绝缘和保护性外部覆盖物的材料的涂层，例如，外部介电层覆盖包括铜源极、漏极和栅极互连迹线的下面的层，且在外部介电层中提供用于外部源极、漏极和栅极触点区域以及用于导热垫的开口。
图1A、1B和1C以及图2A、2B和2C示意性地示出了包括包含横向GaN功率晶体管的层压介电体的嵌入式裸片封装器件结构的示例。图1A示出了包括嵌入的GaN-on-Si裸片的封装的第一示例的顶侧和底侧3D视图，所述裸片包括650V横向GaN-e-HEMT。如图1B所示，封装的顶侧包括层压介电体的暴露的介电层，如图1C所示，所述封装的底侧包括源极垫/导热垫、漏极垫以及源极感应和栅极触点垫。这种类型的封装，其中电接触垫和导热垫被提供在封装的同一侧上，被称为底侧冷却嵌入式封装，或B型嵌入式裸片封装。图2A示出了包括横向GaN-e-HEMT的嵌入式Si上GaN裸片的封装的另一示例的顶侧和底侧3D视图。如图2B所示，封装的顶侧包括导热垫，所述导热垫内部连接到源。如图2C所示，源极、漏极和栅极触点垫设置在封装的底侧。这种类型的封装被称为顶侧冷却嵌入式封装，或T型嵌入式裸片封装，其中电接触垫被提供在封装的一侧，而导热垫被设置在相对侧。如果需要，导热垫可以设置在封装的顶侧和底侧上，如上面参考的美国临时专利申请案第63/350,562号中所述。
图3显示了包括横向GaN功率晶体管的示例功率半导体裸片的示意性顶部平面图，其中所述裸片包括厚镀铜再分布层(RDL)，其在裸片的顶侧(有源侧)上定义了大面积源极和漏极触点区域(源极垫和漏极垫)以及双栅极触点区域(栅极垫)。例如，所述裸片包括硅衬底，且在其上形成外延层堆叠，所述外延层堆叠包括限定横向GaN功率晶体管(例如E型GaN HEMT)的二维电子气(2DEG)有源层的GaN/AlGaN异质层结构。互连结构包括多个导电金属化层和介电层，其中顶部金属化层在裸片的前侧限定横向GaN功率晶体管的外部源极、漏极和栅极触点区域。所述裸片的背面包括导热垫。
图4显示了第一示例实施例的嵌入式裸片封装的示意性平面图。嵌入式裸片的内部位置如虚线所示。例如，包装的轮廓可以是正方形或矩形，例如外部尺寸为～10mm x～10mm或～5mm x～10mm。
图5A和5B分别显示了通过图4的A-A和B-B截面的示意性截面图，以说明示例内层结构。嵌入式裸片封装包括层压介电，所述层压介电包括由层压件制造的环氧组合物，所述层压件包括多个环氧层压件和预浸料层(浅绿色)以及导电铜层(铜色)。在本实施例中，存在两个导电金属层(金属1和金属2)。裸片安装在引线框(金属1)上。在所述视图中，裸片的有源区域(裸片的前侧或顶侧)面朝上，且裸片的后侧以与引线框热接触的方式附接。金属2被图案化以定义源极和漏极连接(源极金属和漏极金属)以及栅极连接(在所述视图中未示出)。金属层1和2之间的电互连是通过钻过孔提供的，然后用导电材料填充过孔。例如，这些部件可以包括低电感导电铜互连，其包括铜填充过孔(via)或铜填充微过孔(microvia)。引线框的部分在封装的底侧上提供外部源极、漏极和栅极垫。源极垫、漏极垫和栅极垫以及导热垫的外表面可以设置有例如镍和金的镀层，以便于嵌入式裸片封装的表面安装，例如通过焊接或其它处理。
在图4、图5A和图5B中，与其它图一样，应理解，层厚度和横向尺寸是示意性显示的，而不是按比例绘制的；金属层的形状的横向图案化仅作为示例显示为矩形。例如，在图4的平面图中，在实践中，源极、漏极和栅极触点区域的内角和外角可以是90度，如示意图所示，或者是圆角以避免锐角。
为了简单起见，图4、5A和5B显示了仅具有两个金属层的叠层。在其它实施例中，可以提供具有对称和非对称叠层、具有和不具有引线框的附加介电层和导电层，例如，如以上引用的US16/298,305中所公开的。
图6A至6F显示了示意性截面图，以说明第一示例实施例的嵌入式裸片封装的制造步骤。
图6A显示了具有安装在引线框601上的功率半导体裸片610的引线框601的示意性截面图600-1。功率半导体裸片是横向GaN-HEMT，其具有形成在裸片的顶侧上的有源区域612上的源极触点区域622、漏极触点区域624和栅极触点区域(在所述视图中未示出)。在后处理期间，在封装之前，在裸片的顶部表面上提供介电层620，例如聚酰亚胺介电质，且为源极、漏极和栅极形成接触开口。然后提供并图案化镀铜(Cu)再分布层(RDL)以限定源极RDL632触点区域、漏极RDL622触点区域和栅极RDL触点区域。裸片610的背面用一层裸片附接材料616(例如银烧结环氧树脂或其它合适的材料)附接到引线框601。然后对引线框601和裸片610的组件进行蚀刻工艺，以使引线框的表面粗糙化，从而促进封装介电的粘附。在表面粗糙化工艺期间，Cu RDL也暴露于蚀刻工艺，导致Cu RDL的表面粗糙化和变薄。
图6B显示了第一示例实施例的底部冷却嵌入式裸片封装的层堆叠(叠层)600-2在层压之前的示意性截面图。裸片610安装在引线框601上，如图6A所示，并夹在空腔预浸料层640、包括介电层652和导电铜箔层654的覆盖预浸料650、顶部释放层660和底部释放层662之间。然后通过施加压力和热量的真空层压工艺来处理层堆叠。空腔预浸料的介电层包括浸渍有介电树脂的玻璃纤维织物。在压制和加热期间，空腔预浸料的介电树脂流入裸片和引线框之间的空腔中以填充空间，且盖预浸料结合到空腔预浸。层压之后，去除顶部和底部释放层。图6C显示了层压后底部冷却的嵌入式裸片封装的层600-3的示意性截面图。
在图6B示意性示出的层压工艺之前，如图6A所示连接有裸片的引线框经过蚀刻工艺，以使引线框的金属表面和裸片的触点区域粗糙化，从而促进封装介电的树脂的粘附。例如，对于裸片上的铜引线框和铜RDL触点区域，蚀刻工艺可以是棕色氧化物蚀刻工艺。
图6D显示了在过孔670的激光钻孔之后，第一示例实施例的底部冷却的嵌入式裸片封装的层的示意性截面图600-4，且
图6E显示了在用导电金属672填充过孔之后，第一示例实施例的底部冷却的嵌入式裸片封装的层的示意性截面图600-5。
图6F显示了在提供包括另一预浸料层的顶部介电层680的后续层压步骤之后，第一示例实施例的底部冷却嵌入式裸片封装的层的示意性截面图。可替换地，附加的顶部介电层可以包括阻焊层，或者另一预浸料层和阻焊层。
图7显示了通过如图6A至6F所示的层压工艺制造的示例嵌入式裸片封装的电子显微照片横截面。图7所示的器件结构的截面图说明了空腔预浸料坯的玻璃纤维在压制过程中是如何变形的，以及空腔预浸件坯的环氧树脂是如何流动以填充引线框和裸片周围的空腔，从而嵌入裸片并至少嵌入引线框的上表面和侧表面的。在所述示例器件结构中，a)提供源极和漏极触点的Cu RDL，例如在所述视图中可见的源极触点632，在层压之前的引线框的表面粗糙化蚀刻期间被减薄和粗糙化；且b)在层压过程中，所述裸片的边缘经受显著的压力和热量，因此可能受到应力，这可能导致裸片边缘周围的顶部介电层破裂。在裸片上形成触点区域的Cu RDL的减薄和粗糙化可能导致在过孔的激光钻孔期间的问题，例如过钻可能导致对功率半导体裸片的有源区域的热损伤或机械损伤。对于包括用于高电压/高电流应用的横向GaN HEMT的功率半导体器件的嵌入式裸片封装，这些问题可能会加剧，这些器件的额定工作温度≥75℃，且需要在更苛刻的工作条件下通过资格认证，例如用于汽车应用。这些问题可以通过以下一个或多个来减轻：a)提供足够厚的铜RDL层以限定源极、漏极和栅极触点区域；b)在厚铜RDL下面提供足够厚的聚酰亚胺介电层；以及c)小心地控制激光钻孔过程和能量，以避免过钻和对裸片的有源区域的热损伤。铜RDL和聚酰亚胺层的所需厚度可以取决于功率半导体裸片的表面拓扑结构。例如，在示例实施例的制造工艺中：聚酰亚胺层具有在层压工艺期间保护裸片边缘的厚度，例如≥10μm；且铜RDL具有厚度，例如≥8μm，使得在蚀刻用于表面粗糙化之后，保留足够厚度的铜RDL。如果用于特定制造工艺的聚酰亚胺层或铜RDL的最大厚度是有限的，则可能需要添加额外的工艺步骤以提供双倍厚度的聚酰亚胺和双倍厚度的铜RDL。
图8A至8F显示了示意性截面图，以说明第二示例实施例的嵌入式裸片封装的制造步骤。
图8A显示了功率半导体裸片610的示意性截面图800-1，所述裸片610包括裸片的有源区域616上的源极触点区域622和漏极触点区域624。在裸片的后处理中，在嵌入式裸片封装之前，在裸片上提供第一聚酰亚胺层620-1，在第一聚酰亚胺层620中形成接触开口，且提供并图案化镀铜RDL以提供源极触点区域632、漏极触点区域634和栅极触点区域(在所述视图中未示出)。然后，在裸片的顶部上提供保护性介电层，例如第二聚酰亚胺层620-2，覆盖铜RDL接触。
图8B显示了第二示例实施例的底部冷却嵌入式裸片封装的层在层压之前的叠层的示意性截面图800-2。
图8C显示了第二示例实施例的底部冷却嵌入式裸片封装的层在层压之后的示意性截面图800-3。在层压过程中，保护性介电层620-2保护裸片边缘，例如，介电层620-2的厚度足够厚，以提供对层压过程中施加的压力的缓冲。例如，保护性介电层620-2可以是具有适当机械性能的聚酰亚胺介电，以用作缓冲层。聚酰亚胺介电可以是聚酰胺酰亚胺。
图8D显示了过孔的激光钻孔后的示意性横截面图800-4。保护性介电层620-2的额外厚度也有助于保护铜RDL免受激光钻孔损伤。例如，如果用去除玻璃纤维和环氧树脂介电的波长和能量的CO2激光器钻出过孔，则保护性介电层620-2也被CO2激光器去除，以暴露CuRDL。由于在引线框表面粗糙化蚀刻工艺期间Cu RDL的表面由层620-2保护，所以在过孔底部的Cu RDL暴露表面保持光滑。
图8E显示了第二示例实施例的底部冷却嵌入式裸片封装的层的示意性横截面图800-5，在用导电金属填充过孔之后，例如，用电镀铜填充激光钻孔过孔并增加铜箔的厚度。图8F显示了在用导电金属填充过孔并提供顶部介电层之后，第二示例实施例的底部冷却嵌入式裸片封装的层的示意性截面图800-6。顶部介电层可以是另一介电构建层(预浸料)、阻焊层、或者介电构建层和阻焊层。
图9A和9B显示了第一实施例的嵌入裸片封装的一部分在嵌入之前和之后以及过孔的激光钻孔的示意性放大截面图。如图9A所示，由于Cu RDL暴露于引线框表面粗糙化蚀刻，铜表面变薄并粗糙化。在对过孔进行层压和激光钻孔后，如图9B所示，由于铜表面变薄和粗糙，过钻孔的风险增加，这可能会对其光学性能产生不利影响，可能会对裸片的下层有源区域造成过热和热损伤。对于包括E型横向GaN HEMT的裸片而言，激光钻孔期间的热损伤的不利影响加剧，所述裸片具有小的热质量，且其中裸片的有源区域在正在钻孔过孔的裸片的触点区域下方。需要仔细控制激光钻孔过程来缓解这些问题。在操作期间，高电压/高电流E型横向GaN HEMT经受热循环和高操作温度，例如≥75℃或≥75℃，且嵌入式裸片封装在封装的至少一侧上设有导热垫，所述导热垫可以安装在散热器上以在操作期间有效散热。
图10A和10B显示了第二实施例的嵌入式裸片封装的一部分在嵌入之前和之后以及过孔的激光钻孔的示意性放大截面图。如图9A所示，由于Cu RDL被保护性介电层(例如聚酰亚胺(PI2)的第二层)掩蔽，因此保护Cu RDL免受引线框表面粗糙化蚀刻。在过孔的层压和激光钻孔之后，如图9B所示，由于铜RDL层没有变薄，且铜RDL的表面保持光滑，因此过钻孔和热损伤的风险降低。保护性介电层是诸如聚酰亚胺的材料，其提供对Cu RDL和封装体的介电材料的良好粘附。
例如，图11显示了第一实施例的嵌入式裸片封装的一部分的横截面的电子显微照片，以说明在裸片边缘上提供的聚酰亚胺(聚酰亚胺1)的第一层的厚度不足的情况下，裸片边缘附近的裸片钝化层可能发生破裂。图图12显示了图11的嵌入式裸片封装的另一部分的横截面的电子显微照片，以说明Cu RDL的减薄和表面粗糙化，以提高预浸料坯介电材料的树脂和Cu RDL之间的粘附力。
图13显示了示例实施例的嵌入式裸片封装的部分横截面的电子显微照片，其中在嵌入之前在功率半导体裸片上提供保护性介电层，例如第二聚酰亚胺层(标记为聚酰亚胺2)。Cu RDL的表面是光滑的，因为它在引线框粗糙化蚀刻期间被掩蔽和保护。聚酰亚胺1和聚酰亚胺2的组合厚度提供了一个保护区域，所述保护区域在裸片的外围，特别是在裸片角落和边缘起缓冲层的作用。
图14显示了第三示例实施例的功率半导体裸片的示意等距视图。图15显示了第三示例实施例的功率半导体裸片的示意性平面图。图16显示了在提供第一聚酰亚胺层并形成Cu-RDL接触之后的第三示例实施例的功率半导体裸片的示意性截面图。图17显示了在提供包括第二聚酰亚胺层的保护性介电层之后的第三示例实施例的功率半导体裸片的示意性截面图。图18显示了示例实施例的功率半导体裸片在过孔的嵌入和激光钻孔之后的示意性平面图。
图19显示了第四示例实施例的嵌入式裸片封装在嵌入和激光钻孔之后通过图18的截面I-I的示意性截面图。图20显示了第五示例实施例的嵌入式裸片封装在嵌入和激光钻孔之后通过图18的截面I-I的示意性截面图。如图19和图20所示，第四和第五实施例的嵌入式裸片封装是包括两个铜RDL层RDL1和RDL2以及两层聚酰亚胺介电聚酰亚胺1和聚酰亚胺2的变体。在提供激光钻孔过孔的区域中选择性地提供第二RDL(RDL2)，以增加额外厚度的铜，以减轻过孔底部RDL的过钻和减薄。第二聚酰亚胺层围绕裸片的边缘延伸，以提供足够厚度的缓冲层以在层压过程中保护裸片边缘。如图19所示，第二聚酰亚胺层聚酰亚胺2作为覆盖层提供在裸片的整个区域上，掩蔽Cu RDL 2触点区域。可选地，如图20所示，第二聚酰亚胺层聚酰亚胺2设置在裸片的边缘区域周围，并选择性地设置在Cu RDL 2触点区域上。对Cu-RDL触点区域的选择性掩蔽可以减少在整个裸片的聚酰亚胺层中的应力。对于图17、19和20中的示意性截面图所示的实施例的嵌入式裸片封装，第一和第二聚酰亚胺层的厚度例如为≥5μm，以在裸片的外围提供具有例如≥10μm的组合厚度的保护区域；聚酰亚胺材料是可压缩或弹性可压缩的材料，在层压过程中用作缓冲层。在聚酰亚胺层在Cu RDL触点区域上提供掩蔽层的情况下，其应当对用于引线框的表面粗糙化的铜表面粗糙化蚀刻具有抗蚀刻性，以促进封装体的介电材料的粘附。聚酰亚胺材料被选择为对Cu-RDL触点和封装体的介电材料具有良好的粘附性，使得聚酰亚胺材料用作Cu-RDL和介电材料(例如封装体的环氧树脂复合物)之间的粘附层。例如，聚酰亚胺材料可以是聚酰胺酰亚胺。
通过旋涂和固化工艺提供的聚酰亚胺型介电可以在更光滑的表面器件拓扑结构上提供均匀的覆盖和厚度，例如用于使用较厚介电层和平坦化工艺(例如化学机械抛光)的器件结构。对于具有不太均匀的表面拓扑结构的器件结构，在阶梯状边缘上的旋涂和沟槽化可能导致阶梯状结构和沟槽的边缘上的聚酰亚胺层变薄。例如，即使标称聚酰亚胺涂层厚度为5μm，器件结构的某些区域上的聚酰亚胺覆盖也可能明显更薄，例如2.5μm。在传统工艺流程中，使用单层聚酰亚胺和单层Cu RDL，如果工艺流程的聚酰亚胺介电层和Cu RDL层的最大厚度有限，例如，5μm的聚酰亚胺和8μm的Cu RDL，在所得到的器件结构中，聚酰亚胺层在边缘上可以更薄，且Cu RDL可以在表面粗糙化蚀刻期间变薄，以促进封装介电的粘附。
通过使用如本文所公开的双聚酰亚胺工艺，可以增加围绕裸片外围的聚酰亚胺的厚度，以提供围绕裸片的边缘和拐角的保护区域或环，其在层压工艺期间起到缓冲的作用。通过提供保护性的第二介电层，例如第二聚酰亚胺层，在限定Cu RDL触点区域之后，在引线框表面粗糙化蚀刻期间掩蔽并保护Cu RDL。封装Cu RDL触点区域的附加保护性介电层在嵌入式裸片封装之前的存储期间保护Cu RDL触点区域不被氧化。对于在操作期间经受高电场的功率开关器件结构，例如高电压/高电流横向GaN HEMT，封装Cu RDL触点区域的附加保护性介电层也有助于降低在操作期间Cu金属离子迁移到封装介电中的风险，这可能导致电短路。
关于激光钻孔掩模的更多细节，请参考2022年9月15日提交的标题为“包括激光钻孔过孔的嵌入式裸片封装的制造”的美国专利申请案第17/945,231号的相关内容，所述申请案是2020年10月8日提交的标题为“包括激光钻孔过孔的嵌入式裸片封装的制造”的美国专利申请案第17/065,886号的一部分的延续。
已经描述了包括引线框的一些示例实施例的嵌入式裸片封装。在其它实施例中，嵌入式裸片封装可以是非引线框嵌入式裸片包装，其中封装的层压体包括多个介电层和导电层。
用于汽车应用的功率半导体器件的嵌入式裸片封装需要在更苛刻的条件下生存，例如达到MSL1额定值。用于汽车应用的高压和大电流操作的功率半导体开关器件可能会导致更高的操作温度，例如≥75℃或≥100℃，以及更极端的热循环。引线框的导电金属层和嵌入式裸片封装的环氧复合介电层之间的热膨胀系数的失配可能导致由热循环引起的破裂和分层。在具有三个或三个以上金属层和介电层的多层叠层中，这些影响往往会加剧。对于含有玻璃纤维的预浸料介电材料，在层压过程的压制和固化过程中，玻璃纤维可能会受到应力。例如，玻璃纤维股的端部和金属引线框的接触点可以是特定的应力点，从所述应力点可以开始破裂和/或分层。例如，对于更苛刻的条件，例如汽车应用，可能需要嵌入式裸片封装通过从-55℃到175℃的1000次温度循环，并满足MSL1的要求。其它测试可能包括高温高湿、高反向偏置测试，也称为“H3TRB”测试。在这种类型的测试过程中，可能会检测到与离子迁移有关的问题，例如在受高电场影响的区域中的铜迁移。封装铜RDL的额外保护性介电层降低了可能导致电短路的金属离子迁移的风险。例如，铜RDL可与预浸料坯介电中的例如氯离子反应，这可导致铜RDL与源极/衬底和漏极区域之间的铜离子迁移。
虽然参考包括GaN半导体功率晶体管的功率半导体器件详细描述了用于功率半导体器件的嵌入式裸片封装的实施例，但是功率半导体器件可以包括GaN二极管。功率半导体器件可以包括多个GaN功率晶体管、多个GaN功率二极管、至少一个GaN功率晶体管和至少一个功率二极管的组合。例如，裸片可以包括功率半导体器件，所述功率半导体器件包括被配置为半桥、全桥和其它开关拓扑之一的多个GaN晶体管。裸片可以包括与功率半导体器件集成的其它组件，例如驱动器电路、控制电路、传感器、无源组件等中的一个或多个。功率半导体器件可以与嵌入封装中的其它组件(例如驱动器芯片)共同封装并互连。
本文描述了示例性实施例的嵌入式裸片封装，其中功率半导体器件包括GaN功率晶体管器件，例如至少一个高电压、高电流GaN-HEMT，其被描述为具有被称为源极和漏极触点区域的第一和第二接触区，以及被描述为栅极触点区域的第三接触区。这些实施例的嵌入式裸片封装也适用于GaN功率二极管的嵌入式裸片封装，其中第一和第二触点区域将被称为阳极和阴极触点区域，而不是源极和漏极触点区域。
例如，功率半导体器件可以包括使用GaN半导体技术或其它III族氮化物技术制造的至少一个功率晶体管、至少一个功率二极管、至少一种功率晶体管和至少一个功率二极管的组合。
在本文引用的相关专利申请中描述了用于层压封装体的芯层和构建层的合适的介电材料的实例。例如，介电构建层包括以下任意一种：玻璃纤维增强树脂组合物；玻璃纤维增强环氧树脂组合物；介电树脂构建层；介电环氧树脂构建层；由ABF(Ajinmoto build-up Film)形成的积层；以及其组合。介电构建层可以是真空层压介电。例如，阻焊剂下面的真空层压增强介电可以由环氧树脂预浸料或包括填料颗粒的环氧树脂组合物片形成，称为构建膜(build-up film；BUF)。
层压体可以包括对称或不对称的层堆叠，且配置有顶侧和底侧导热垫中的至少一个。芯和介电构建层可以包括具有FR4环氧树脂组合物的介电环氧树脂组合物，例如Panasonic R1577或Hitachi E679或具有类似电气和机械特性的其它组合物。介电构建层可以包括BUF聚合物组合物，例如Sekishi NX04H，N！07、NQ07X或NR10。
在示例性实施例中，嵌入式裸片封装的导电金属化层被描述为包括铜，例如电镀铜。在其它实施例中，可以使用与所选择的半导体技术兼容的任何合适的金属，例如Cu、Al、Ni、Sn、Au、Ag、Pt、Pd以及这些金属中的一种或多种的合金。限定触点区域和互连迹线的每个金属化层可以包括单层或多层导电材料。
更一般地说，例如，功率半导体器件可以包括功率晶体管、功率二极管、以及功率晶体管和功率二极管的组合中的一个。功率半导体器件可以包括一个或多个晶体管、一个或多根二极管、至少一个晶体管和至少一个二极管的组合。例如，功率半导体器件可以包括被配置为半桥、全桥或其它开关拓扑的多个功率晶体管开关。功率晶体管开关可以集成在单个裸片上，或者通过在嵌入式裸片封装中嵌入多个裸片来配置。诸如晶体管器件或功率二极管器件或功率开关器件的功率半导体器件可以包括其它组件，例如集成驱动器和/或控制电路、传感器和/或其它有源或无源组件。
在上述描述中，附图中对颜色元素的任何引用都是指附图的颜色版本，即作为非黑白线条图提交并作为补充材料存储在USPTO SCORE数据库中以供访问的附图。
尽管已经详细地描述和说明了本发明的实施例，但是应清楚地理解，本发明仅通过说明和示例的方式，而不是以限制的方式进行，本发明的范围仅由所附权利要求书限定。

Claims (21)

1.一种在嵌入式裸片封装之前对包括GaN半导体功率开关器件的半导体裸片进行后处理的方法，包括：
在所述裸片的前侧上提供包括导电金属化的图案化层的半导体裸片，所述半导体裸片提供包括源极触点、漏极触点和栅极触点的所述功率开关器件的电接触区域；
提供在所述裸片的所述前侧上方延伸的第一介电层；
限定穿过所述第一介电层到所述功率开关器件的电接触区域的接触开口；
在所述第一介电层上提供延伸穿过所述第一介电层的所述接触开口的导电金属再分布层；
图案化所述导电金属再分布层以提供源极触点区域、漏极触点区域和栅极触点区域；
提供在所述第一介电层和所述导电金属再分布层的所述源极触点区域、漏极触点区域和栅极触点区域上延伸的保护性第二介电层；
所述保护性第二介电层掩蔽所述导电金属再分布层的所述源极触点区域、漏极触点区域和栅极触点区域中的每一个，且所述保护性第二介电层延伸到所述裸片的边缘以形成围绕所述裸片的外围延伸的保护区域。
2.根据权利要求1所述的方法，其中所述保护性第二介电层包括聚酰亚胺材料，所述聚酰亚胺材料具有一定的厚度和机械性能，由此围绕所述裸片的所述外围延伸的所述保护区域被配置为在嵌入式裸片封装期间充当衬垫。
3.根据权利要求1所述的方法，其中所述保护性第二介电层作为覆盖层提供在所述裸片的所述前侧上。
4.根据权利要求1所述的方法，其中所述保护性第二介电层选择性地提供在所述裸片的所述前侧上，以限定围绕所述裸片的所述外围延伸的所述保护区域，并掩蔽所述导电金属再分布层的所述源极触点区域、漏极触点区域和栅极触点区域中的每一个。
5.一种半导体器件结构，包括：
包括GaN半导体功率开关器件的裸片，所述GaN半导体功率开关器件在所述裸片的前侧上具有导电金属化的图案化层，提供所述半导体功率开关器件的电接触区域，所述电接触区域包括源极触点、漏极触点和栅极触点；
第一介电层，在所述裸片的所述前侧上方延伸；
接触开口，穿过所述第一介电层到所述半导体功率开关器件的所述源极、漏极和栅极触点区域；
导电金属再分布层，形成在所述第一介电层上，延伸穿过所述第一介电层的所述接触开口；
所述导电金属再分布层被图案化以提供源极触点区域、漏极触点区域和栅极触点区域；
保护性第二介电层，在所述第一介电层和所述导电金属再分布层的所述源极触点区域、漏极触点区域和栅极触点区域上延伸；
所述保护性第二介电层掩蔽所述源极触点区域、漏极触点区域和栅极触点区域中的每一个，且所述保护性第二介电层延伸到所述裸片的边缘以形成围绕所述裸片的外围延伸的保护区域。
6.根据权利要求5所述的半导体器件，其中所述保护性第二介电层包括聚酰亚胺材料，所述聚酰亚胺材料具有一定的厚度和机械性能，从而围绕所述裸片的所述外围延伸的所述保护区域在嵌入式裸片封装期间形成衬垫。
7.根据权利要求5所述的半导体器件结构，其中所述保护性第二介电层作为覆盖层提供在所述裸片的所述前侧上。
8.根据权利要求5所述的半导体器件结构，其中所述保护性第二介电层选择性地提供在所述裸片的所述前侧上，以限定围绕所述裸片的所述外围延伸的所述保护区域，并掩蔽所述导电金属再分布层的所述源极触点区域、漏极触点区域和栅极触点区域中的每一个。
9.一种包括GaN半导体功率开关器件的半导体裸片的引线框嵌入式裸片封装的方法，包括：
在所述裸片的前侧提供包括导电金属化的图案化层的半导体裸片，所述半导体裸片提供包括源极触点、漏极触点和栅极触点的GaN半导体功率开关器件的电接触区域；
提供在所述裸片的所述前侧上方延伸的第一介电层；
限定穿过所述第一介电层到所述功率开关器件的电接触区域的接触开口；
在所述第一介电层上提供延伸穿过所述第一介电层的所述接触开口的导电金属再分布层；
图案化所述导电金属再分布层以提供源极触点区域、漏极触点区域和栅极触点区域；
提供在所述第一介电层和所述导电金属再分布层的所述源极触点区域、漏极触点区域和栅极触点区域上延伸的保护性第二介电层；
所述保护性第二介电层掩蔽所述导电金属再分布层的所述源极触点区域、漏极触点区域和栅极触点区域中的每一个，且所述保护性第二介电层延伸到所述裸片的边缘以形成围绕所述裸片的外围延伸的保护区域；
提供引线框并用裸片附接材料将所述裸片安装在所述引线框上；
在所述引线框上执行表面粗糙化蚀刻，其中所述保护性第二介电层对所述表面粗糙化刻蚀具有抗蚀性；
提供层堆叠，所述层堆叠包括：
所述引线框和安装在所述引线框上的所述裸片；
多个介电构建层和至少一个导电层；
执行层压工艺以嵌入所述裸片以及所述引线框的至少顶部表面和侧表面；
通过激光钻孔穿过所述介电构建层、穿过所述至少一个导电层和穿过所述保护性第二介电层来打开用于与所述裸片电接触的过孔；
用导电金属填充所述过孔；
图案化所述至少一个导电层以形成源极、漏极和栅极互连；和
在所述至少一个导电层上提供另一介电构建层。
10.根据权利要求9所述的方法，其中所述保护性第二介电层包括聚酰亚胺材料，所述聚酰亚胺材料具有一定的厚度和机械性能，由此围绕所述裸片的所述外围延伸的所述保护区域被配置为在嵌入式裸片封装期间充当衬垫。
11.根据权利要求9所述的方法，其中所述保护性第二介电层作为覆盖层提供在所述裸片的所述前侧上。
12.根据权利要求9所述的方法，其中所述保护性第二介电层选择性地提供在所述裸片的所述前侧上，以限定围绕所述裸片的所述外围延伸的所述保护区域，并掩蔽所述导电金属再分布层的所述源极触点区域、漏极触点区域和栅极触点区域中的每一个。
13.一种嵌入式裸片封装，包括层压体和裸片，所述裸片包括安装在嵌入所述层压体内的引线框上的GaN半导体功率开关器件，其中：
包括所述半导体功率开关器件的所述裸片在所述裸片的前侧具有导电金属化的图案化层，所述导电金属化的图案化层提供包括源极触点、漏极触点和栅极触点的GaN半导体功率开关器件的电接触区域；
第一介电层在所述裸片的所述前侧上方延伸；
接触开口穿过所述第一介电层到所述半导体功率开关器件的所述源极、漏极和栅极触点区域；
导电金属再分布层形成在所述第一介电层上，延伸穿过所述第一介电层的所述接触开口；
所述导电金属再分布层被图案化以提供源极触点区域、漏极触点区域和栅极触点区域；
保护性第二介电层在所述第一介电层和所述导电金属再分布层的源极触点区域、漏极触点区域和栅极触点区域上延伸；
所述保护性第二介电层在所述源极触点区域、漏极触点区域和栅极触点区域中的每一个上延伸，且所述保护第二介电层延伸到所述裸片的边缘以形成围绕所述裸片的外围延伸的保护区域；
所述层压体包括层堆叠和第一导电层，所述层堆叠包括嵌入所述裸片以及所述引线框的至少顶部表面和侧表面的至少一个介电层，且所述第一导电层被图案化以限定互连区域；且
多个导电过孔延伸穿过所述第一导电层、嵌入所述裸片的所述至少一个介电层和所述保护性第二介电层，所述多个导电过孔互连所述第一导电层的互连区域和所述半导体器件的电接触区域。
14.根据权利要求13所述的嵌入式裸片封装，其中所述保护性第二介电层包括聚酰亚胺材料，所述聚酰亚胺材料具有一定的厚度和机械性能，从而围绕所述裸片的外围延伸的所述保护区域在嵌入式裸片包装期间形成衬垫。
15.根据权利要求13所述的嵌入式裸片封装，其中所述保护性第二介电层作为覆盖层提供在所述裸片的所述前侧上。
16.根据权利要求13所述的嵌入式裸片封装，其中所述保护性第二介电层选择性地提供在所述裸片的所述前侧上，以限定围绕所述裸片的外围延伸的所述保护区域，并掩蔽所述导电金属再分布层的所述源极触点区域、漏极触点区域和栅极触点区域中的每一个。
17.根据权利要求13所述的嵌入式裸片封装，其中所述保护性第二介电材料包括聚酰亚胺材料，所述聚酰亚胺材料抵抗所述导电金属再分布层和所述引线框的金属的表面粗糙化蚀刻。
18.根据权利要求17所述的嵌入式裸片封装，其中所述导电金属再分布层和所述引线框包括铜。
19.根据权利要求13所述的嵌入式裸片封装，其中所述导电金属再分布层和所述引线框包括铜，且所述保护性第二介电材料包括聚酰亚胺材料，所述聚酰亚胺材料抵抗所述导电金属再分布层和所述引线框的金属的表面粗糙化蚀刻。
20.根据权利要求13所述的嵌入式裸片封装，其中所述GaN半导体功率开关器件包括至少一个高电压、大电流横向GaN HEMT，其额定工作电压≥100V或≥600V，工作温度≥75℃。
21.一种嵌入式裸片封装，包含包括半导体功率开关器件的裸片，其中所述封装包括层压体，所述层压体包括多个介电层和导电金属层的层堆叠；
在所述裸片的背面上的热触点区域附接到引线框；
在所述裸片的前侧上的导电金属化的图案化层提供所述半导体功率开关器件的电接触区域；且
在所述裸片的所述前侧上提供保护性介电层，所述保护性介电层围绕所述裸片的边缘延伸，所述保护性介电层是可压缩材料，所述保护性介电层提供围绕所述裸片的外围的保护区域，所述保护区域充当衬垫以保护所述裸片的边缘免受层压损伤。
CN202311773788.5A 2022-12-21 2023-12-21 功率半导体器件的嵌入式裸片封装的改良 Pending CN118231337A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/085,660 2022-12-21
US18/085,660 US20240213110A1 (en) 2022-12-21 2022-12-21 Embedded die packaging of power semiconductor devices

Publications (1)

Publication Number Publication Date
CN118231337A true CN118231337A (zh) 2024-06-21

Family

ID=91510166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311773788.5A Pending CN118231337A (zh) 2022-12-21 2023-12-21 功率半导体器件的嵌入式裸片封装的改良

Country Status (2)

Country Link
US (1) US20240213110A1 (zh)
CN (1) CN118231337A (zh)

Also Published As

Publication number Publication date
US20240213110A1 (en) 2024-06-27

Similar Documents

Publication Publication Date Title
US9648722B2 (en) PCB embedded power module
CN105895535B (zh) 包括金属块的电子器件封装
CN105514077B (zh) 具有引线接合件的功率覆层结构和制造其的方法
US11776883B2 (en) Embedded die packaging for power semiconductor devices
CN110998828B (zh) 具有集成互连结构的电子封装件及其制造方法
US10312194B2 (en) Stacked electronics package and method of manufacturing thereof
JP4930548B2 (ja) 発光装置及びその製造方法
US20210143103A1 (en) Power module and method for manufacturing power module
US10804183B2 (en) Method for the integration of power chips and bus-bars forming heat sinks
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
CN114005812A (zh) 一种扇出型封装结构及其构造方法
US20230187381A1 (en) Method of manufacturing semiconductor devices by filling grooves formed in a front side surface of a wafer with a side face protection material
CN118231337A (zh) 功率半导体器件的嵌入式裸片封装的改良
CN116031213A (zh) 具有电隔离电介质衬层的嵌入式封装
CN101069283A (zh) 封装的热能管理装置以及制造这种装置的方法
US20240213125A1 (en) Edge-structured leadframe for embedded die packaging of power semiconductor devices
US20230402342A1 (en) Dual-side cooled embedded die packaging for power semiconductor devices
CN110383473B (zh) 配备有形成散热器的汇流条的电力电子电路及集成方法
US20220416069A1 (en) Solder resist structure for embedded die packaging of power semiconductor devices
CN117219585A (zh) 用于功率半导体器件的双侧冷却嵌入式管芯封装
KR102277800B1 (ko) 방열판 일체형 파워 모듈 및 이의 제조방법
JP7233621B1 (ja) 熱性能が向上したパワーモジュールデバイス
WO2022009705A1 (ja) 半導体装置および半導体モジュール
WO2021210344A1 (ja) 半導体装置および半導体モジュール
US20220148958A1 (en) Electrically power assembly with thick electrically conductive layers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication